CN107707243B - 电平转换器和阵列装置 - Google Patents

电平转换器和阵列装置 Download PDF

Info

Publication number
CN107707243B
CN107707243B CN201710549976.8A CN201710549976A CN107707243B CN 107707243 B CN107707243 B CN 107707243B CN 201710549976 A CN201710549976 A CN 201710549976A CN 107707243 B CN107707243 B CN 107707243B
Authority
CN
China
Prior art keywords
voltage
transistor
thin film
output signal
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710549976.8A
Other languages
English (en)
Other versions
CN107707243A (zh
Inventor
金基中
朴泳满
许智镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Display Technology Co Ltd
Original Assignee
Silicon Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Display Technology Co Ltd filed Critical Silicon Display Technology Co Ltd
Publication of CN107707243A publication Critical patent/CN107707243A/zh
Application granted granted Critical
Publication of CN107707243B publication Critical patent/CN107707243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Logic Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Optics & Photonics (AREA)

Abstract

本发明涉及一种电平转换器和包括其的阵列装置。该电平转换器包括：第一、第二反相器、驱动器和自举电容器，第一反相器被施加有极性不同的第一和第二电压，并根据输入电压来操作以输出第一反相输出信号；第二反相器被施加有该第一和第二电压，并根据该第一反相输出信号进行操作以输出与该第一反相输出信号极性相反的第二反相输出信号；驱动器被施加有第三和第四电压，该驱动器包括将该第一反相输出信号作为栅极输入的第一负载晶体管和将第五电压作为栅极输入的第二负载晶体管，并输出相对于输入电压而言电平升高的输出电压；自举电容器位于该第二反相器的输出端和该第二负载晶体管的栅极之间，以根据该第二反相输出信号来帮助自举该第五电压。

Description

电平转换器和阵列装置
与相关申请的交叉引用
本申请要求于2016年8月9日在韩国知识产权局提交的韩国专利申请号10-2016-0101208的优先权和权益，其全部内容通过引用的方式并入本文。
技术领域
本发明涉及一种电平转换器和一种阵列装置。
背景技术
电平转换器用于通过向电路电平中的任何信号添加负(-)或正(+)电压来升高或降低信号电平。电平转换器附接至诸如显示面板、传感器面板等的电子设备，以将外部施加的低电压信号转换为高电压信号来驱动面板。
最近，当已开发出实现更轻、更薄和更小的电子设备的技术时，已经开发出来在显示面板或传感器面板上以集成电路类型形成电平转换器而不用别的电路配置电平转换器的技术。
然而，传统的电平转换器通过混合P型薄膜晶体管和N型薄膜晶体管而配置，以至于在形成集成电路时需要复杂且昂贵的CMOS工艺。
此外，当用单一类型的薄膜晶体管(即P型薄膜晶体管或N型薄膜晶体管)配置电平转换器时，如果由于负载薄膜晶体管的工艺问题，配置电平转换器输出端的负载薄膜晶体管的阈值电压而升高，则存在不能进行正常开关操作的问题。
在本背景技术部分中公开的上述信息仅用于增强对本发明背景的理解，因此，对本领域普通技术人员来说，可能包含不构成在韩国已知的现有技术的信息。
发明内容
本发明的示例性实施方式提供了仅由一种沟道TFT(即一种类型)组成的电平转换器。
本发明的示例性实施方式提供一种电平转换器，其中，负载薄膜晶体管能够稳定抵抗外部影响且能够高速运行。
本发明的示例性实施方式提供一种阵列装置，所述阵列装置具有上述电平转换器。
除了上述效果外，本发明能够用于实现其他未详细描述的效果。
本发明的示例性实施方式的电平转换器包括：第一反相器、第二反相器、驱动器和自举电容器，所述第一反相器被施加有极性不同的第一电压和第二电压，并根据输入电压进行操作以输出第一反相输出信号；所述第二反相器被施加有所述第一电压和所述第二电压，并根据所述第一反相输出信号进行操作以输出与所述第一反相输出信号极性相反的第二反相输出信号；所述驱动器被施加有第三电压和第四电压，所述驱动器包括第一负载晶体管和第二负载晶体管，所述第一负载晶体管将所述第一反相输出信号作为栅极输入，所述第二负载晶体管将第五电压作为栅极输入，并且所述驱动器输出相对于输入电压电平升高的输出电压；所述自举电容器位于所述第二反相器的输出端和所述第二负载晶体管的栅极之间，以根据所述第二反相输出信号来帮助自举所述第五电压。
所述电平转换器可进一步包括二极晶体管和驱动控制晶体管，所述二极晶体管用二极管接法连接至所述第二负载晶体管的栅极并将所述第五电压和所述第二电压作为两个端电压；所述驱动控制晶体管连接至所述第二负载晶体管的栅极，接收第一电压，并在由所述第一反相输出信号接通时将所述第五电压设置为所述第一电压，或者在根据所述第二反相输出信号由上述自举电容器自举所述第五电压时断开。
所述第一和第二反相器中的每一个可包括第一薄膜晶体管和电阻器，所述第一薄膜晶体管具有连接至所述第一电压的源极，所述电阻器一端连接至所述第一薄膜晶体管的漏极，而另一端连接至所述第二电压，并在所述第一薄膜晶体管的漏极处可以产生反相输出信号。
所述第一薄膜晶体管可以是P型薄膜晶体管，具有正电压值的所述第一电压可以施加至源极，具有负电压值的所述第二电压可以通过电阻器施加到漏极，且所述第一负载晶体管、第二负载晶体管、二极晶体管和驱动控制晶体管可以是P型薄膜晶体管。在这种情况下，可以使用作为P型薄膜晶体管的第二薄膜晶体管代替电阻器，所述第二薄膜晶体管用二极管接法连接至所述第一薄膜晶体管的漏极。
此外，所述第一薄膜晶体管可以是N型薄膜晶体管，具有负电压值的所述第一电压可以施加至源极，具有正电压值的所述第二电压可以通过电阻器施加到漏极，且所述第一负载晶体管、第二负载晶体管、二极晶体管和驱动控制晶体管可以是N型薄膜晶体管。在这种情况下，可以使用作为N型薄膜晶体管的第三薄膜晶体管代替电阻器，所述第三薄膜晶体管用二极管接法连接至所述第一薄膜晶体管的漏极。
根据本发明的示例性实施方式的阵列装置包括：驱动器；电平转换器，所述电平转换器提高由驱动器所产生的信号的电平；以及像素阵列，所述像素阵列通过接收电平提高的信号而操作。所述电平转换器包括：第一反相器、第二反相器、驱动器和自举电容器，所述第一反相器被施加有极性不同的第一电压和第二电压，并根据输入电压进行操作以输出第一反相输出信号；所述第二反相器被施加有所述第一电压和所述第二电压，并根据所述第一反相输出信号进行操作以输出与所述第一反相输出信号极性相反的第二反相输出信号；所述驱动器被施加有第三电压和第四电压，所述驱动器包括将所述第一反相输出信号作为栅极输入的第一负载晶体管以及将第五电压作为栅极输入的第二负载晶体管，并输出相对于输入电压而言提高的，电平升高的输出电压；所述自举电容器位于所述第二反相器的输出端和所述第二负载晶体管的栅极之间，以根据所述第二反相输出信号来帮助自举所述第五电压。
阵列装置可进一步包括基底、第一移位寄存器、第二移位寄存器和多路复用器，且所述第一移位寄存器、第二移位寄存器、电平转换器和多路复用器可被直接集成并形成于基底上。
所述电平转换器可进一步包括二极晶体管和驱动控制晶体管，所述二极晶体管用二极管接法连接至所述第二负载晶体管的栅极并将所述第五电压和所述第二电压作为两个端电压；所述驱动控制晶体管连接至所述第二负载晶体管的栅极，接收第一电压，并在由所述第一反相输出信号接通时将所述第五电压设置为所述第一电压，或者在根据所述第二反相输出信号由上述自举电容器自举所述第五电压时断开。
根据本发明的示例性实施方式，仅用所述P型或N型薄膜晶体管配置所述电平转换器，使得所述电平转换器可内置于用于显示面板或传感器面板的基板，而不需CMOS工艺。
此外，根据本发明的示例性实施方式，所述电平转换器包括自举电容器，以进一步降低或提高负载薄膜晶体管的栅极电压，使得所述负载薄膜晶体管在接通期间在线性区域中操作，从而实现了所述电平转换器的稳定且高速的操作。
附图说明
图1是根据本发明的第一示例性实施方式的电平转换器的电路图。
图2是根据本发明的第一示例性实施方式的电平转换器的输入信号和输出信号的时序图。
图3是用于说明根据本发明的第一示例性实施方式的电平转换器中的主要元件的操作的等效电路。
图4是根据本发明的第一示例性实施方式的电平转换器中第五晶体管的栅极电压的时序图。
图5是根据本发明的第二示例性实施方式的电平转换器的电路图。
图6是根据本发明的第三示例性实施方式的电平转换器的电路图。
图7是根据本发明的第三示例性实施方式的电平转换器的输入信号和输出信号的时序图。
图8是示出根据本发明的第一示例性实施方式的阵列装置的俯视图。
图9是示出根据本发明的第二示例性实施方式的阵列装置的俯视图。
具体实施方式
在下文中参照附图更全面地描述本发明，在附图中示出了本发明的示例性实施方式。如本领域技术人员将认识到的，在不脱离本发明的精神或范围的情况下，可以各种不同的方式修改所描述的实施方式。在附图中，省略了不相关的部分以清楚地描述本发明，并且在整个说明书中相同的附图标记表示相同的元件。此外，关于已知技术未给出详细描述。
此外，除非另有明确说明，否则词语“包括(comprise)”或诸如“包括(comprises)”或“包括(comprising)”之类的变形将理解为意图包括所陈述的元件，但不排除任何其它元件。此外，本文所使用的术语“模块”、“单元”和“块”分别表示处理特定功能或操作的一个单元，并可通过硬件或软件及其组合来实施。
应当理解，当提及元件或层“连接至”或“耦合至”另一个元件或层时，该元件或层能够直接连接或耦合至另一个元件或层，或者可存在中间元件或中间层。
现在，将参照图1至图9描述根据本发明的第一示例性实施方式的电平转换器。
图1是根据本发明的第一示例性实施方式的电平转换器的电路图。参照图1，根据本发明的第一示例性实施方式的电平转换器仅使用P型晶体管，并包括两个反相器10和20、驱动器30、自举电容器Cb、二极晶体管PT3和驱动控制晶体管PT4。
具有正值的基准电压V_REF和具有负值的DC电压-V_DC施加至两个反相器中的第一反相器10，输入电压V_输入施加至第一反相器10，并根据输入电压V_输入来操作第一反相器10以产生并输出第一反相输出信号V_输出_T1。此处，基准电压V_REF和DC电压-V_DC具有任意的固定电压值。作为示例，第一反相器10包括第一晶体管PT1和第一电阻器R1，第一晶体管PT1具有连接至基准电压V_REF的源极并将输入电压V_输入作为栅极电压的，以及第一电阻器R1一端连接至第一晶体管PT1的漏极且另一端连接至DC电压-V_DC，并因此第一反相输出信号V_输出_T1产生至第一晶体管PT1的漏极。
两个反相器中第二反相器20施加有具有正值的基准电压V_REF和具有负值的DC电压-V_DC，用第一反相输出信号V_输出_T1输入第二反相器20并根据第一反相输出信号V_输出_T1来操作第二反相器20以产生待输出的第二反相输出信号V_输出_T2。作为示例，第二反相器20包括第二晶体管PT2和第二电阻器R2，第二晶体管PT2具有连接至基准电压V_REF的源极和连接至第一晶体管PT1漏极的栅极，从而将第一反相输出信号V_输出_T1作为栅极电压，以及第二电阻器R2一端连接至第二晶体管PT2的漏极且另一端连接至DC电压-V_DC，并因此第二反相输出信号V_输出_T2产生至第二晶体管PT2的漏极。
二极晶体管PT3用二极管接法连接(diode-connected)至DC电压-V_DC以连接至第五晶体管PT5的栅极。自举电容器Cb包括与第二晶体管PT2的漏极连接的一端和与第五晶体管PT5的栅极连接的另一端。因此，通过二极晶体管PT3将第五晶体管PT5的栅极电压设置为DC电压-V_DC，并根据第二反相输出信号V_输出_T2由自举电容器Cb自举所设置的DC电压-V_DC。
驱动控制晶体管PT4包括与基准电压V_REF连接的源极及与第五晶体管PT5栅极和第三晶体管PT3源极连接的漏极，并施加第一反相输出信号V_输出_T1作为栅极电压。因此，驱动控制晶体管PT4在接通时将第五晶体管PT5的栅极电压Vx设置为基准电压V_REF，并且当根据第二反相输出信号V_输出_T2由自举电容器Cb自举第五晶体管PT5的栅极电压Vx时，断开驱动控制晶体管PT4。驱动控制晶体管PT4通过二极晶体管PT3防止第五晶体管PT5的栅极电压Vx始终为DC电压-V_DC，使得第五晶体管PT5根据输入电压V_输入来进行开关操作。
驱动器30被施加有第一驱动电压VDD和第二驱动电压VSS，并且施加第一反相输出信号V_输出_T1和栅极电压Vx作为输入以产生输出电压V_输出。例如，驱动器30包括第五晶体管PT5和第六晶体管PT6。电压Vx施加至第五晶体管PT5的栅极，第二驱动电压VSS施加至第五晶体管PT5的漏极，而输出电压V_输出被输出至源极。第一反相输出信号V_输出_T1施加至第六晶体管PT6的栅极，第一驱动电压VDD施加至源极，而输出电压V_输出被输出至漏极。
接下来，将参照图2描述根据本发明的第一示例性实施方式的电平转换器中取决于输入信号V_输入的每个元件的输出信号。
图2是根据本发明的第一示例性实施方式的电平转换器的输入信号和输出信号的时序图。参照图2，如(A)中所示，在第一反相器10中，输入信号V_输入被输入至第一晶体管PT1的栅极。如果输入信号V_输入变为低电平的电压输入_VSS，则第一晶体管PT1接通，并在第一晶体管PT1的漏极处形成基准电压V_REF。因此，如果输入信号V_输入变为低电平的电压输入_VSS，则如(B)所示，第一反相器10的输出信号(即第一反相输出信号V_输出_T1)变为基准电压V_REF。
作为第一反相器10的输出信号V_输出_T1的基准电压V_REF输入至第二晶体管PT2、第四晶体管PT4和第六晶体管PT6的栅极，并断开第二晶体管PT2、第四晶体管PT4和第六晶体PT6。因此，在第二晶体管PT2的漏极处，如(C)所示，形成第二反相器20的输出信号(即作为第二反相输出信号V_输出_T2的DC电压-V_DC)。此处，第四晶体管PT4是驱动控制晶体管。
另一方面，第五晶体管PT5的栅极电压Vx不仅根据第四晶体管PT4的断开而被设置为DC电压-V_DC，而且将所设置的DC电压-V_DC加至根据第二反相输出信号V_输出_T2由自举电容器Cb所自举的电压，从而如(D)所示比DC电压-V_DC更低。因此，接通了第五晶体管PT5，且输出电压V_输出从第一驱动电压VDD变为第二驱动电压VSS。
接下来，将参照图3和图4描述根据本发明的第一示例性实施方式的电平转换器中主要元件的操作。图3是用于说明根据本发明的第一示例性实施方式的电平转换器中的主要元件的操作的等效电路，而图4是根据本发明的第一示例性实施方式的电平转换器中第五晶体管的栅极电压的时序图。
在根据本发明的第一示例性实施方式的电平转换器中，如图3(A)中所示，第三至第五晶体管PT3、PT4和PT5中存在寄生电容Cp1、Cp2、Cp3和Cp4，且上述寄生电容Cp1、Cp2、Cp3和Cp4影响栅极电压Vx。栅极电压Vx同样受第三晶体管PT3和第四晶体管PT4操作的影响。
如果等效地展现影响栅极电压Vx的每一个元件，则从栅极电压Vx的视角出发，可呈现为如图3(B)所示。参照图3(B)，第三晶体管PT3起二极管的作用，而自举电容器Cb根据第三晶体管PT3和第四晶体管PT4的操作存在而保持基准电压V_REF和DC电压-V_DC或根据第二反相输出信号V_输出_T2而自举第五晶体管PT5的栅极电压Vx。
此外，第四晶体管PT4起到开关的作用，且如果第四晶体管PT4处于接通状态，则将栅极电压Vx设置为基准电压V_REF，而如果第四晶体管PT4处于断开状态，则将栅极电压Vx设定为DC电压-V_DC。因此，如果断开第四晶体管PT4，则如图4所示那样自举电压由自举电容器Cb施加至第五晶体管PT5的栅极，且第二反相输出信号V_输出_T2及DC电压-V_DC施加至第五晶体管PT5的栅极。这能够由下面的等式1表示。下方，ΔV_输出_T2是第二反相输出信号值。
(等式1)
Figure BDA0001344154290000081
结果，根据本发明的第一示例性实施方式的电平转换器仅包括P型薄膜晶体管PT1、PT2、PT3、PT4、PT5和PT6，并且通过使用自举电容器Cb和第四晶体管PT4自举第五晶体管PT5的栅极电压，从而实现稳定且高速的操作。具体来说，根据本发明的第一示例性实施方式的电平转换器可使第五晶体管PT5的栅极电压(即接通电压电平)降低至低于-V_DC的电压，并因此即使晶体管PT5的阈值电压由制造工艺偏差而升高，第五晶体管PT5也可以稳定且高速度地接通。
接下来，将参照图5描述本发明的第二示例性实施方式。图5是根据本发明的第二示例性实施方式的电平转换器的电路图。
如图5所示，与根据本发明的第一示例性实施方式的电平转换器类似，根据本发明的第二示例性实施方式的电平转换器仅使用P型晶体管，并包括两个反相器10a和20a、驱动器30a、自举电容器Cb，二极晶体管PT3和晶体管PT4。
根据本发明的第二示例性实施方式的电平转换器几乎与根据本发明的第一示例性实施方式的电平转换器相同，但是使用二极管P型薄膜晶体管PT7和PT8代替反相器10的电阻器R1和反相器20的电阻器R2。根据本发明的第二示例性实施方式的电平转换器执行与根据本发明的第一示例性实施方式的电平转换器相同的操作，并且具有相同的效果，因而省略了对其的详细描述。
接下来，将参照图6和图7描述根据本发明的第三示例性实施方式的电平转换器。
图6是根据本发明的第三示例性实施方式的电平转换器的电路图，而图7是根据本发明的第三示例性实施方式的电平转换器的输入信号和输出信号的时序图。
根据本发明的第三示例性实施方式的电平转换器仅使用N型晶体管，并包括两个反相器10b和20b、驱动器30、自举电容器Cb、二极晶体管PT3和驱动控制晶体管PT4。
具有负值的基准电压-V_REF和具有正值的DC电压V_DC连接至两个反相器中的第一反相器10b的两端，并将输入电压V_输入作为第一反相器10b的输入并根据在输入电压V_输入来操作第一反相器10b以产生并输出第一反相输出信号V_输出_T1。此处，基准电压-V_REF和DC电压V_DC具有任意的固定电压值。作为示例，第一反相器10b包括第一晶体管NT1和第一电阻器R1，第一晶体管NT1具有连接至基准电压-V_REF的源极并将输入电压V_输入作为栅极电压，第一电阻器R1一端连接至第一晶体管NT1的漏极且另一端连接至DC电压V_DC，并因此在第一晶体管NT1的漏极处产生第一反相输出信号V_OUT_T1。
两个反相器中第二反相器20b包括连接至具有负值的基准电压-V_REF和具有正值的DC电压V_DC的两端，并将第一反相输出信号V_输出_T1作为输入，并且根据第一反相输出信号V_输出_T1操作以产生并输出第二反相输出信号V_输出_T2。作为示例，第二反相器20b包括第二晶体管NT2和第二电阻器R2，第二晶体管NT2具有连接至基准电压-V_REF的源极、连接至第一晶体管NT1漏极的栅极，且第一反相输出信号V_输出_T1作为栅极电压，第二电阻器R2的一端连接至第二晶体管NT2的漏极且另一端连接至DC电压V_DC，并因此在第二晶体管NT2的漏极处产生第二反相输出信号V_输出_T2。
二极晶体管NT3用二极管接法连接至DC电压V_DC以连接至第五晶体管NT5的栅极，并操作二极晶体管NT3以将DC电压V_DC施加至第五晶体管NT5的栅极。
自举电容器Cb一端连接至第二晶体管NT2的漏极，而另一端连接至第五晶体管NT5的栅极。因此，根据第二反相输出信号V_输出_T2，由自举电容器Cb自举第五晶体管NT5的栅极电压Vx。
晶体管NT4具有连接至基准电压-V_REF的源极、连接至第五晶体管NT5栅极和第三晶体管NT3源极的漏极，且第一反相输出信号V_输出_T1作为栅极电压。因此，驱动控制晶体管NT4在接通时将第五晶体管NT5的栅极电压Vx设置为基准电压-V_REF，并在断开时根据第二反相输出信号V_输出_T2由自举电容器Cb自举第五晶体管NT5的栅极电压Vx。
驱动控制晶体管NT4通过二极晶体管NT3防止第五晶体管NT5的栅极电压Vx为DC电压V_DC，并且第五晶体管NT5根据输入电压V_输入来进行开关操作。
驱动器30b连接至第一驱动电压VDD和第二驱动电压VSS，并且施加第一反相输出信号V_输出_T1和栅极电压Vx作为输入以产生输出电压V_输出。例如，驱动器30b包括第五晶体管NT5和第六晶体管NT6。栅极电压Vx被施加至第五晶体管NT5的栅极，第一驱动电压VDD施加至第五晶体管NT5的漏极，而输出电压V_输出被输出至源极。第一反相输出信号V_输出_T1施加至第六晶体管NT6的栅极，第二驱动电压VSS施加至源极，而输出电压V_输出被输出至漏极。
在参考图7描述根据本发明的第三示例性实施方式的电平转换器的操作的情况下，如图7(A)中所示，在第一反相器10中，输入信号V_输入被输入至第一晶体管NT1的栅极。如果输入信号V_输入变为高电平的电压输入_VDD，则接通第一晶体管NT1，并且如图7(B)所示，在第一晶体管NT1的漏极处形成作为第一反相输出信号V_输出_T1的基准电压-V_REF。
作为第一反相器10b的输出信号V_输出_T1的基准电压-V_REF被输入至第二晶体管NT2、第四晶体管NT4和第六晶体管NT6的栅极，并断开第二晶体管NT2、第四晶体管NT4和第六晶体管NT6。因此，在第二晶体管NT2的漏极处，如图7(C)所示，形成作为第二反相器20b的输出信号的DC电压V_DC(即，第二反相输出信号V_输出_T2)。此处，第四晶体管NT4是驱动控制晶体管。
另一方面，根据第四晶体管NT4的断开而将第五晶体管NT5的栅极电压Vx设置为DC电压V_DC，并根据自举电容器Cb和第二反相输出信号V_输出_T2将电压与DC电压V_DC相加，且如图7(D)所示，形成比DC电压V_DC更高的电压。因此，接通第五晶体管NT5，且输出电压V_输出从第二驱动电压VSS变为第一驱动电压VDD。
作为本发明的另一示例性实施方式，在根据本发明第三示例性实施方式的电平转换器中，可使用二极管N型薄膜晶体管来代替第一反相器10b的电阻器R1和第二反相器20b的电阻器R2。
现在将参照图8和图9描述根据本发明的示例性实施方式的阵列装置，其中，电平转换器被应用于该阵列装置。
根据本发明的示例性实施方式的阵列装置包括根据本发明的示例性实施方式的电平转换器和向该电平转换器提供输入电压V_输入的驱动器。根据本发明的示例性实施方式的包括这种结构的阵列装置用作感光传感器阵列装置、压力感测传感器阵列装置、电阻器变化传感器阵列装置、电容传感器阵列装置等，或用于诸如液晶显示器(LCD)、有机发光显示器(OLED)等的显示装置中。以下，将描述如图8和图9所示的阵列装置施加至显示设备的示例。
图8是示出根据本发明的第一示例性实施方式的阵列装置的俯视图。参照图8，阵列装置包括第一移位寄存器141、第二移位寄存器142、第一电平转换器101、第二电平转换器102、多路复用器150、驱动器130、栅极线GL、数据线DL和像素P。
当使用阵列基板来制造根据本发明的第一示例性实施方式的阵列装置时，可直接在基底上集成并形成第一移位寄存器141、第二移位寄存器142、第一电平转换器101、第二电平转换器102和多路复用器150。
第一移位寄存器141电连接到第一电平转换器101和栅极线GL，以顺序地向栅极线GL施加栅极信号。第一电平转换器101使由驱动器130施加的信号的电平升高，其中，由驱动器130施加的信号将施加至第一移位寄存器141。此处，第一电平转换器101与参照图1至图7描述的根据本发明的示例性实施方式的电平转换器相同，因此省略了重复性描述。
第二移位寄存器142电连接至多路复用器150、驱动器130和第二电平转换器102。第二电平转换器102电连接至第二移位寄存器142，并使由驱动器130施加的信号的电平升高，其中，由驱动器130施加的信号将施加至第二移位寄存器142。此处，第二电平转换器102与参照图1至图7描述的根据本发明的示例性实施方式的电平转换器相同，因此省略了重复性描述。
在通过电平转换器传递之后，驱动器130的信号通过第二移位寄存器142和多路复用器150将数据信号施加至数据线DL并读出数据信号。通过使用由栅极线GL和数据线DL施加的信号来操作像素P。例如，阵列装置包括由多个像素P形成的像素阵列。像素阵列通过接收增加的电平信号来显示图像或感测指纹、数字X射线图像等。例如，电平转换器可应用于诸如液晶显示器(LCD)、有机发光显示器(OLED)等的显示装置，或者感光传感器阵列、压力感测传感器阵列、电阻器变化传感器阵列、电容传感器阵列等。
驱动器130可以是集成驱动器或数据驱动器，该集成驱动器产生控制信号以产生栅极信号并产生控制信号以产生数据信号，该数据驱动器仅产生控制信号以产生数据信号。
图9是示出根据本发明的第二示例性实施方式的阵列装置的俯视图。除第一电平转换器201和第二电平转换器202的布置关系之外，根据本发明的第二示例性实施方式的阵列装置中的构成元件与根据本发明的第一示例性实施方式的阵列装置中的相同，因此省略了重复性描述。
参照图9，阵列基底包括第一移位寄存器241、第二移位寄存器242、第一电平转换器201、第二电平转换器202、多路复用器250、驱动器230、栅极线GL、数据线DL和像素P。当使用阵列基板制造根据本发明的第二示例性实施方式的阵列装置时，直接在基底上形成第一移位寄存器241、第二移位寄存器242、第一电平转换器201、第二电平转换器202和多路复用器250。
第一电平转换器201接收来自驱动器230的信号，并使待输入至第一移位寄存器241的输入信号的电平升高。此处，第一电平转换器201与参照图1至图7描述的根据本发明的示例性实施方式的电平转换器相同，因此省略了重复性描述。
第二电平转换器202接收来自驱动器230的信号，并使待输入至第二移位寄存器242的输入信号的电平升高，并且将第二移位寄存器242的输出输入至多路复用器250。此处，第二电平转换器202与参照图1至图7描述的根据本发明的示例性实施方式的电平转换器相同，因此省略了重复性描述。
虽然已参考优选的实施方式详细描述了本发明，但是本领域技术人员将会理解，在不脱离如所附权利要求书所阐述的本发明的精神和范围的情况下，可以对本发明进行各种修改和替换。
<附图标号说明>
10、10a、10b：第一反相器 20、20a、20b：第二反相器
30：驱动器 101、201：第一电平转换器
102、202：第二电平转换器 141、241：第一移位寄存器
142、242：第二移位寄存器 150、250：多路复用器

Claims (13)

1.一种电平转换器，所述电平转换器包括：第一反相器、第二反相器、驱动器和自举电容器，
所述第一反相器被施加有极性不同的第一电压和第二电压，并根据输入电压进行操作以输出第一反相输出信号；
所述第二反相器被施加有所述第一电压和所述第二电压，并根据所述第一反相输出信号进行操作以输出与所述第一反相输出信号极性相反的第二反相输出信号；
所述驱动器被施加有第三电压和第四电压，所述驱动器包括第一负载晶体管和第二负载晶体管，所述第一负载晶体管将所述第一反相输出信号作为栅极输入，所述第二负载晶体管将第五电压作为栅极输入，并且所述驱动器输出相对于所述输入电压而言电平升高的输出电压；
所述自举电容器位于所述第二反相器的输出端和所述第二负载晶体管的栅极之间，以根据所述第二反相输出信号来帮助自举所述第五电压；
二极晶体管和驱动控制晶体管，
所述二极晶体管用二极管接法连接至所述第二负载晶体管的栅极并将所述第五电压和所述第二电压作为两个端电压；所述驱动控制晶体管的漏极连接至所述第二负载晶体管的栅极，所述驱动控制晶体管的源极用于接收所述第一电压，其中所述驱动控制晶体管在由所述第一反相输出信号接通时将所述第五电压设置为所述第一电压，或者在根据所述第二反相输出信号由所述自举电容器自举所述第五电压时断开。
2.根据权利要求1所述的电平转换器，其中，
所述第一反相器和所述第二反相器中的至少一个包括第一薄膜晶体管和电阻器，所述第一薄膜晶体管具有连接至所述第一电压的源极，所述电阻器一端连接至所述第一薄膜晶体管的漏极，而另一端连接至所述第二电压，并在所述第一薄膜晶体管的漏极处产生反相输出信号。
3.根据权利要求2所述的电平转换器，其中，
所述第一薄膜晶体管是P型薄膜晶体管，具有正电压值的所述第一电压施加至源极，具有负电压值的所述第二电压通过电阻器施加至漏极，并且
所述第一负载晶体管、所述第二负载晶体管、所述二极晶体管和所述驱动控制晶体管是P型薄膜晶体管。
4.根据权利要求3所述的电平转换器，其中，
使用作为P型薄膜晶体管的第二薄膜晶体管代替所述电阻器，所述第二薄膜晶体管用二极管接法连接至所述第一薄膜晶体管的漏极。
5.根据权利要求2所述的电平转换器，其中，
所述第一薄膜晶体管是N型薄膜晶体管，具有负电压值的所述第一电压施加至源极，具有正电压值的所述第二电压通过所述电阻器施加至漏极，并且
所述第一负载晶体管、所述第二负载晶体管、所述二极晶体管和所述驱动控制晶体管是N型薄膜晶体管。
6.根据权利要求5所述的电平转换器，其中，
使用作为N型薄膜晶体管的第三薄膜晶体管代替所述电阻器，所述第三薄膜晶体管用二极管接法连接至所述第一薄膜晶体管的漏极。
7.一种阵列装置，所述阵列装置包括：
第一驱动器；
电平转换器，所述电平转换器提高由所述第一驱动器所产生的信号的电平；以及
像素阵列，所述像素阵列通过接收电平提高的信号而操作，
其中，所述电平转换器包括：第一反相器、第二反相器、驱动器和自举电容器，
所述第一反相器被施加有极性不同的第一电压和第二电压，并根据输入电压进行操作以输出第一反相输出信号；所述第二反相器被施加有所述第一电压和所述第二电压，并根据所述第一反相输出信号进行操作以输出与所述第一反相输出信号极性相反的第二反相输出信号；第二驱动器被施加有第三电压和第四电压，所述第二驱动器包括第一负载晶体管和第二负载晶体管，所述第一负载晶体管将所述第一反相输出信号作为栅极输入，所述第二负载晶体管将第五电压作为栅极输入，并输出相对于输入电压而言电平升高的输出电压；所述自举电容器位于所述第二反相器的输出端和所述第二负载晶体管的栅极之间，以根据所述第二反相输出信号来帮助自举所述第五电压，
其中，所述电平转换器进一步包括二极晶体管和驱动控制晶体管，
所述二极晶体管用二极管接法连接至所述第二负载晶体管的栅极并将所述第五电压和所述第二电压作为两个端电压；
所述驱动控制晶体管的漏极连接至所述第二负载晶体管的栅极，所述驱动控制晶体管的源极用于接收所述第一电压，其中所述驱动控制晶体管在由所述第一反相输出信号接通时将所述第五电压设置为所述第一电压，或者在根据所述第二反相输出信号由所述自举电容器自举所述第五电压时断开。
8.根据权利要求7所述的阵列装置，所述阵列装置进一步包括基底、第一移位寄存器、第二移位寄存器和多路复用器，且
所述第一移位寄存器、所述第二移位寄存器、所述电平转换器和所述多路复用器直接集成并形成于所述基底上。
9.根据权利要求8所述的阵列装置，其中，
所述第一反相器和所述第二反相器中的至少一个包括第一薄膜晶体管和电阻器，所述第一薄膜晶体管具有连接至所述第一电压的源极，所述电阻器一端连接至所述第一薄膜晶体管的漏极，而另一端连接至所述第二电压，并在所述第一薄膜晶体管的漏极处产生反相输出信号。
10.根据权利要求9所述的阵列装置，其中，
所述第一薄膜晶体管是P型薄膜晶体管，具有正电压值的所述第一电压施加至源极，具有负电压值的所述第二电压通过电阻器施加至漏极，并且
所述第一负载晶体管、所述第二负载晶体管、所述二极晶体管和所述驱动控制晶体管是P型薄膜晶体管。
11.根据权利要求10所述的阵列装置，其中，
使用作为P型薄膜晶体管的第二薄膜晶体管代替所述电阻器，所述第二薄膜晶体管用二极管接法连接至所述第一薄膜晶体管的漏极。
12.根据权利要求9所述的阵列装置，其中，
所述第一薄膜晶体管是N型薄膜晶体管，具有负电压值的所述第一电压施加至源极，具有正电压值的所述第二电压通过所述电阻器施加至漏极，并且
所述第一负载晶体管、所述第二负载晶体管、所述二极晶体管和所述驱动控制晶体管是N型薄膜晶体管。
13.根据权利要求12所述的阵列装置，其中，
使用作为N型薄膜晶体管的第二薄膜晶体管代替所述电阻器，所述第二薄膜晶体管用二极管接法连接至所述第一薄膜晶体管的漏极。
CN201710549976.8A 2016-08-09 2017-07-07 电平转换器和阵列装置 Active CN107707243B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0101208 2016-08-09
KR1020160101208A KR101725865B1 (ko) 2016-08-09 2016-08-09 레벨 시프터 및 어레이 장치

Publications (2)

Publication Number Publication Date
CN107707243A CN107707243A (zh) 2018-02-16
CN107707243B true CN107707243B (zh) 2021-08-10

Family

ID=58580255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710549976.8A Active CN107707243B (zh) 2016-08-09 2017-07-07 电平转换器和阵列装置

Country Status (3)

Country Link
US (1) US10217399B2 (zh)
KR (1) KR101725865B1 (zh)
CN (1) CN107707243B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948300B1 (en) 2017-03-20 2018-04-17 Micron Technology, Inc. Apparatuses and methods for partial bit de-emphasis
US10311796B2 (en) * 2017-07-11 2019-06-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Scan driving circuit and display device
CN108257550A (zh) * 2018-03-30 2018-07-06 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板
JP6908182B2 (ja) * 2018-04-03 2021-07-21 富士電機株式会社 駆動回路、駆動方法および半導体システム
CN109655877B (zh) 2019-01-04 2020-12-01 京东方科技集团股份有限公司 平板探测器的像素结构、平板探测器及摄像系统
CN111917415B (zh) * 2020-08-11 2023-09-22 湖南进芯电子科技有限公司 正负压自适应采样电路
CN111933091B (zh) * 2020-08-27 2022-06-21 努比亚技术有限公司 一种电致变色膜驱动电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201429B1 (en) * 1999-05-20 2001-03-13 Analog Microelectronics, Inc. Clamped cascode level shifter circuit
KR20100113408A (ko) * 2009-04-13 2010-10-21 실리콘 디스플레이 (주) 레벨시프터 및 이를 갖는 어레이 기판
CN103155412A (zh) * 2010-09-02 2013-06-12 夏普株式会社 信号处理电路、逆变器电路、缓冲电路、驱动器电路、电平移位器、显示装置
CN104038209A (zh) * 2014-06-19 2014-09-10 电子科技大学 一种电平位移电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903576B2 (en) * 2002-09-30 2005-06-07 Stmicroelectronics Pvt. Ltd. Voltage level translator for translating low to high voltage levels in digital integrated circuits
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
KR100956748B1 (ko) 2008-09-12 2010-05-12 호서대학교 산학협력단 디스플레이용 레벨 시프터
KR101066226B1 (ko) 2009-03-27 2011-09-21 단국대학교 산학협력단 부트스트랩 커패시터를 이용한 레벨 쉬프터, 및 상기 레벨 쉬프터를 포함하는 인버터
WO2012029872A1 (ja) 2010-09-02 2012-03-08 シャープ株式会社 信号処理回路、インバータ回路、バッファ回路、レベルシフタ、フリップフロップ、ドライバ回路、表示装置
KR101046579B1 (ko) 2010-12-30 2011-07-06 주식회사 도화엔지니어링 하천과 우수·오수펌프장과 댐과 정수장과 하수·폐수·축산·분뇨처리장과 산업·택지·신도시·도시개발 단지내에 설치되는 유압식 내장형 인양장치
US20160087529A1 (en) * 2014-09-19 2016-03-24 Sanken Electric Co., Ltd. Bootstrap Circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201429B1 (en) * 1999-05-20 2001-03-13 Analog Microelectronics, Inc. Clamped cascode level shifter circuit
KR20100113408A (ko) * 2009-04-13 2010-10-21 실리콘 디스플레이 (주) 레벨시프터 및 이를 갖는 어레이 기판
CN103155412A (zh) * 2010-09-02 2013-06-12 夏普株式会社 信号处理电路、逆变器电路、缓冲电路、驱动器电路、电平移位器、显示装置
CN104038209A (zh) * 2014-06-19 2014-09-10 电子科技大学 一种电平位移电路

Also Published As

Publication number Publication date
US10217399B2 (en) 2019-02-26
CN107707243A (zh) 2018-02-16
US20180047328A1 (en) 2018-02-15
KR101725865B1 (ko) 2017-04-12

Similar Documents

Publication Publication Date Title
CN107707243B (zh) 电平转换器和阵列装置
US10957242B2 (en) Display panel
US10685616B2 (en) Shift register circuit, method for driving the same, gate drive circuit, and display panel
US9208725B2 (en) Displays with pixel circuits capable of compensating for transistor threshold voltage drift
US11037484B2 (en) Display device
US8937614B2 (en) Bidirectional shift register and display device using the same
US9584127B2 (en) Inverter, driving circuit and display panel
US10115345B2 (en) Pixel circuit, driving method thereof and display panel
US9018625B2 (en) Inverter and driving circuit and display device including the same
KR100370332B1 (ko) 주사선 구동 회로를 갖는 평면 표시 장치, 및 그 구동 방법
US20180149911A1 (en) Drive circuit of display device
JP2012085061A (ja) レベル変換回路および表示装置、並びに電子機器
US11276364B2 (en) Shift register, driving method thereof, driving control circuit and display device
KR100896404B1 (ko) 레벨 쉬프터를 갖는 쉬프트 레지스터
KR101057676B1 (ko) 레벨시프터 및 이를 갖는 어레이 기판
US10770003B2 (en) Transfer circuit, shift register, gate driver, display panel, and flexible substrate
US10013943B2 (en) Gate driving circuit and display module
US20050206640A1 (en) Image display panel and level shifter
JP2010141496A (ja) 半導体集積回路、半導体集積回路の駆動方法、電子機器および電子機器の駆動方法
JP2010232789A (ja) 半導体集積回路、半導体集積回路の駆動方法、表示装置および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant