CN106803496A - 一种在后道互连中生成空气隙结构的方法 - Google Patents

一种在后道互连中生成空气隙结构的方法 Download PDF

Info

Publication number
CN106803496A
CN106803496A CN201611245938.5A CN201611245938A CN106803496A CN 106803496 A CN106803496 A CN 106803496A CN 201611245938 A CN201611245938 A CN 201611245938A CN 106803496 A CN106803496 A CN 106803496A
Authority
CN
China
Prior art keywords
metal
gap structure
dielectric layer
post
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611245938.5A
Other languages
English (en)
Other versions
CN106803496B (zh
Inventor
姚嫦娲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201611245938.5A priority Critical patent/CN106803496B/zh
Publication of CN106803496A publication Critical patent/CN106803496A/zh
Application granted granted Critical
Publication of CN106803496B publication Critical patent/CN106803496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出了一种在后道互连中形成空气隙结构的方法，通过XeF2干法刻蚀工艺刻蚀掉位于通孔或沟槽侧壁的埋层金属高出金属铜的上表面的部分，即埋层耳朵部分，在接下来介质膜淀积的过程中，可以有效避免空气隙结构的塌陷和空气隙结构的物理强度变低的问题，从而减小器件失效的几率。

Description

一种在后道互连中生成空气隙结构的方法
技术领域
本发明涉及半导体集成电路制造工艺技术领域，尤其涉及一种在后道互连中生成空气隙结构的方法。
背景技术
随着集成电路工艺的不断发展和进步，半导体制程的关键尺寸不断缩小，芯片上互连线的截面积和线间距离也随之持续下降，因此互连线电阻R和寄生电容C提高，这导致互连线的时间常数RC大幅度提高。于是互连线的时间常数RC在集成电路总延迟中所占的比例越来越大，成为限制互连速度的主要原因。在0.13um及其以上制程中，半导体通常采用金属铝作为后道连线的材料。而进入到90nm及其以下制程时，随着互连线层数和长度的迅速增加以及互连宽度的减小，铝连线的电阻增加，导致互连时间延迟，信号衰减及串扰增加，同时电迁移和应力效应加剧，严重影响了电路的可靠性。由于金属铜具有更小的电阻率和电迁移率，因此，金属铜成为深亚微米时代后道金属的首选材料。
根据互连线的时间常数RC的计算方法，在选择低电阻率和电迁移率的金属材料之外，还可以采用介电常数K较低的介质材料来有效降低RC，从而提高器件的响应速度等参数。一般来说，常用的TEOS氧化膜，其K值约为3.9～4.2，可满足0.13um及其以上技术代的工艺要求。90nm工艺后道互连通常使用低K介质FSG(掺氟硅玻璃)，其K值约为3.5～3.8。在65nm及其以下时常用的低K介质材料是BD和BDII,其K值为2.5～3.3，其中BDII是BD的优化版，具有较低的K值。随着半导体技术的不断发展，BDII已不能满足如32nm、28nm等技术代的工艺要求。因此，空气隙的概念应运而生。由于空气的K值为1，能很好的降低RC，但是其机械强度无法支撑整个结构。于是，将低K介质材料部分空气隙化，从而将整体的K值降低。
铜/空气隙的集成方案有两种主流：一是采用特殊材料作为互连层介质完成整个工艺流程，然后对特殊材料施加一个特定条件(如400℃高温)使其发生分解，变成气态物质被释放出，最终形成空气隙。二是采用常规材料(如SiO2、Low-K)作为互连层牺牲介质，在完成当前层金属化后，反刻蚀掉牺牲介质，沉积一层填充能力差的介质，形成空气隙。这些技术都能满足关键尺寸进一步缩小的要求，前者在特殊材料释放过程中存在技术风险；后者与现有铜互连工艺兼容，更容易实现量产。
对于采用常规牺牲介质的第二类铜/空气隙的集成方案，现有技术中，首先，在平坦化后的金属铜互连结构上表面涂布光刻胶，通过曝光和显影形成刻蚀开口，刻蚀开口的范围包括金属铜连线以及金属铜连线间的介质层；其次，以光刻胶和金属铜作为掩膜，采用干法等离子体工艺通过刻蚀开口直接反刻金属铜连线间的介质；然后，清洗刻蚀后结构；最后，沉积上层介质薄膜形成空气隙结构。在干法等离子体刻蚀介质的过程中，会出现刻蚀残留聚合物，并且金属铜的上表面也会被刻蚀剂损伤形成铜氮多组分物质，这两类物质在清洗过程中能够被去除，因此造成金属铜的消耗，使得铜的上表面高度低于侧壁的埋层金属的高度，而形成埋层耳朵。然而，在后续的介质膜沉积过程中，埋层耳朵易造成尖端，使空气隙结构内部破裂甚至塌陷，造成空气隙结构的物理强度较低，从而最终导致器件失效。
发明内容
本发明的目的在于提出一种在后道互连中生成空气隙结构的方法，通过将形成的埋层耳朵刻蚀掉，避免了空气隙结构的塌陷，从而实现了降低介质K值的目的。
为实现上述目的，本发明的技术方案如下：
一种在后道互连中生成空气隙结构的方法，其包括以下步骤：
步骤S01：在基底上形成平坦化后的金属铜互连结构，所述金属铜互连结构包括金属铜连线、介质层及埋层金属层，金属铜填充于位于介质层的通孔或沟槽内形成金属铜连线，埋层金属层位于通孔或沟槽的侧壁和底部，并且位于介质层与金属铜连线之间，经平坦化后，介质层的上表面、通孔或沟槽的侧壁的埋层金属层的顶部以及金属铜连线的顶部互相齐平；
步骤S02：在平坦化后的金属铜互连结构上表面涂布光刻胶，通过曝光和显影形成刻蚀开口；
步骤S03：以光刻胶和金属铜为掩膜，通过刻蚀开口刻蚀去除金属铜连线间的介质层；
步骤S04：清洗刻蚀后结构；
步骤S05：刻蚀去除执行步骤S04后出现的位于通孔或沟槽的侧壁的埋层金属高出金属铜的上表面的部分；
步骤S06：淀积上层介质膜，形成空气隙结构。
优选地，所述步骤S05中，采用干法刻蚀工艺刻蚀去除通孔或沟槽的侧壁的埋层金属高出金属铜的上表面的部分。
优选地，所述干法刻蚀工艺的反应气体为XeF2，刻蚀温度为80℃～130℃，XeF2气流流量为6sccm～20sccm，XeF2气体压力为0.5Torr～4Torr，刻蚀时间为30s～300s。
优选地，所述步骤S01中，所述介质层的材料为BD或者BDII，所述埋层金属层的材质为TaN/Ta。
优选地，所述步骤S02中，所述刻蚀开口的范围包括金属铜连线以及金属铜连线间的介质层。
优选地，所述步骤S03中，采用干法等离子体工艺刻蚀金属铜连线间的介质层。
优选地，所述干法等离子体工艺的反应气体包括C4F8、O2和Ar，气体C4F8的流量为60sccm～80sccm，气体Ar的流量为500sccm～700sccm，O2的流量为20sccm～40sccm，压力为50Torr～70mTorr，高频功率为700W～900W,低频功率为1000W～1300W。
优选地，所述步骤S04中，采用ST250药液清洗刻蚀后结构。
从上述技术方案可以看出，本发明通过XeF2干法刻蚀工艺刻蚀掉位于通孔或沟槽侧壁的埋层金属高出金属铜的上表面的部分，即埋层耳朵部分，在接下来介质膜淀积的过程中，可以有效避免空气隙结构的塌陷和空气隙结构的物理强度变低的问题，从而减小器件失效的几率。
附图说明
图1是本发明的一种在后道互连中形成空气隙结构的方法流程图；
图2～图7是本发明一具体实施例中根据图1所示的方法形成空气隙结构的结构示意图；
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
按照图1所展示的流程，并请同时参阅图2～图7，对本发明的实施例介绍如下。
一种在后道互连中生成空气隙结构的方法，其特征在于，包括以下步骤：
步骤S01：在基底上形成平坦化后的金属铜互连结构，所述金属铜互连结构包括金属铜连线、介质层及埋层金属层，金属铜填充于位于介质层的通孔或沟槽内形成金属铜连线，埋层金属层位于通孔或沟槽的侧壁和底部，并且位于介质层与金属铜连线之间，经平坦化后，介质层的上表面、通孔或沟槽的侧壁的埋层金属层的顶部以及金属铜连线的顶部互相齐平。
在该步骤中，采用现有技术在基底01上淀积介质层02，在介质层02上刻蚀形成通孔或沟槽，在介质层上及通孔或沟槽的侧壁和底部淀积埋层金属层03，在淀积埋层金属层的通孔或沟槽内填充金属铜04，金属铜04填充于位于介质层02的通孔或沟槽内形成金属铜连线，埋层金属层03位于通孔或沟槽的侧壁和底部，并且位于介质层02与金属铜连线之间，经过抛光工艺去除埋层金属层上的金属铜，然后再经过刻蚀工艺去除介质层02上的埋层金属层，平坦化介质层02上表面，使介质层02的上表面、通孔或沟槽的侧壁的埋层金属层03的顶部以及金属铜04连线的顶部互相齐平，即在基底上形成平坦化后的金属铜互连结构，如图2所示。为了满足45nm以下较低的K值，介质层02为低K值的介质材料，可以是BD材料或BDII材料；埋层金属层03优选为TaN/Ta薄膜结构。
步骤S02：在平坦化后的金属铜互连结构上表面涂布光刻胶，通过曝光和显影形成刻蚀开口。
如图3所示，在平坦化后的金属铜互连结构的上表面涂布光刻胶05，通过曝光和显影图案化光刻胶05，形成刻蚀开口08，用来刻蚀金属铜连线间的介质层，以形成空气隙结构，进一步降低介质层的K值。刻蚀开口08的范围包括金属铜连线03以及金属铜连线间的介质层，其余大块范围为光刻胶，且光刻胶下方的介质层由于在金属铜连线外不必被空气隙化。即金属铜04和光刻胶05共同构成了下一步骤刻蚀所需要的掩膜。
步骤S03：以光刻胶和金属铜为掩膜，通过刻蚀开口刻蚀去除金属铜连线间的介质层。
本实施例采用干法等离子体刻蚀去除位于金属铜03之间的介质层。在这一过程中，等离子体除了刻蚀介质层外，还与金属铜上表面发生作用，造成了金属铜表面的损伤，形成如图4所示的位于金属铜4上表面的铜氮多组分物质06，同时还形成了未在图中体现的刻蚀残留聚合物。优选地，干法等离子体工艺的反应气体包括C4F8、O2和Ar，气体C4F8的流量为60sccm～80sccm，气体Ar的流量为500sccm～700sccm，O2的流量为20sccm～40sccm，压力为50Torr～70mTorr，高频功率为700W～900W,低频功率为1000W～1300W。
步骤S04：清洗刻蚀后结构。
本实施例采用有机药剂ST250对铜氮多组分物质06和刻蚀残留聚合物进行湿法清洗。清洗后，上述两物质均被洗去，使得金属埋层侧壁高于金属铜的上表面，高出部分被称为埋层耳朵07，如图5所示。埋层耳朵7突出于金属铜上表面，在后续的介质膜沉积过程中，易形成尖端，使空气隙结构内容破裂甚至塌陷，造成空气隙的物理强度较低，从而最终导致器件失效。
步骤S05：刻蚀去除执行步骤S04后出现的位于通孔或沟槽的侧壁的埋层金属高出金属铜的上表面的部分。
本发明通过增加步骤S05改善了现有技术中产生的空气隙结构易破坏的问题，即刻蚀去除执行步骤S04后出现的位于通孔或沟槽的侧壁的埋层金属高出金属铜的上表面的部分，即埋层耳朵07。可以采用干法刻蚀工艺或湿法刻蚀工艺刻蚀去除埋层耳朵07。也可以采用湿法刻蚀工艺。优选地，采用干法刻蚀工艺刻蚀去除埋层耳朵07。优选地，干法刻蚀工艺的反应气体为XeF2，刻蚀温度为80℃～130℃，XeF2气流流量为6sccm～20sccm，XeF2气体压力为0.5Torr～4Torr，刻蚀时间为30s～300s。XeF2仅与构成金属埋层03的TaN/Ta材料发生反应，对介质层02和金属铜04均具有良好的选择性，可以将埋层耳朵07刻蚀掉。刻蚀后的结构如图6所示。
步骤S06：淀积上层介质膜，形成空气隙结构。
最后在去除了埋层耳朵07的结构上进行上层介质膜09的淀积，形成金属铜连线间的空气隙结构，如图7所示。
综上所述，本发明提出了一种在后道互连中形成空气隙结构的方法，通过XeF2干法刻蚀工艺刻蚀掉位于通孔或沟槽侧壁的埋层金属高出金属铜的上表面的部分，即埋层耳朵部分，在接下来介质膜淀积的过程中，可以有效避免空气隙结构的塌陷和空气隙结构的物理强度变低的问题，从而减小器件失效的几率。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (8)

1.一种在后道互连中生成空气隙结构的方法，其特征在于，包括以下步骤：
步骤S01：在基底上形成平坦化后的金属铜互连结构，所述金属铜互连结构包括金属铜连线、介质层及埋层金属层，金属铜填充于位于介质层的通孔或沟槽内形成金属铜连线，埋层金属层位于通孔或沟槽的侧壁和底部，并且位于介质层与金属铜连线之间，经平坦化后，介质层的上表面、通孔或沟槽的侧壁的埋层金属层的顶部以及金属铜连线的顶部互相齐平；
步骤S02：在平坦化后的金属铜互连结构上表面涂布光刻胶，通过曝光和显影形成刻蚀开口；
步骤S03：以光刻胶和金属铜为掩膜，通过刻蚀开口刻蚀去除金属铜连线间的介质层；
步骤S04：清洗刻蚀后结构；
步骤S05：刻蚀去除执行步骤S04后出现的位于通孔或沟槽的侧壁的埋层金属高出金属铜的上表面的部分；
步骤S06：淀积上层介质膜，形成空气隙结构。
2.根据权利要求1所述的在后道互连中生成空气隙结构的方法，其特征在于，所述步骤S05中，采用干法刻蚀工艺刻蚀去除通孔或沟槽的侧壁的埋层金属高出金属铜的上表面的部分。
3.根据权利要求2所述的在后道互连中生成空气隙结构的方法，其特征在于，所述干法刻蚀工艺的反应气体为XeF2，刻蚀温度为80℃～130℃，XeF2气流流量为6sccm～20sccm，XeF2气体压力为0.5Torr～4Torr，刻蚀时间为30s～300s。
4.根据权利要求1所述的在后道互连中生成空气隙结构的方法，其特征在于，所述步骤S01中，所述介质层的材料为BD或者BDII，所述埋层金属层的材质为TaN/Ta。
5.根据权利要求1所述的在后道互连中生成空气隙结构的方法，其特征在于，所述步骤S02中，所述刻蚀开口的范围包括金属铜连线以及金属铜连线间的介质层。
6.根据权利要求1所述的在后道互连中生成空气隙结构的方法，其特征在于，所述步骤S03中，采用干法等离子体工艺刻蚀金属铜连线间的介质层。
7.根据权利要求6所述的在后道互连中生成空气隙结构的方法，其特征在于，所述干法等离子体工艺的反应气体包括C4F8、O2和Ar，气体C4F8的流量为60sccm～80sccm，气体Ar的流量为500sccm～700sccm，O2的流量为20sccm～40sccm，压力为50Torr～70mTorr，高频功率为700W～900W,低频功率为1000W～1300W。
8.根据权利要求1所述的在后道互连中生成空气隙结构的方法，其特征在于，所述步骤S04中，采用ST250药液清洗刻蚀后结构。
CN201611245938.5A 2016-12-29 2016-12-29 一种在后道互连中生成空气隙结构的方法 Active CN106803496B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611245938.5A CN106803496B (zh) 2016-12-29 2016-12-29 一种在后道互连中生成空气隙结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611245938.5A CN106803496B (zh) 2016-12-29 2016-12-29 一种在后道互连中生成空气隙结构的方法

Publications (2)

Publication Number Publication Date
CN106803496A true CN106803496A (zh) 2017-06-06
CN106803496B CN106803496B (zh) 2019-09-13

Family

ID=58985141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611245938.5A Active CN106803496B (zh) 2016-12-29 2016-12-29 一种在后道互连中生成空气隙结构的方法

Country Status (1)

Country Link
CN (1) CN106803496B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013040751A1 (en) * 2011-09-20 2013-03-28 Acm Research (Shanghai) Inc. Method for forming air gap interconnect structure
US20150262937A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
CN105280616A (zh) * 2014-07-17 2016-01-27 台湾积体电路制造股份有限公司 互连结构和方法
US9449871B1 (en) * 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013040751A1 (en) * 2011-09-20 2013-03-28 Acm Research (Shanghai) Inc. Method for forming air gap interconnect structure
US20150262937A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
CN105280616A (zh) * 2014-07-17 2016-01-27 台湾积体电路制造股份有限公司 互连结构和方法
US9449871B1 (en) * 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner

Also Published As

Publication number Publication date
CN106803496B (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
US6228758B1 (en) Method of making dual damascene conductive interconnections and integrated circuit device comprising same
US10978389B2 (en) Semiconductor device and manufacturing method thereof
JP6016362B2 (ja) ハイブリッドｍｅｍｓｒｆスイッチとその製造方法およびｍｅｍｓ構造を製造する方法
TWI567895B (zh) 形成積體電路結構的方法及其結構
US10861705B2 (en) Reduction of line wiggling
CN112599484A (zh) 半导体器件结构及其形成方法
CN107731739A (zh) 半导体结构的形成方法
CN104347477A (zh) 半导体结构的形成方法
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
CN104465508B (zh) 空气隙的形成方法
TW383462B (en) Manufacturing method for via
JP2004221444A (ja) 半導体装置の製造方法
US10204859B2 (en) Interconnect structure and fabricating method thereof
US8735301B2 (en) Method for manufacturing semiconductor integrated circuit
CN106803496B (zh) 一种在后道互连中生成空气隙结构的方法
CN104900579B (zh) 半导体器件的形成方法
US6737319B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN105280550B (zh) 后道互连中实现空气隙的方法
CN104752320A (zh) 半导体器件及其形成方法
CN102867780A (zh) 一种铜互连工艺
JP2008016553A (ja) 半導体装置の製造方法
CN102339791B (zh) 一种半导体器件制作方法
US20090317970A1 (en) Method for forming an on-chip high frequency electro-static discharge device
US6875688B1 (en) Method for reactive ion etch processing of a dual damascene structure
CN106847740B (zh) 一种形成空气隙/铜互连的工艺方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant