CN106783882B - 一种显示面板及其制造方法 - Google Patents

一种显示面板及其制造方法 Download PDF

Info

Publication number
CN106783882B
CN106783882B CN201611225812.1A CN201611225812A CN106783882B CN 106783882 B CN106783882 B CN 106783882B CN 201611225812 A CN201611225812 A CN 201611225812A CN 106783882 B CN106783882 B CN 106783882B
Authority
CN
China
Prior art keywords
layer
metal layer
gate line
insulating layer
counter electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611225812.1A
Other languages
English (en)
Other versions
CN106783882A (zh
Inventor
张春倩
陈彩琴
王超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201611225812.1A priority Critical patent/CN106783882B/zh
Publication of CN106783882A publication Critical patent/CN106783882A/zh
Application granted granted Critical
Publication of CN106783882B publication Critical patent/CN106783882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示面板及其制作方法。该显示面板包括显示区域，其特征在于，在栅极信号线位于所述显示区域的起始部分和结束部分，包括：第一金属层，其图案化后形成所述栅极信号线；第二金属层，其图案化后形成与所述栅极信号线构成电容的对应电极线；中间绝缘层，其设置在所述第一金属层与第二金属层之间，构成所述栅极信号线与对应电极线之间的绝缘层；其中，所述对应电极线用以释放所述栅极信号线上的多余电荷进而降低静电击穿显示面板内部器件的风险，对显示面板内部电路进行保护，有效地提高显示面板的良品率和稳定性。

Description

一种显示面板及其制造方法
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及其制造方法。
背景技术
随着显示技术的发展，薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)已经成为了现代IT、视讯产品中重要的显示装置。
液晶显示器的显示面板的稳定性是考量液晶显示器成品质量的一个重要参数。液晶显示器的显示面板的四周通常设置有用于向显示区域的像素单元提供像素单元开启电压的栅极驱动电路(Gate Driver)和提供图像信息数据信号的源极驱动电路(SourceDriver)，以及用于检测液晶的液晶测试电路(cell test pad)等电路模块。这些电路模块分别通过各自的信号线连接至显示面板，向显示面板输入或从显示面板获取电压、电流信号。现有技术中，为了防止电流信号过大而损伤器件，显示面板的部分区域(例如液晶测试电路)的信号输出端部分有防静电设计。但是，在栅极信号线连接进入显示区域内部的部分很少有防止电流信号过大的相关设计(如图1所示)。这会造成显示不稳定等不良现象。尤其是，当由于接触、摩擦等原因使得产生的静电积累到一定程度时，导致电流过大而击穿显示面板内部的器件，进而导致显示面板缺陷，降低显示面板的良品率。
发明内容
为了解决上述问题，本发明提供了一种新的显示面板及其制造方法，旨在提升显示面板的稳定性。
本发明提供的显示面板，包括显示区域，其特征在于，在栅极信号线位于所述显示区域的起始部分和结束部分，包括：
第一金属层，图案化后形成所述栅极信号线；
第二金属层，图案化后形成与所述栅极信号线构成电容的对应电极线；
中间绝缘层，设置在所述第一金属层与第二金属层之间，构成所述栅极信号线与对应电极线之间的绝缘层；
其中，所述对应电极线用以释放所述栅极信号线上的多余电荷。
优选地，上述对应电极线与栅极信号线之间的击穿电压小于所述显示面板中由于所述栅极信号线上的多余电荷而导致内部器件击穿的击穿电压。
根据本发明的第一实施例，本发明的显示面板还可以包括：
平坦有机层，设置在所述第二金属层上；
像素电极层，设置在所述平坦有机层上；
其中，所述像素电极层的一部分通过所述平坦有机层的过孔与所述第二金属层的对应电极线电性连接。
根据本发明的第二实施例，本发明的显示面板还可以包括：
其上设置有所述第一金属层的栅极绝缘层；
其上设置有所述栅极绝缘层的多晶硅层，并且所述多晶硅层经图案化后形成多晶硅电阻；
其中，所述第一金属层的栅极信号线通过所述栅极绝缘层的过孔与所述多晶硅电阻的一端电性连接，所述第二金属层的对应电极线通过所述中间绝缘层和栅极绝缘层的过孔与所述多晶硅电阻的另一端电性连接。
根据本发明的第三实施例，进一步地，上述显示面板还可以包括：
平坦有机层，其沉积在所述第二金属层上；
像素电极层，其沉积在所述平坦有机层上；
其中，所述像素电极层通过所述平坦有机层的过孔与所述第二金属层的对应电极线电性连接。
本发明还提供上述显示面板的制作方法，其特征在于：
在与显示面板垂直的方向上依次沉积第一金属层、中间绝缘层和第二金属层；
其中，所述第一金属层图案化以形成栅极信号线，所述第二金属层图案化以形成与所述栅极信号线构成电容的对应电极线，用以释放所述栅极信号线上的多余电荷。
优选地，上述中间绝缘层配置成，使得所述对应电极线与栅极信号线之间的击穿电压小于所述显示面板中由于所述栅极信号线上的多余电荷而导致内部器件击穿的击穿电压。
根据本发明的第一实施例，上述制作方法还可以包括以下步骤：
在所述第二金属层上依次沉积平坦有机层和像素电极层；
其中，在沉积所述像素电极层时，所述像素电极层的一部分通过所述平坦有机层的过孔沉积在所述第二金属层的对应电极线上。
根据本发明的第二实施例，在上述制作方法中，可以首先在与所述显示面板垂直的方向上依次沉积多晶硅层和栅极绝缘层，然后才在所述栅极绝缘层上依次沉积所述第一金属层、中间绝缘层和第二金属层；
其中，所述多晶硅层经图案化后形成多晶硅电阻，并且
在沉积所述第一金属层时，所述第一金属层的栅极信号线通过所述栅极绝缘层的一个过孔沉积在所述多晶硅层的一端上；
在沉积所述第二金属层时，所述第二金属层的对应电极线通过所述中间绝缘层的过孔和所述栅极绝缘层的另一过孔沉积在所述多晶硅电阻的另一端上。
根据本发明的第三实施例，进一步地，上述制作方法还可以包括以下步骤：
在所述第二金属层上依次沉积平坦有机层和像素电极层；
其中，在沉积所述像素电极层时，所述像素电极层的一部分通过所述平坦有机层的过孔沉积在所述第二金属层的对应电极线上。
本发明提供了一种显示面板及其制造方法，通过对现有的显示面板进行改进，在栅极信号线进出显示面板的显示区域处增设至少一第二金属层，构造能够与栅极信号线形成电容的对应电极线，当栅极信号线在进出显示区域的部位由于接触、摩擦等原因上产生的静电电荷时，会在对应电极线上感应出相应的电荷，两者之间形成电势差，当栅极信号线上的静电电荷积累到一定程度时，对应电极线上感应出的电荷数量也随之增加，而当两者之间的电势差达到电容的击穿电压时，栅极信号线和对应电极线之间的中间绝缘层会被击穿而形成短路，从而释放静电电荷，进而降低静电击穿显示面板内部器件的风险，实现对显示面板内部电路的保护，有效地提高了显示面板的良品率和稳定性。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚的说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：
图1是现有的液晶显示器于栅极信号线进出面板显示区域处的层级结构的示意图；
图2是本发明第一实施例所提供的显示面板于栅极信号线进出显示区域处的层级结构的示意图；
图3是本发明第二实施例所提供的显示面板于栅极信号线进出显示区域处的层级结构的示意图；
图4是本发明第三实施例所提供的显示面板于栅极信号线进出显示区域处的层级结构的示意图；
其中,附图标记1为有机保护层PV,附图标记2为像素电极层ITO1,附图标记3为平坦有机层PLN,附图标记4为中间绝缘层ILD,附图标记5为第一金属层形成的栅极信号线M1,附图标记6为栅极绝缘层GI,附图标记7为透明玻璃基板Glass,附图标记8为第二金属层形成的栅极信号线M2，附图标记9为多晶硅层形成的多晶硅电阻Poly。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
实施例一：
图2是本发明第一实施例所提供的显示面板于栅极信号线进出显示区域处的层级结构示意图。下面通过描述该显示面板的制作过程来说明显示面板于栅极信号线进出显示区域处的层级结构：
首先，提供一基板，该基板优选为透明玻璃基板Glass；
在基板上沉积栅极绝缘层GI，并使栅极绝缘层GI完全覆盖基板；
在栅极绝缘层GI上沉积第一金属层，并通过常规的光照蚀刻制程图案化第一金属层，使其形成栅极信号线M1；
在第一金属层上沉积中间绝缘层ILD，并使中间绝缘层ILD至少完全覆盖第一金属层的栅极信号线M1；
然后，在中间绝缘层ILD上沉积第二金属层，并通过常规的光照蚀刻制程图案化第二金属层，使其在与下方第一金属层的栅极信号线M1相对应的位置处形成对应电极线M2，以便形成对应电极线M2－中间绝缘层ILD－栅极信号线M1的电容结构。
采用这种设计的优点在于，当栅极信号线M1在进出显示区域的部位由于接触、摩擦等原因上产生的过多静电电荷时，会在对应电极线M2上感应出相应的电荷，两者之间形成电势差，当两者之间的电势差达到电容的击穿电压时，栅极信号线M1和对应电极线M2之间的中间绝缘层ILD会被击穿而形成短路，将栅极信号线M1上的静电电荷释放到对应电极线M2上，从而降低静电击穿显示面板内部器件的潜在风险。
在此应当指出的是，本发明没有限定对应电极线M2的具体尺寸，只要其与栅极信号线M1配合而成的电容能够满足通过电容击穿效应将栅极信号线M1上的静电电荷释放到对应电极线M2上的条件即可。
此外，关于中间绝缘层ILD的材料的选择以及尺寸的设置应当满足下列条件，即要使对应电极线M2与栅极信号线M1之间的击穿电压小于显示面板中由于栅极信号线M1上的多余电荷而导致内部器件击穿的击穿电压。
此外，常规的显示面板通常在第二金属层上还会陆续设置平坦有机层PLN、像素电极层ITO1和有机保护层PV等其它层级。为了进一步地提升释放静电电荷的技术效果，在本实施例中，还可以将第二金属层的对应电极线M2与像素电极层ITO1相连，以便将对应电极线M2上的静电电荷进一步地通过像素电极层ITO1释放到外部。具体的，在上述制作方法中：
在第二金属层上继续沉积平坦有机层PLN，并使平坦有机层PLN至少完全覆盖第二金属层的栅极信号线M2，然后通过图案化使得平坦有机层PLN在栅极信号线M2的上方形成过孔；
然后，在平坦有机层PLN上沉积像素电极层ITO1，此时像素电极层ITO1的一部分会通过平坦有机层的过孔直接沉积在第二金属层的对应电极线M2上，从而与对应电极线M2形成电性连接，用以将对应电极线M2上的静电电荷通过像素电极层ITO1进一步地释放到外部。
实施例二：
图3是本发明第二实施例所提供的显示面板于栅极信号线进出显示区域处的层级结构示意图。同样地，下面通过描述该显示面板的制作过程来说明显示面板于栅极信号线进出显示区域处的层级结构：
首先，提供一基板，该基板优选为透明玻璃基板Glass；
在基板上沉积多晶硅层，并将其图案化形成多晶硅电阻Poly；
在多晶硅层沉积栅极绝缘层GI，并使栅极绝缘层GI完全覆盖基板和该基板上的多晶硅电阻Poly，然后通过图案化使得栅极绝缘层GI在多晶硅电阻Poly的两端的上方分别形成一过孔；
在栅极绝缘层GI上沉积第一金属层，并通过常规的光照蚀刻制程图案化第一金属层，使其形成栅极信号线M1，其中，关于该栅极信号线M1的位置的选择要满足下列条件，即要使栅极信号线M1的一部分能够通过栅极绝缘层GI的一个过孔沉积在下方的多晶硅电阻Poly的一端上，与多晶硅电阻Poly形成电性连接；
在第一金属层上沉积中间绝缘层ILD，并使中间绝缘层ILD至少完全覆盖其下方的第一金属层的栅极信号线M1和多晶硅层的多晶硅电阻Poly，然后通过图案化使得中间绝缘层ILD在其与下方栅极绝缘层GI的另一个过孔相对应的位置处形成过孔；
然后，在中间绝缘层ILD上沉积第二金属层，并通过常规的光照蚀刻制程图案化第二金属层，使其形成对应电极线M2，其中，关于该对应电极线M2的位置的选择要满足下列条件，即要使对应电极线M2能够与下方的栅极信号线M1形成对应电极线M2－中间绝缘层ILD－栅极信号线M1的电容结构，同时还要使该对应电极线M2的一部分能够通过中间绝缘层ILD的过孔和栅极绝缘层GI的另一个过孔沉积在下方的多晶硅电阻Poly的另一端上，与多晶硅电阻Poly形成电性连接。
采用这种设计的优点在于，当栅极信号线M1上的电流过大时，栅极信号线M1上的多余电荷可以通过多晶硅电阻Poly转移到对应电极线M2上，从而降低静电击穿显示面板内部器件的潜在风险。
在此应当指出的是，本发明没有限定对应电极线M2和多晶硅电阻Poly的具体尺寸，只要它们能够满足将栅极信号线M1上的多余电荷即时地转移到对应电极线M2上的条件即可。
实施例三：
图4是本发明第三实施例所提供的显示面板于栅极信号线进出显示区域处的层级结构示意图。基于与实施例一类似的工作原理，在本实施例中，还可以在实施例二所示的层级结构的基础上，在第二金属层上继续设置平坦有机层PLN、像素电极层ITO1和有机保护层PV等其它层级，然后将第二金属层的对应电极线M2与像素电极层ITO1相连，以将对应电极线M2上的多余电荷进一步地通过像素电极层ITO1释放到外部，进一步地提升释放静电电荷的技术效果。具体的：
在第二金属层上继续沉积平坦有机层PLN，并使平坦有机层PLN至少完全覆盖第二金属层的栅极信号线M2，然后通过图案化使得平坦有机层PLN在栅极信号线M2的上方形成过孔；
然后，在平坦有机层PLN上沉积像素电极层ITO1，此时像素电极层ITO1的一部分会通过平坦有机层的过孔直接沉积在第二金属层的对应电极线M2上，从而与对应电极线形成电性连接，用以将对应电极线M2上的多余电荷通过像素电极层ITO1进一步地释放到外部。
在此需要说明的是，虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (4)

1.一种显示面板，包括显示区域，其特征在于，在栅极信号线位于所述显示区域的起始部分和结束部分，包括：
第一金属层，图案化后形成所述栅极信号线；
第二金属层，图案化后形成与所述栅极信号线构成电容的对应电极线；
中间绝缘层，设置在所述第一金属层与第二金属层之间，构成所述栅极信号线与对应电极线之间的绝缘层；
其上设置有所述第一金属层的栅极绝缘层；
其上设置有所述栅极绝缘层的多晶硅层，并且所述多晶硅层经图案化后形成多晶硅电阻；
其中，所述第一金属层的栅极信号线通过所述栅极绝缘层的过孔与所述多晶硅电阻的一端电性连接，所述第二金属层的对应电极线通过所述中间绝缘层和栅极绝缘层的过孔与所述多晶硅电阻的另一端电性连接；
平坦有机层，其沉积在所述第二金属层上；
像素电极层，其沉积在所述平坦有机层上；
其中，所述像素电极层通过所述平坦有机层的过孔与所述对应电极线电性连接；
其中，所述对应电极线用以释放所述栅极信号线上的多余电荷。
2.根据权利要求1所述的显示面板，其特征在于，所述对应电极线与栅极信号线之间的击穿电压小于所述显示面板中由于所述栅极信号线上的多余电荷而导致内部器件击穿的击穿电压。
3.一种如权利要求1或2所述的显示面板的制作方法，其特征在于：
首先在与所述显示面板垂直的方向上依次沉积多晶硅层和栅极绝缘层，然后才在所述栅极绝缘层上依次沉积所述第一金属层、中间绝缘层和第二金属层；
在所述第二金属层上依次沉积平坦有机层和像素电极层；
其中，所述多晶硅层经图案化后形成多晶硅电阻，并且
在沉积所述第一金属层时，所述第一金属层的栅极信号线通过所述栅极绝缘层的一个过孔沉积在所述多晶硅层的一端上；
在沉积所述第二金属层时，所述第二金属层的对应电极线通过所述中间绝缘层的过孔和所述栅极绝缘层的另一过孔沉积在所述多晶硅电阻的另一端上；
在沉积所述像素电极层时，所述像素电极层的一部分通过所述平坦有机层的过孔沉积在所述第二金属层的对应电极线上；
其中，所述第一金属层图案化以形成栅极信号线，所述第二金属层图案化以形成与所述栅极信号线构成电容的对应电极线，用以释放所述栅极信号线上的多余电荷。
4.如权利要求3所述的制作方法，其特征在于：
所述中间绝缘层配置成，使得所述对应电极线与栅极信号线之间的击穿电压小于所述显示面板中由于所述栅极信号线上的多余电荷而导致内部器件击穿的击穿电压。
CN201611225812.1A 2016-12-27 2016-12-27 一种显示面板及其制造方法 Active CN106783882B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611225812.1A CN106783882B (zh) 2016-12-27 2016-12-27 一种显示面板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611225812.1A CN106783882B (zh) 2016-12-27 2016-12-27 一种显示面板及其制造方法

Publications (2)

Publication Number Publication Date
CN106783882A CN106783882A (zh) 2017-05-31
CN106783882B true CN106783882B (zh) 2019-11-22

Family

ID=58922109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611225812.1A Active CN106783882B (zh) 2016-12-27 2016-12-27 一种显示面板及其制造方法

Country Status (1)

Country Link
CN (1) CN106783882B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680974B (zh) * 2017-09-21 2020-12-29 武汉华星光电半导体显示技术有限公司 一种显示面板和显示装置
CN111667767B (zh) * 2020-06-29 2022-04-08 武汉华星光电技术有限公司 阵列基板及显示面板
CN112259612A (zh) * 2020-10-23 2021-01-22 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105404064A (zh) * 2014-09-05 2016-03-16 株式会社日本显示器 显示装置
CN205374925U (zh) * 2015-12-24 2016-07-06 上海中航光电子有限公司 防静电阵列基板和液晶显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689851B2 (ja) * 2001-02-23 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105404064A (zh) * 2014-09-05 2016-03-16 株式会社日本显示器 显示装置
CN205374925U (zh) * 2015-12-24 2016-07-06 上海中航光电子有限公司 防静电阵列基板和液晶显示装置

Also Published As

Publication number Publication date
CN106783882A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
WO2017130489A1 (ja) 走査アンテナ
CN102841718B (zh) 一种电容式内嵌触摸屏及显示装置
JP6139045B1 (ja) 走査アンテナ
CN105629612B (zh) 薄膜晶体管阵列基板及其制作方法
CN106783882B (zh) 一种显示面板及其制造方法
JP5551226B2 (ja) 液晶ディスプレイパネル及びその画素アレイ基板
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
CN103077944B (zh) 显示装置、阵列基板及其制作方法
CN106842741B (zh) Coa基板及液晶显示面板
CN101540333B (zh) 薄膜晶体管基板及具有薄膜晶体管基板的显示装置
CN103984164B (zh) 液晶显示装置
CN103926765B (zh) 一种双栅极扫描线驱动的像素结构及其制作方法
CN101078841A (zh) 液晶显示装置及其制造方法
CN102062976A (zh) 边缘场开关模式液晶显示装置及其制造方法
CN106449652B (zh) 阵列基板及其制造方法、显示面板和显示设备
CN104423110A (zh) 液晶显示器的阵列基板
US9664972B2 (en) Liquid crystal display apparatus
WO2018120543A1 (zh) 像素结构的制造方法
US20180145090A1 (en) Tft substrate and touch display panel using same
CN103336396A (zh) 阵列基板及其制造方法和显示装置
WO2016065798A1 (zh) 阵列基板及其制造方法、显示装置
US20160299389A1 (en) Array substrate and method for manufacturing the same
CN103346160B (zh) 阵列基板及其制作方法、显示装置
CN102629037B (zh) 阵列基板、液晶面板及其制造方法
CN102338956A (zh) 薄膜晶体管阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant