CN106783582A - 多晶硅薄膜处理方法、薄膜晶体管、阵列基板及显示面板 - Google Patents
多晶硅薄膜处理方法、薄膜晶体管、阵列基板及显示面板 Download PDFInfo
- Publication number
- CN106783582A CN106783582A CN201611197230.7A CN201611197230A CN106783582A CN 106783582 A CN106783582 A CN 106783582A CN 201611197230 A CN201611197230 A CN 201611197230A CN 106783582 A CN106783582 A CN 106783582A
- Authority
- CN
- China
- Prior art keywords
- polysilicon membrane
- protective layer
- shaggy
- thin film
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 98
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 93
- 239000012528 membrane Substances 0.000 title claims abstract description 79
- 239000010409 thin film Substances 0.000 title claims abstract description 18
- 238000003672 processing method Methods 0.000 title claims abstract description 14
- 239000011241 protective layer Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 7
- 229910001882 dioxygen Inorganic materials 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000010408 film Substances 0.000 claims description 6
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000011368 organic material Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005660 chlorination reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了一种多晶硅薄膜的处理方法、薄膜晶体管、阵列基板及显示面板，该方法包括：在基板上形成表面粗糙的多晶硅薄膜；在多晶硅薄膜的表面形成保护层；对形成保护层的表面粗糙的多晶硅薄膜进行表面化处理，进而形成表面平整的多晶硅薄膜。通过这种方法，能够形成表面平整的多晶硅薄膜，进而使得对应的阵列基板及显示面板避免了因为粗糙的多晶硅薄膜造成的尖端放电现象，产生较大的漏电流，提高了产品质量。
Description
技术领域
本发明涉及显示面板技术领域，特别是涉及一种多晶硅薄膜处理方法、薄膜晶体管、阵列基板以及显示面板。
背景技术
非晶硅的电子迁移率较低，而低温多晶硅可以在低温下制作，且低温多晶硅的电子迁移率比非晶硅的电子迁移率高20-100倍，因此适用于高解析度的小尺寸显示器。然而，因融熔态的硅的密度比固态的硅的密度大，在采用准分子激光退火化法制备低温多晶硅时，在结晶过程中，多余的融熔硅会在晶界处结晶，形成的表面凸起高度可达10～20nm，使得低温多晶硅的表面粗糙度高。而一般多晶硅薄膜晶体管结构中，采用尽量薄的栅极绝缘层厚度，能获得更高的载流子迁移率。然而，多晶硅晶界处的表面凸起限制了栅极绝缘层所能采取的最小厚度，目前采用的栅极绝缘层厚度多为90nm以上。当继续降低其厚度时，多晶硅晶界所造成的表面粗糙度容易形成局部凸起而降低击穿电场与栅极漏电流突增，降低多晶硅薄膜晶体管的质量。
虽然也有些改善的结晶技术，如金属诱导横向结晶、固相结晶等方式可以获得表面平整性高的多晶硅薄膜。但是，这些技术由于不利于大面积生产、金属离子污染、结晶温度高等原因而未能被广泛采用。
发明内容
本发明主要提供一种低温多晶硅薄膜制备方法、薄膜晶体管、阵列基板以及显示面板，旨在解决多晶硅薄膜表面粗糙度高而造成尖端放电、产生漏电流的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种多晶硅薄膜的处理方法，该方法包括：在基板上形成表面粗糙的多晶硅薄膜；在所述多晶硅薄膜的表面形成保护层；对形成所述保护层的表面粗糙的多晶硅薄膜进行表面化处理，进而形成表面平整的多晶硅薄膜。
其中，所述对形成所述保护层的表面粗糙的多晶硅薄膜进行表面化处理，进而形成表面平整的多晶硅薄膜的步骤，包括：对形成所述保护层的表面粗糙的多晶硅薄膜进行刻蚀处理，进而形成表面平整的多晶硅薄膜。
其中，所述对形成所述保护层的表面粗糙的多晶硅薄膜进行表面化处理，进而形成表面平整的多晶硅薄膜的步骤，包括：对形成所述保护层的表面粗糙的多晶硅薄膜进行氧气等离子体处理；去除氧气等离子体处理后的所述保护层；采用氢氟酸对去除所述保护层的表面粗糙的多晶硅层进行刻蚀，进而形成表面平整的多晶硅薄膜。
其中，所述保护层的材料为有机材料。
其中，所述保护层的厚度范围为20-1000nm。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种薄膜晶体管，该薄膜晶体管包括通过上述的处理方法所获得的多晶硅薄膜。
其中，所述薄膜晶体管包括栅极绝缘层，所述栅极绝缘层为二氧化硅层、氮化硅层或二氧化硅层与氮化硅层的复合层。
其中，所述栅极绝缘层的厚度范围为30nm-100nm。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板，该阵列基板包括上述的薄膜晶体管。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示面板，该显示面板包括上述的阵列基板。
本发明的有益效果是：区别于现有技术的情况，本发明通过在表面粗糙的多晶硅薄膜的表面形成保护层，并对形成保护层的表面粗糙的多晶硅薄膜进行表面化处理，进而形成表面平整的多晶硅薄膜的方法，能够形成表面平整的多晶硅薄膜，进而使得对应的阵列基板及显示面板避免了因为粗糙的多晶硅薄膜造成的尖端放电现象，产生较大的漏电流，提高了产品质量。
附图说明
图1是本发明提供的多晶硅薄膜的处理方法实施例的流程示意图；
图2是图1中形成保护层的表面粗糙的多晶硅薄膜的结构示意图；
图3是具有保护层的表面平整的多晶硅薄膜的结构示意图；
图4是图1中步骤S14其中一种方式的具体流程示意图；
图5是本发明提供的薄膜晶体管实施例的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种多晶硅薄膜处理方法、薄膜晶体管、阵列基板以及显示面板做进一步详细描述。
请一并参阅图1及图2，本发明提供的多晶硅薄膜处理方法实施例包括：
S11：在基板101上依次沉积缓冲层102及非晶硅层103；
具体地，缓冲层102及非晶硅层103可采用包括但不限于等离子增强化学气相沉积、溅射、真空真镀及低压化学气相沉积的方法依次沉积于基板101上。
其中，缓冲层102可以是包括氮化硅与二氧化硅的双层结构，在沉积缓冲层102时，可先沉积厚度为50-150nm的氮化硅层，然后再沉积厚度为100-350nm的二氧化硅层。
S12：在基板101上形成表面粗糙的多晶硅薄膜；
具体地，首先在400～500℃的温度下对非晶硅层103进行0.5～3小时的高温加热，然后对非晶硅层103进行准分子激光退火，利用准分子激光发生器发出的脉冲激光在非晶硅层103上进行扫描形成照射区域，该脉冲激光扫描完成后向前移动一端距离，使形成的多个照射区域相互重叠，由于重叠部分温度较未重叠部分温度高，在重叠部分与未重叠部分的界面发生非均匀成核，重叠部分与其他未重叠部分产生的横向温度梯度，晶核将沿温度较高的方向即从未重叠部分向重叠部分的方向长大，并最终结晶成多晶硅薄膜。
其中，准分子激光发生器包括但不限于氯化氙、氟化氪及氟化氩准分子激光器，激光脉冲频率为300Hz，重叠率为92％～98％，激光能量密度为300～500mJ/cm2。
进一步地，在对非晶硅层103进行准分子激光退火以结晶形成多晶硅薄膜的过程中，非晶硅层103无法完全结晶为多晶硅薄膜，会在晶界1031处形成突起1032，该突起1032的高度可达10～20nm，以至于多晶硅薄膜表面不平整，从而形成表面粗糙的多晶硅薄膜。
S13：在多晶硅薄膜的表面形成保护层104；
具体地，在表面粗糙的多晶硅薄膜的表面采用包括但不限于狭缝式涂布、旋转涂抹法及喷墨涂布的方法形成保护层104，使得保护层104能够覆盖多晶硅薄膜的突起1032及突起1032之间的非突起区，该非突起区为多晶硅层。
其中，保护层104的材料为有机材料，包括但不限于光阻及聚酰亚胺，保护层104的涂布厚度为20～1000nm。
S14：对形成保护层104的表面粗糙的多晶硅薄膜进行表面化处理，进而形成表面平整的多晶硅薄膜。
在本实施例中，对形成保护层104的表面粗糙的多晶硅薄膜进行表面化处理的方式可以包括两种。
其中一种方式为：对形成所述保护层104的表面粗糙的多晶硅薄膜进行刻蚀。
具体地，对多晶硅薄膜表面的突起1031及覆盖突起1031的保护层104进行干法刻蚀，该干法刻蚀包括但不限于物理性刻蚀及化学性刻蚀，本实施例中主要采用化学性刻蚀，利用含氟的等离子气体，比如氟原子、氟化硅，在电场对等离子体进行引导和加速，使其具备一定能量的情况下从图2所示箭头方向对保护层104及突起1031逐渐进行轰击，使得等离子气体与保护层104的有机材料及突起的非晶硅发生化学反应，从而将发生化学反应的保护层104及突起1031刻蚀去除，即可得到如图3所示的保护层104与突起1032被按照所需厚度刻蚀去除的表面平整的多晶硅薄膜，其中，需要刻蚀的厚度可根基实际所需进行。
在此过程中，由于非突起区被保护层104覆盖，而使得非突起区不会被刻蚀，从而在刻蚀突起1031与保护层104的同时，不会破坏非突起区，即多晶硅层不会被破坏。
进一步地，将刻蚀去除之后剩余的保护层104从多晶硅薄膜表面剥离，即可得到表面平整的多晶硅薄膜。
请一并参阅图2及图4，另一种方式具体包括：
S141：对形成保护层104的表面粗糙的多晶硅薄膜进行氧气等离子体处理；
具体地，将形成的具有保护层104的表面粗糙的多晶硅薄膜放置在高温的氧气气氛下的快速退火装置中进行退火，在此过程中，氧气等离子接触保护层104表面，并从保护层104表面在图2中所示箭头方向逐渐向保护层104内灰化保护层104，直至氧气等离子接触被保护层104覆盖的突起1031，根据步骤S12中可知，突起1031的主要成分为未晶化的非晶硅，在高温的氧气气氛下，非晶硅与氧气等离子发生反应形成二氧化硅。
其中，高温温度一般为700℃。
需要说明的是，在其他实施例中，此步骤将非晶硅氧化成二氧化硅的方法还可以采用在高温的笑气等离子气氛下的等离子增强化学气相沉积设备中对非晶硅进行氧化。
在此过程中，由于非突起区被保护层104覆盖，因此氧气等离子不会直接接触非突起区，在氧气等离子逐渐灰化保护层104及突起1031的过程中，只需要根据实际所需调整保护层104的厚度以及上述的氧化时间，即可使得氧气等离子不会与非突起区接触，从而使得非突起区不会被氧化，非突起区的多晶硅层则不会发生变化。
S142：去除氧气等离子体处理后的保护层104；
S143：采用氢氟酸对去除保护层104的表面粗糙的多晶硅层进行刻蚀，进而形成表面平整的多晶硅薄膜。
具体地，可采用浓度为1％～10％的氢氟酸对去除保护层104的表面粗糙的多晶硅层进行刻蚀，此时，由于突起1031已被氧化为二氧化硅，因此氢氟酸会与二氧化硅发生化学反应，使得被氧化的突起1031与多晶硅层脱离，从而形成表面平整的多晶硅薄膜，且在此过程中，由于非突起区的多晶硅层没有被氧化，且氢氟酸不会与硅发生化学反应，因此非突起区的多晶硅层不会被破坏。
参阅图5，本发明提供的薄膜晶体管实施例包括：依次层叠的基板201、缓冲层202、多晶硅薄膜203及栅极绝缘层204。
其中，栅极绝缘层204为二氧化硅层、氮化硅层或二氧化硅层与氮化硅层的复合层，厚度30nm-100nm。
进一步地，本实施例中的多晶硅薄膜203为根据上述处理方法获得的多晶硅薄膜203，该多晶硅薄膜203上的突起2031由于被刻蚀，而使得层叠在多晶硅薄膜203上的栅极绝缘层204不会因为其厚度较薄(30nm-100nm)，而造成突起2031所引起的尖端放电现象，形成漏电现象，且多晶硅薄膜203在处理过程中，多晶硅层不会发生破坏，保护了该薄膜晶体管的电性。
本发明还提供了一种阵列基板，该阵列基板包括上述的薄膜晶体管。
本发明还提供了一种显示面板，该显示面板包括上述的阵列基板。
区别于现有技术，本发明通过在表面粗糙的多晶硅薄膜的表面形成保护层，并对形成保护层的表面粗糙的多晶硅薄膜进行表面化处理，进而形成表面平整的多晶硅薄膜的方法，能够形成表面平整的多晶硅薄膜，进而使得对应的阵列基板及显示面板避免了因为粗糙的多晶硅薄膜造成的尖端放电现象，产生较大的漏电流，提高了产品质量。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种多晶硅薄膜的处理方法，其特征在于，所述方法包括：
在基板上形成表面粗糙的多晶硅薄膜；
在所述多晶硅薄膜的表面形成保护层；
对形成所述保护层的表面粗糙的多晶硅薄膜进行表面化处理，进而形成表面平整的多晶硅薄膜。
2.根据权利要求1所述的处理方法，其特征在于，所述对形成所述保护层的表面粗糙的多晶硅薄膜进行表面化处理，进而形成表面平整的多晶硅薄膜的步骤，包括：
对形成所述保护层的表面粗糙的多晶硅薄膜进行刻蚀处理，进而形成表面平整的多晶硅薄膜。
3.根据权利要求1所述的处理方法，其特征在于，所述对形成所述保护层的表面粗糙的多晶硅薄膜进行表面化处理，进而形成表面平整的多晶硅薄膜的步骤，包括：
对形成所述保护层的表面粗糙的多晶硅薄膜进行氧气等离子体处理；
去除氧气等离子体处理后的所述保护层；
采用氢氟酸对去除所述保护层的表面粗糙的多晶硅层进行刻蚀，进而形成表面平整的多晶硅薄膜。
4.根据权利要求1所述的处理方法，其特征在于，所述保护层的材料为有机材料。
5.根据权利要求1所述的制备方法，其特征在于，所述保护层的厚度范围为20-1000nm。
6.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括通过权利要求1-5任一项所述的处理方法所获得的多晶硅薄膜。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述薄膜晶体管包括栅极绝缘层，所述栅极绝缘层为二氧化硅层、氮化硅层或二氧化硅层与氮化硅层的复合层。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述栅极绝缘层的厚度范围为30nm-100nm。
9.一种阵列基板，其特征在于，所述阵列基板包括权利要求6-8任一项所述的薄膜晶体管。
10.一种显示面板，其特征在于，所述显示面板包括权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611197230.7A CN106783582B (zh) | 2016-12-22 | 2016-12-22 | 多晶硅薄膜处理方法、薄膜晶体管、阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611197230.7A CN106783582B (zh) | 2016-12-22 | 2016-12-22 | 多晶硅薄膜处理方法、薄膜晶体管、阵列基板及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783582A true CN106783582A (zh) | 2017-05-31 |
| CN106783582B CN106783582B (zh) | 2020-01-03 |
Family
ID=58899325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611197230.7A Active CN106783582B (zh) | 2016-12-22 | 2016-12-22 | 多晶硅薄膜处理方法、薄膜晶体管、阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783582B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799412A (zh) * | 2017-10-31 | 2018-03-13 | 武汉华星光电半导体显示技术有限公司 | 一种低温多晶硅器件制作方法及多晶硅层平坦化方法 |
| US10177007B1 (en) | 2017-10-31 | 2019-01-08 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method for forming low-temperature polysilicon device and method for planarizing polysilicon layer |
| CN109860026A (zh) * | 2019-02-12 | 2019-06-07 | 合肥鑫晟光电科技有限公司 | 制备多晶硅薄膜的方法、阵列基板、显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242356B1 (en) * | 1999-12-17 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Etchback method for forming microelectronic layer with enhanced surface smoothness |
| US6503848B1 (en) * | 2001-11-20 | 2003-01-07 | Taiwan Semiconductor Manufacturing Company | Method of forming a smooth polysilicon surface using a soft etch to enlarge the photo lithography window |
| US20110220492A1 (en) * | 2010-03-10 | 2011-09-15 | Tokyo Electron Limited | Surface planarization method |
| CN102655089A (zh) * | 2011-11-18 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜的制作方法 |
| US20160064243A1 (en) * | 2014-09-03 | 2016-03-03 | Kabushiki Kaisha Toshiba | Chemical planarization method and apparatus |
| WO2016164759A1 (en) * | 2015-04-08 | 2016-10-13 | The Trustees Of Columbia University In The City Of New York | Laser irradiation induced surface planarization of polycrystalline silicon films |
-
2016
- 2016-12-22 CN CN201611197230.7A patent/CN106783582B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242356B1 (en) * | 1999-12-17 | 2001-06-05 | Taiwan Semiconductor Manufacturing Company | Etchback method for forming microelectronic layer with enhanced surface smoothness |
| US6503848B1 (en) * | 2001-11-20 | 2003-01-07 | Taiwan Semiconductor Manufacturing Company | Method of forming a smooth polysilicon surface using a soft etch to enlarge the photo lithography window |
| US20110220492A1 (en) * | 2010-03-10 | 2011-09-15 | Tokyo Electron Limited | Surface planarization method |
| CN102655089A (zh) * | 2011-11-18 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜的制作方法 |
| US20160064243A1 (en) * | 2014-09-03 | 2016-03-03 | Kabushiki Kaisha Toshiba | Chemical planarization method and apparatus |
| WO2016164759A1 (en) * | 2015-04-08 | 2016-10-13 | The Trustees Of Columbia University In The City Of New York | Laser irradiation induced surface planarization of polycrystalline silicon films |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799412A (zh) * | 2017-10-31 | 2018-03-13 | 武汉华星光电半导体显示技术有限公司 | 一种低温多晶硅器件制作方法及多晶硅层平坦化方法 |
| US10177007B1 (en) | 2017-10-31 | 2019-01-08 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method for forming low-temperature polysilicon device and method for planarizing polysilicon layer |
| WO2019085131A1 (zh) * | 2017-10-31 | 2019-05-09 | 武汉华星光电半导体显示技术有限公司 | 一种低温多晶硅器件制作方法及多晶硅层平坦化方法 |
| CN107799412B (zh) * | 2017-10-31 | 2020-07-03 | 武汉华星光电半导体显示技术有限公司 | 一种低温多晶硅器件制作方法及多晶硅层平坦化方法 |
| CN109860026A (zh) * | 2019-02-12 | 2019-06-07 | 合肥鑫晟光电科技有限公司 | 制备多晶硅薄膜的方法、阵列基板、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783582B (zh) | 2020-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102655089B (zh) | 一种低温多晶硅薄膜的制作方法 | |
| CN101409216B (zh) | Soi衬底的制造方法 | |
| JP4101409B2 (ja) | 半導体装置の製造方法 | |
| JP6070954B2 (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
| CN101728312B (zh) | Soi衬底及其制造方法 | |
| TW200908144A (en) | Methods for high temperature etching a high-k material gate structure | |
| US7736994B2 (en) | Method for manufacturing compound material wafers and corresponding compound material wafer | |
| US20060009014A1 (en) | Method of fabricating a poly-crystalline silicon thin film and method of fabricating a semiconductor device using the same | |
| CN106783582A (zh) | 多晶硅薄膜处理方法、薄膜晶体管、阵列基板及显示面板 | |
| CN102157564A (zh) | 顶栅金属氧化物薄膜晶体管的制备方法 | |
| TWI239104B (en) | Method of manufacturing thin film transistor | |
| KR100695154B1 (ko) | 실리콘 박막 트랜지스터 및 이의 제조방법 | |
| JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| TW200905732A (en) | Method of fabricating polysilicon film, gas phase deposition equipment and electronic device formed thereby | |
| JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法 | |
| WO2020134937A1 (zh) | 薄膜晶体管的制作方法和显示面板 | |
| JPH09186086A (ja) | エピタキシャル結晶化プロセス及び薄膜シリコン結晶 | |
| JP3181105B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0818063A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| CN112397382B (zh) | 一种多晶硅薄膜的处理方法 | |
| TWI386512B (zh) | 薄膜電晶體用之黏著層 | |
| JPH1167663A (ja) | 半導体装置の製造方法 | |
| JP2002208707A (ja) | 薄膜トランジスタの製造方法 | |
| US7745314B2 (en) | Method of degassing thin layer and method of manufacturing silicon thin film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |