CN106601711A - 一种扇出的封装结构及其封装方法 - Google Patents

一种扇出的封装结构及其封装方法 Download PDF

Info

Publication number
CN106601711A
CN106601711A CN201611215710.1A CN201611215710A CN106601711A CN 106601711 A CN106601711 A CN 106601711A CN 201611215710 A CN201611215710 A CN 201611215710A CN 106601711 A CN106601711 A CN 106601711A
Authority
CN
China
Prior art keywords
conductive
layer
chip
electric conductor
conductive pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611215710.1A
Other languages
English (en)
Inventor
沈海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201611215710.1A priority Critical patent/CN106601711A/zh
Publication of CN106601711A publication Critical patent/CN106601711A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供了一种扇出的封装结构及其封装方法，该封装方法包括步骤：在基板的一侧正装芯片，芯片在与基板相对的一侧预设有导电针，导电针与芯片连接；在芯片的预设有导电针一侧形成传导层，传导层包括导电体，导电体两端各暴露于传导层两相背表面；在传导层相背于导电针一侧形成传导接触端；其中，导电体的一端与导电针连接，另一端与传导接触端连接。相对于现有技术，本发明提供的扇出封装结构及其封装方法，解决了现有技术中存在的布线工艺复杂的技术问题。

Description

一种扇出的封装结构及其封装方法
技术领域
本发明涉及半导体的技术领域，具体是涉及一种扇出的封装结构及其封装方法。
背景技术
在半导体领域中，扇出的封装是一个非常重要的工艺过程，在扇出(fan-out)封装过程中，为了PCB板可以有附加的功能，同时还可以提供连接的便利，而且在工作期间还能够保护到这些器件，因此需要提供一种在电路板中嵌设器件的封装结构，这些封装的器件和其它的器件一起被置于印制电路板(PCB)上。带有上述器件的PCB用在诸如计算机或蜂窝电话的产品中。由于希望减小诸如计算机和蜂窝电话的产品的尺寸，因此需要在不牺牲功能的情况下减小PCB和封装的器件的尺寸。
现有的fan-out主流封装工艺为基板+膜+芯片功能面贴在膜上+塑封+剥离基板和膜+向上布线，具体可参考US8283780等很多专利，但现有技术的扇出封装方法中，封装好芯片后，其布线工艺复杂，很大程度上限制了在印制电路板中封装芯片工艺的推广。
发明内容
本发明实施例提供一种扇出的封装结构及其封装方法，以解决现有技术的扇出封装工艺中存在的芯片再布线工艺复杂的技术问题。
为解决上述问题，本发明实施例一方面提供了一种扇出结构的封装方法，所述封装方法包括步骤：
在基板的一侧正装芯片，所述芯片在与所述基板相对的一侧预设有导电针，所述导电针与所述芯片连接；
在所述芯片的预设有导电针一侧形成传导层，所述传导层包括导电体，所述导电体两端各暴露于所述传导层两相背表面；
在所述传导层相背于所述导电针一侧形成传导接触端；
其中，所述导电体的一端与所述导电针连接，另一端与所述传导接触端连接。
根据本发明一优选实施例，所述在基板的一侧正装芯片的步骤包括：
在基板上涂布胶层；
在所述胶层上正装粘贴所述芯片；
在所述芯片预设有导电针的一侧涂布光刻胶层，并保证所述导电针露出于所述光刻胶层。
根据本发明一优选实施例，所述在芯片的预设有导电针一侧形成传导层的步骤包括：
在所述光刻胶层上形成再布线层，所述再布线层与所述导电针连接；
在所述再布线层上形成导电柱，所述导电柱与所述再布线层连接，所述再布线层与所述导电柱共同构成所述导电体；
对所述导电体进行塑封。
根据本发明一优选实施例，所述在光刻胶层形成再布线层的步骤包括：
在所述光刻胶层上形成导电层；
对所述导电层进行蚀刻形成再布线层图案。
根据本发明一优选实施例，所述在光刻胶层上形成导电层的步骤具体包括：
在光刻胶层上形成初始导电层；
在所述初始导电层上盖设阻挡层；
电镀加厚所述初始导电层中没有被所述阻挡层覆盖的部分，其中，所述导电层中没有被所述阻挡层覆盖的部分即为再布线层的图案；
去除所述阻挡层。
根据本发明一优选实施例，所述在再布线层上形成导电柱的步骤包括：
在所述再布线层上形成感光材料层；
在感光材料层上形成贯通的缺口；
在所述缺口内电镀形成导电柱。
根据本发明一优选实施例，所述在感光材料层的缺口内电镀形成导电柱的步骤具体包括：
通过化学沉积的方式在所述感光材料层缺口内形成导电薄膜；
利用电镀法加厚所述导电薄膜以形成导电柱。
根据本发明一优选实施例，所述在传导层相背于导电针一侧形成的传导接触端具体为在所述导电体的露出端植球或者再布线。
为解决上述技术问题，本发明实施例还提供一种扇出的封装结构，所述封装结构包括基板、预设有导电针的芯片以及传导层；所述导电针与所述芯片连接，所述芯片正装于所述基板，所述传导层包括导电体，所述导电体两端各暴露于所述传导层两相背表面，所述导电体的一端与所述导电针连接，另一端与传导接触端连接。
根据本发明一优选实施例，所述传导层包括：封装层以及导电体，所述封装层包围封装所述导电体，所述导电体包括导电柱和再布线层，所述导电柱嵌设于所述封装层，所述导电柱的一端暴露于所述封装层的表面，另一端与所述再布线层连接，所述再布线层通过所述导电针与所述芯片连接。
相对于现有技术，本发明提供的扇出封装结构及其封装方法，通过将预作导电针(铜柱)的芯片正装贴在设有膜(胶层)的基板上，然后利用光刻胶对预设有导电针的正装芯片进行封装固定，并使得导电针露出，之后再在光刻胶上进行布线以及设置导电柱(即传导层)。其中，传导层已设置多次，最后剥离基板和胶层，切割得到扇出单体。本发明的技术方案解决了现有技术中存在的布线工艺复杂的技术问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明扇出结构封装方法一实施例的流程示意图；
图2是在基板的一侧正装芯片的工艺流程图；
图3是基板正装芯片完成后的结构剖视图；
图4是在芯片的预设有导电针一侧形成传导层的工艺流程图；
图5是在光刻胶层形成再布线层的结构剖视图；
图6是在光刻胶层形成再布线层的工艺流程图；
图7是形成导电柱的流程示意图；
图8是导电柱完成塑封后的结构剖视图；以及
图9是在导电柱顶端植球的结构剖视图。
具体实施方式
下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1是本发明扇出结构封装方法一实施例的流程示意图。该封装方法包括但不限以下步骤。
步骤S110，在基板的一侧正装芯片，其中，芯片在与基板相对的一侧预设有导电针，导电针与芯片连接。
步骤S110具体包括如下步骤。请一并参阅图2和图3，图2是在基板的一侧正装芯片的工艺流程图，图3是基板正装芯片完成后的结构剖视图。
步骤S111，在基板110上涂布胶层120。
在该步骤中，基板110可以为金属基板，胶层120可以为胶膜。
步骤S112，在胶层120上正装粘贴芯片130。
其中，芯片130在与基板110相对的一侧预设有导电针(柱)140，导电针140与芯片130连接。
步骤S113，在芯片130预设有导电针140的一侧涂布光刻胶层150，并保证导电针140露出于光刻胶层150。
其中，光刻胶层150起到对芯片130和导电针140的封装作用，优选地，该光刻胶层150的材质可以为聚酰亚胺(PI，英文名Polyimide)等有机高分子材料，在其他实施例中还可以选用其他材料。而导电针140优选为铜质材料制成。
在形成光刻胶层150之后，导电针140的顶端需要突出或者露出于光刻胶层150的上表面。这就需要在涂布光刻胶层150时使光刻胶层150不会盖住导电针140，或者如果光刻胶层150盖住了导电针140的上表面，可以通过打磨光刻胶层或者用碱性溶液去除部分光刻胶层材料的方式，保证导电针140的顶面是露出的状态。
以上步骤S111-S113为在基板上正装芯片的工艺过程。
步骤S120，在芯片的预设有导电针一侧形成传导层，传导层包括导电体，导电体两端各暴露于传导层两相背表面。
步骤S120具体包括如下步骤。请一并参阅图4和图5，图4是在芯片的预设有导电针一侧形成传导层的工艺流程图，图5是在光刻胶层形成再布线层的结构剖视图。
步骤S121，在光刻胶层150上形成再布线层160。
其中，再布线层160与导电针140连接。
进一步地，请参阅图6，图6是在光刻胶层形成再布线层的工艺流程图。该流程包括步骤。
步骤S1211，在光刻胶层上形成初始导电层。
其中，该初始导电层为较薄的一层导电层结构，其中，该较薄的一层导电层结构的材质优选为铜，可以利用化学沉积或者溅射等方式形成在光刻胶层的上表面。
步骤S1212，在初始导电层上盖设阻挡层。
步骤S1213，电镀加厚初始导电层中没有被阻挡层覆盖的部分。
优选地，在步骤S1212中，阻挡层的镂空区图案与再布线层的图案相同，因此，在电镀加厚初始导电层的过程中，导电层中没有被阻挡层覆盖的部分被加厚成为再布线层的图案。
采用电镀加厚导电层的目的是，可以直接形成再布线层的图案，以及在后续的蚀刻过程中只需蚀刻掉较薄部分的导电层即可。当然，在其他实施例中，也可以直接在光刻胶层150上形成具有一定厚度的导电层，然后通过蚀刻的方式形成再布线层图案。以上两种方式各有利弊，本领域技术人员可以根据实际的设备以及产品工艺过程需要自行选择，此处不做具体限定。
步骤S1214，去除阻挡层。
步骤S1215，对导电层进行蚀刻形成再布线层图案160。
以上步骤S1211-S1215为在光刻胶层150上形成再布线层160的工艺过程。
步骤S122，在再布线层上形成导电柱，导电柱与再布线层连接，再布线层与导电柱共同构成导电体。
其中，步骤S122具体包括如下步骤。请一并参阅图7和图8，图7是形成导电柱的流程示意图。图8是导电柱完成塑封后的结构剖视图。
步骤S1221，在再布线层上形成感光材料层。
步骤S1222，在感光材料层上形成贯通的缺口。
该步骤的缺口可以通过数控钻孔机钻孔获得，或者通过掩膜、蚀刻(光照)等工艺过程制得，需要保证缺口贯通感光材料层。在本领域技术人员的理解范围内，关于缺口的其他制作方式此处不再一一列举。
步骤S1223，在缺口内电镀形成导电柱。
该步骤进一步包括：首先通过化学沉积的方式在感光材料层缺口内形成导电薄膜。
其中，该导电柱优选采用的材质为铜，使用化学沉铜的方法将缺口内壁铜化，形成铜薄膜。
利用电镀法加厚导电薄膜以形成导电柱170。
以上步骤S1221-S1223为形成导电柱170的的工艺过程。
另外，在其他实施例中，还可以采用在感光材料层上的缺口内直接插入铜柱的方式。
步骤S123，对导电体进行塑封。
图8中的180即为塑封层。其中，导电柱170的顶端需要突出或者露出于塑封层180的上表面。这就需要在涂布塑封层180时使塑封层180不会盖住导电柱170，或者如果塑封层180盖住了导电柱170的上表面，可以通过打磨塑封层180或者用碱性溶液去除部分塑封层180材料的方式，保证导电柱170的顶面是露出的状态。
步骤S130，在传导层相背于导电针一侧形成传导接触端，其中，导电体的一端与导电针连接，另一端与传导接触端连接。
其中，该传导接触端具体可以为在导电体的露出端(即导电柱170露出端)植球或者再布线。请参阅图9，图9是在导电柱顶端植球的结构剖视图。关于在传导层顶部再次布线的具体过程，请参照上述对再布线工艺的相关描述，此处不再赘述。
进一步优选地，本发明扇出结构封装方法实施例中，在传导层相背于导电针一侧形成传导接触端的步骤之后还可以包括：去除基板以及胶层，并将扇出结构切割为若干扇出单体，流程图中没有标示出这一步骤，本领域技术人员在封装好一整块扇出结构后，可以根据实际的使用情况将扇出结构进行切割，以获得不同尺寸的扇出单体。
相对于现有技术，本发明提供的扇出封装方法，通过将预作导电针(铜柱)的芯片正装贴在设有膜(胶层)的基板上，然后利用光刻胶对预设有导电针的正装芯片进行封装固定，并使得导电针露出，之后再在光刻胶上进行布线以及设置导电柱(即传导层)。其中，传导层已设置多次，最后剥离基板和胶层，切割得到扇出单体。本发明的技术方案解决了现有技术中存在的布线工艺复杂的技术问题。
另外，本发明实施例还提供一种扇出的封装结构，该封装结构采用上述实施例中所述的封装方法封装形成。具体请参阅图9，该封装结构包括基板、预设有导电针的芯片以及传导层；导电针与芯片连接，芯片正装于基板，传导层包括导电体，导电体两端各暴露于传导层两相背表面，导电体的一端与导电针连接，另一端与传导接触端连接。
而传导层具体包括：封装层以及导电体，封装层包围封装导电体，导电体包括导电柱和再布线层，导电柱嵌设于封装层，导电柱的一端暴露于封装层的表面，另一端与再布线层连接，再布线层通过导电针与芯片连接。
关于封装结构的其他结构特征以及具体的制作过程，请参阅上述方法实施例中的详细介绍，此处亦不再赘述。
以上所述仅为本发明的部分实施例，并非因此限制本发明的保护范围，凡是利用本发明说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种扇出结构的封装方法，其特征在于，所述封装方法包括步骤：
在基板的一侧正装芯片，所述芯片在与所述基板相对的一侧预设有导电针，所述导电针与所述芯片连接；
在所述芯片的预设有导电针一侧形成传导层，所述传导层包括导电体，所述导电体两端各暴露于所述传导层两相背表面；
在所述传导层相背于所述导电针一侧形成传导接触端；
其中，所述导电体的一端与所述导电针连接，另一端与所述传导接触端连接。
2.根据权利要求1所述的封装方法，其特征在于，所述在基板的一侧正装芯片的步骤包括：
在基板上涂布胶层；
在所述胶层上正装粘贴所述芯片；
在所述芯片预设有导电针的一侧涂布光刻胶层，并保证所述导电针露出于所述光刻胶层。
3.根据权利要求2所述的封装方法，其特征在于，所述在芯片的预设有导电针一侧形成传导层的步骤包括：
在所述光刻胶层上形成再布线层，所述再布线层与所述导电针连接；
在所述再布线层上形成导电柱，所述导电柱与所述再布线层连接，所述再布线层与所述导电柱共同构成所述导电体；
对所述导电体进行塑封。
4.根据权利要求3所述的封装方法，其特征在于，所述在光刻胶层形成再布线层的步骤包括：
在所述光刻胶层上形成导电层；
对所述导电层进行蚀刻形成再布线层图案。
5.根据权利要求4所述的封装方法，其特征在于，所述在光刻胶层上形成导电层的步骤具体包括：
在光刻胶层上形成初始导电层；
在所述初始导电层上盖设阻挡层；
电镀加厚所述初始导电层中没有被所述阻挡层覆盖的部分，其中，所述导电层中没有被所述阻挡层覆盖的部分即为再布线层的图案；
去除所述阻挡层。
6.根据权利要求3所述的封装方法，其特征在于，所述在再布线层上形成导电柱的步骤包括：
在所述再布线层上形成感光材料层；
在感光材料层上形成贯通的缺口；
在所述缺口内电镀形成导电柱。
7.根据权利要求6所述的封装方法，其特征在于，所述在感光材料层的缺口内电镀形成导电柱的步骤具体包括：
通过化学沉积的方式在所述感光材料层缺口内形成导电薄膜；
利用电镀法加厚所述导电薄膜以形成导电柱。
8.根据权利要求1所述的封装方法，其特征在于，所述在传导层相背于导电针一侧形成的传导接触端具体为在所述导电体的露出端植球或者再布线。
9.一种扇出的封装结构，其特征在于，所述封装结构包括基板、预设有导电针的芯片以及传导层；所述导电针与所述芯片连接，所述芯片正装于所述基板，所述传导层包括导电体，所述导电体两端各暴露于所述传导层两相背表面，所述导电体的一端与所述导电针连接，另一端与传导接触端连接。
10.根据权利要求9所述的封装结构，其特征在于，所述传导层包括：封装层以及导电体，所述封装层包围封装所述导电体，所述导电体包括导电柱和再布线层，所述导电柱嵌设于所述封装层，所述导电柱的一端暴露于所述封装层的表面，另一端与所述再布线层连接，所述再布线层通过所述导电针与所述芯片连接。
CN201611215710.1A 2016-12-26 2016-12-26 一种扇出的封装结构及其封装方法 Pending CN106601711A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611215710.1A CN106601711A (zh) 2016-12-26 2016-12-26 一种扇出的封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611215710.1A CN106601711A (zh) 2016-12-26 2016-12-26 一种扇出的封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN106601711A true CN106601711A (zh) 2017-04-26

Family

ID=58603768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611215710.1A Pending CN106601711A (zh) 2016-12-26 2016-12-26 一种扇出的封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN106601711A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070064A1 (en) * 2002-10-15 2004-04-15 Tae Yamane Semiconductor device and fabrication method of the same
US20060163722A1 (en) * 2005-01-21 2006-07-27 Phoenix Precision Technology Corporation Semiconductor chip electrical connection structure
CN103426846A (zh) * 2012-05-18 2013-12-04 台湾积体电路制造股份有限公司 晶圆级封装机构
CN105491796A (zh) * 2014-10-08 2016-04-13 宏启胜精密电子(秦皇岛)有限公司 电路板的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070064A1 (en) * 2002-10-15 2004-04-15 Tae Yamane Semiconductor device and fabrication method of the same
US20060163722A1 (en) * 2005-01-21 2006-07-27 Phoenix Precision Technology Corporation Semiconductor chip electrical connection structure
CN103426846A (zh) * 2012-05-18 2013-12-04 台湾积体电路制造股份有限公司 晶圆级封装机构
CN105491796A (zh) * 2014-10-08 2016-04-13 宏启胜精密电子(秦皇岛)有限公司 电路板的制作方法

Similar Documents

Publication Publication Date Title
CN105144367B (zh) 半导体器件和制造半导体器件的方法
CN103383923B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
US7622377B2 (en) Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
CN105206592B (zh) 扇出型封装的结构和制作方法
CN103824836B (zh) 半导体承载元件及半导体封装件
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
CN107195607B (zh) 一种芯片封装方法及芯片封装结构
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
US9779940B2 (en) Chip package
CN107068645A (zh) 半导体器件及制造方法
KR100896810B1 (ko) 인쇄회로기판 및 그 제조방법
CN107346766A (zh) 整合扇出型封装及其制造方法
WO2022012422A1 (zh) 封装基板制作方法
TWI389281B (zh) 形成覆晶凸塊載體型封裝體之方法
US11646272B2 (en) Packaging method of panel-level chip device
CN112233986B (zh) 芯片封装结构的制作方法及塑封模具
CN100435302C (zh) 芯片内置基板的制造方法
CN102751254A (zh) 半导体封装件、应用其的堆迭封装件及其制造方法
CN107195555B (zh) 一种芯片封装方法
KR20040056104A (ko) 볼 그리드 어레이 기판 및 이의 제조방법
CN109786274A (zh) 半导体器件及其制造方法
US20040032026A1 (en) Wafer level package and the process of the same
CN101441992A (zh) 半导体器件及其制造方法
CN103456715B (zh) 中介基材及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426