CN106571398A - 一种薄膜晶体管及其制造方法、液晶面板 - Google Patents
一种薄膜晶体管及其制造方法、液晶面板 Download PDFInfo
- Publication number
- CN106571398A CN106571398A CN201610905532.9A CN201610905532A CN106571398A CN 106571398 A CN106571398 A CN 106571398A CN 201610905532 A CN201610905532 A CN 201610905532A CN 106571398 A CN106571398 A CN 106571398A
- Authority
- CN
- China
- Prior art keywords
- scan line
- photoresistance
- grid
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005516 engineering process Methods 0.000 claims abstract description 23
- 239000012212 insulator Substances 0.000 claims description 29
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000012071 phase Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000010408 sweeping Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 239000010949 copper Substances 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910016027 MoTi Inorganic materials 0.000 description 3
- 238000000354 decomposition reaction Methods 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种薄膜晶体管包括基板，所述基板上形成有缓冲层、栅极、扫描线、源极及信号线，扫描线、栅极设置在缓冲层上，所述栅极在基板上的投影形状为环形；在缓冲层上形成有栅极绝缘层以及漏极，所述栅极绝缘层上位于源极之上开有导通孔；在栅极绝缘层上形成像素电极以及在扫描线靠近信号线的两端形成有连接结构。本发明还提供了一种薄膜晶体管的制造方法，该方法包括三道光掩膜工艺以及还提供了一种液晶面板，包括所述的薄膜晶体管。与现有技术相比，在通过三道光掩膜工艺制备薄膜晶体管，并且对薄膜晶体管的结构进行优化，从而能够运用于量产，而且光掩膜工艺数的减少，有利于降低生产成本。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器技术领域，特别是一种薄膜晶体管及其制造方法、液晶面板。
背景技术
在液晶面板工业中，采用环形栅极设计可以极大地提高W/L(沟道宽度与长度的比值)，从而提高开态电流和充电率。并且环形栅极结构由于其电场是闭口对称设计，所以非常有利于减少半导体的应力(Stress)效应。因此，开发环形栅极结构对于提高TFT器件的特性具有非常大的意义。然而，若需要将环形栅极设计运用于量产，降低生产成本，则需要采用更少的Mask数。如能能够降低生产并用于量产是目前急需解决的一个问题。
发明内容
为克服现有技术的不足，本发明提供一种薄膜晶体管及其制造方法、液晶面板，从而降低生产成本。
本发明提供了一种薄膜晶体管包括基板，所述基板上形成有缓冲层、栅极、扫描线、源极及信号线，所述信号线与扫描线交叉设置，所述信号线和扫描线交叉围绕形成像素显示区域，栅极以及源极位于像素显示区域内，扫描线、栅极设置在缓冲层上，所述栅极与扫描线电连接，源极与信号线电连接，所述栅极在基板上的投影形状为环形；在缓冲层上形成有栅极绝缘层以及漏极，漏极与信号线电连接，所述栅极绝缘层上位于源极之上开有导通孔，漏极设于导通孔内并且与源极电连接；在栅极绝缘层上形成像素电极以及在扫描线靠近信号线的两端形成有连接结构，实现扫描线与扫描线之间电连接，像素电极的一端与漏极电连接；所述像素电极设置在位于漏极之上，连接结构覆盖在位于扫描线的两端以及栅极绝缘层上位于扫描线之间的位置处。
进一步地，所述信号线、源极设置在缓冲层中，并且与缓冲层设置在同一层上。
进一步地，所述漏极、栅极、扫描线与栅极绝缘层设置在同一层上。
进一步地，所述漏极在基板上的投影形状为圆形。
本发明还提供了一种薄膜晶体管的制造方法，该方法包括三道光掩膜工艺；第一道光掩膜工艺在基板上形成信号线、扫描线、缓冲层、源极、环形的栅极；第二道光掩膜工艺形成漏极；第三道光掩膜工艺形成一端与漏极连接的像素电极以及连接扫描线靠近信号线两端的连接结构。
进一步地，所述第一道光掩膜工艺包括以下步骤：
步骤一S101，在基板上通过化学气相沉积形成缓冲层；
步骤二S102，对缓冲层采用黄光工艺进行光刻形成光阻图案，具体为采用具有半曝光区域、全曝光区域以及遮挡区域的掩膜版对缓冲区的不同位置进行光刻，形成光阻；
步骤三S103，通过干刻工艺，刻蚀掉不被光阻保护的缓冲层，并进行灰化工艺去除半曝光区域的光阻；
步骤四S104，通过物理气相沉积在光阻以及未覆盖缓冲层的基板上覆盖一层金属层；
步骤五S105，通过剥离工艺，剥离光阻以及光阻上的金属层形成信号线、源极、扫描线以及栅极。
进一步地，所述栅极在基板上的投影形状为环形，源极在基板上的投影形状为圆形。
进一步地，所述第二道光掩膜工艺包括如下步骤：
步骤一S201，通过化学气相沉积在扫描线、信号线、栅极以及源极上覆盖一层栅极绝缘层；
步骤二S202，通过黄光工艺在栅极绝缘层上形成光阻，在光阻上位于扫面线以及源极上开有导通孔；
步骤三S203，通过化学气相沉积工艺在光阻以及导通孔内形成半导体有源层；
步骤四S303，采用剥离工艺剥离栅极绝缘层上的光阻以及半导体有源层，在导通孔内留有半导体绝缘层，形成漏极，漏极与源极电连接。
进一步地，所述第三道光掩膜工艺包括如下步骤：
步骤一S301，通过黄光工艺，在栅极绝缘层以及源极上方的漏极上形成具有图案的光阻；
步骤二S302，通过干刻工艺刻蚀掉扫描线上方的漏极后，进行灰化工艺，去除剩余在位于源极上方的漏极上的光阻；
步骤三S303，通过物理气相沉积工艺，在光阻、扫描线以及漏极上方形成像素电极；
步骤四S304，采用剥离工艺，将光阻上的像素电极以及光阻剥离，最终形成薄膜晶体管。
本发明还提供了一种液晶面板，包括所述的薄膜晶体管。
本发明与现有技术相比，在通过三道光掩膜工艺制备薄膜晶体管，并且对薄膜晶体管的结构进行优化，从而能够运用于量产，而且光掩膜工艺数的减少，有利于降低生产成本。
附图说明
图1是本发明第一道光掩膜工艺中在基板上形成缓冲层的结构示意图。
图2是本发明第一道光掩膜工艺中进行半曝、全曝工艺后形成的光阻图案。
图3是本发明第一道光掩膜工艺中通过干刻工艺以及灰化后的结构示意图。
图4是本发明第一道光掩膜工艺中覆盖金属层后的结构示意图。
图5是本发明第一道光掩膜工艺中形成扫描线、数据线、栅极以及源极后的结构示意图。
图6时本发明第一道光掩膜工艺后基板的平面图。
图7是本发明第二道光掩膜工艺中形成栅极绝缘层的结构示意图。
图8是本发明第二道光掩膜工艺中在扫描线的连接处以及源极上开孔的结构示意图。
图9是本发明第二道光掩膜工艺中形成半导体有源层的结构示意图。
图10是本发明第二道光掩膜工艺中进行剥离工艺后的结构示意图。
图11是本发明第二道光掩膜工艺后基板的平面图。
图12是本发明第三道光掩膜工艺中黄光工艺时的结构示意图。
图13是本发明第三道光掩膜工艺中进行干刻以及灰化工艺后的结构示意图。
图14是本发明第三道光掩膜工艺中形成整面像素电极的结构示意图。
图15是本发明第三道光掩膜工艺中进行剥离工艺后的最终形成的薄膜晶体管的结构示意图。
图16是本发明第三道光掩膜工艺后形成薄膜晶体管的平面图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细说明。
如图15和图16所示，本发明的薄膜晶体管包括基板1，所述基板1上通过第一道光掩膜(MASK)工艺形成有缓冲层2、栅极6、扫描线5、源极4及信号线3，所述信号线3与扫描线5交叉设置，所述信号线3和扫描线5交叉围绕形成像素显示区域，所述信号线3、源极4设置在缓冲层2中，并且与缓冲层2设置在同一层上，栅极6以及源极4位于像素显示区域内，扫描线5、栅极6设置在缓冲层2上，所述栅极6与扫描线5电连接，源极4与信号线3电连接，所述栅极6在基板上的投影形状为环形；在缓冲层2上通过第二道光掩膜工艺形成有栅极绝缘层7以及半导体有源层(漏极)8，漏极8与信号线3电连接，所述栅极绝缘层7上位于源极4之上开有导通孔9，漏极8设于导通孔9内并且与源极4电连接；所述漏极8、栅极6、扫描线5与栅极绝缘层7设置在同一层上；在栅极绝缘层7上通过第三道光掩膜工艺形成像素电极11以及在扫描线5靠近信号线3的两端形成有连接结构10(图16所示)，实现扫描线5与扫描线5之间电连接，像素电极11的一端与漏极8电连接；所述像素电极11设置在位于漏极8之上，连接结构10覆盖在位于扫描线5的两端以及栅极绝缘层7上位于扫描线5之间的位置处。
所述漏极8在基板上的投影形状为圆形。
本发明的一种液晶面板，包括上述薄膜晶体管，由于结构相同，在此不再赘述。
如图1-16为本发明的一种薄膜晶体管的制造方法，该方法包括三道光掩膜(MASK)工艺；第一道光掩膜工艺在基板上形成信号线3、扫描线5、缓冲层2、源极4、环形的栅极6；第二道光掩膜工艺形成半导体有缘层(漏极)8；第三道光掩膜工艺形成一端与半导体有源层8连接的像素电极11以及连接扫描线5靠近信号线两端的连接结构10。本发明通过将原来的五道光掩膜工艺减少为三道，实现具有电场对称性的环形栅极薄膜晶体管(TFT)结构，极大的简化生产工艺，降低了生产成本。
本发明的第一道光掩膜工艺包括以下步骤：
步骤一S101，如图1所示，在基板1上通过现有技术的化学气相沉积形成缓冲层2，所述缓冲层2采用氮化硅SiNx、硅氧化物SiOx或氧化铝Al2O3材料，所述化学气相沉积可以为常规的化学气相沉积、等离子体增强化学气相沉积(PECVD)或利用有机金属分解反应进行气相外延生长薄膜的化学气相沉积(MOCVD)；
步骤二S102，对缓冲层2采用现有技术的黄光工艺进行光刻形成光阻图案，具体为采用具有半曝光区域、全曝光区域以及遮挡区域的掩膜版对缓冲区2的不同位置进行光刻，形成光阻12，如图2所示，其中在图的左侧和右侧各形成两个由半曝光形成具有坑状结构的光阻，全曝光区域中则没有光阻保护；
步骤三S103，如图3所示，通过现有技术的干刻工艺，刻蚀掉不被光阻12保护的缓冲层2，并进行现有技术的灰化工艺去除半曝光区域的具有坑状结构的光阻；
步骤四S104，通过现有技术的物理气相沉积在光阻以及未覆盖缓冲层2的基板1上覆盖一层金属层13，所述金属层13为Mo/Cu、Al/Mo或MoTi/Cu的叠层复合材料，前述的叠层复合材料中均为分开沉积，举个例子，例如Mo/Cu，即先沉积Mo(钼)再沉积Cu(铜)，而Al/Mo，则是先沉积Al(铝)后再沉积Mo(钼)；MoTi/Cu为先沉积MoTi(钼钛合金)，再沉积Cu(铜)；
步骤五S105，通过现有技术的剥离工艺，剥离光阻12以及光阻12上的金属层13形成信号线3、源极4、扫描线5以及栅极6，所述信号线3和源极4与缓冲层2设置在同一层上，扫描线5、栅极6设置在同一层；所述栅极6为环形，栅极6与信号线电连接，源极与扫描线5电连接。
在进行完第一道光掩膜工艺后，如图6所示为基板的平面图，图5为图6沿A-A方向的剖视图，通过图6可以看出，栅极6包围源极4，栅极6在基板上的投影形状为环形，源极4为圆形。
本发明第二道光掩膜工艺包括如下步骤：
步骤一S201，通过现有技术的化学气相沉积在扫描线5、信号线3、栅极6以及源极4上覆盖一层栅极绝缘层7(如图7所示)，所述栅极绝缘层7在本发明中同时作为钝化层,所述化学气相沉积可以为常规的化学气相沉积、等离子体增强化学气相沉积(PECVD)或利用有机金属分解反应进行气相外延生长薄膜的化学气相沉积(MOCVD)；
步骤二S202，通过现有技术的黄光工艺在栅极绝缘层7上形成光阻14，在光阻14上位于扫面线5以及源极4上开有导通孔9(图8所示)；
步骤三S203，通过现有技术的化学气相沉积工艺在光阻14以及导通孔9内形成半导体有源层8(图9所示)，所述化学气相沉积可以为常规的化学气相沉积、等离子体增强化学气相沉积(PECVD)或利用有机金属分解反应进行气相外延生长薄膜的化学气相沉积(MOCVD)；
步骤四S303，采用现有技术的剥离工艺剥离栅极绝缘层7上的光阻14以及半导体有源层8(如图10所示)，在导通孔9内留有半导体绝缘层8，形成漏极8，漏极8与源极4电连接；从而也与扫描线5电连接。
如图11所示，为进行完第二道光掩膜工艺后基板的平板图，图10为图11中沿B-B方向的剖视图，从图11可以看出，漏极8覆盖在源极4上。
本发明第三道光掩膜工艺包括如下步骤：
步骤一S301，通过现有技术的黄光工艺，在栅极绝缘层7以及源极4上方的漏极8上形成具有图案的光阻15，具体为，采用具有半曝光区域、全曝光区域以及遮挡区域的掩膜版对栅极缓冲层7、漏极8进行曝光，形成如图12所示的光阻15，其中扫描线5上方的漏极8为全曝光，扫描线5之间的栅极缓冲层7部分与源极4上方的漏极8为半曝光，而栅极缓层7的其余部分为遮挡区域，不进行曝光；
步骤二S302，通过现有技术的干刻工艺刻蚀掉扫描线5上方的漏极8后，进行灰化工艺，去除剩余在位于源极4上方的漏极8上的光阻15(如图13所示)；
步骤三S303，通过现有技术的物理气相沉积工艺，在光阻15、扫描线5以及漏极8上方形成像素电极11(如图14所示)；
步骤四S304，采用现有技术的剥离工艺，将光阻15上的像素电极11以及光阻15剥离，最终形成薄膜晶体管(如图15所示，图15为图16沿C-C方向的剖视图)，像素电极11的一端与漏极8连接，在扫描线5靠近信号线3两端形成连接结构10(图16所示)，连接结构10覆盖在位于扫描线5的两端以及栅极绝缘层7上位于扫描线5之间的位置处。。
本发明大大减少了环形栅极薄膜晶体管结构以及工艺数，使得其能够适用于量产。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。
Claims (10)
1.一种薄膜晶体管包括基板(1)，其特征在于：所述基板(1)上形成有缓冲层(2)、栅极(6)、扫描线(5)、源极(4)及信号线(3)，所述信号线(3)与扫描线(5)交叉设置，所述信号线(3)和扫描线(5)交叉围绕形成像素显示区域，栅极(6)以及源极(4)位于像素显示区域内，扫描线(5)、栅极(6)设置在缓冲层(2)上，所述栅极(6)与扫描线(5)电连接，源极(4)与信号线(3)电连接，所述栅极(6)在基板上的投影形状为环形；在缓冲层(2)上形成有栅极绝缘层(7)以及漏极(8)，漏极(8)与信号线(3)电连接，所述栅极绝缘层(7)上位于源极(4)之上开有导通孔(9)，漏极(8)设于导通孔(9)内并且与源极(4)电连接；在栅极绝缘层(7)上形成像素电极(11)以及在扫描线(5)靠近信号线(3)的两端形成有连接结构(10)，实现扫描线(5)与扫描线(5)之间电连接，像素电极(11)的一端与漏极(8)电连接；所述像素电极(11)设置在位于漏极(8)之上，连接结构(10)覆盖在位于扫描线(5)的两端以及栅极绝缘层(7)上位于扫描线(5)之间的位置处。
2.根据权利要求1所述的薄膜晶体管，其特征在于：所述信号线(3)、源极(4)设置在缓冲层(2)中，并且与缓冲层(2)设置在同一层上。
3.根据权利要求1所述的薄膜晶体管，其特征在于：所述漏极(8)、栅极(6)、扫描线(5)与栅极绝缘层(7)设置在同一层上。
4.根据权利要求1至3任意一项所述的薄膜晶体管，其特征在于：所述漏极(8)在基板上的投影形状为圆形。
5.一种薄膜晶体管的制造方法，其特征在于：该方法包括三道光掩膜工艺；第一道光掩膜工艺在基板上形成信号线(3)、扫描线(5)、缓冲层(2)、源极(4)、环形的栅极(6)；第二道光掩膜工艺形成漏极(8)；第三道光掩膜工艺形成一端与漏极(8)连接的像素电极(11)以及连接扫描线(5)靠近信号线两端的连接结构(10)。
6.根据权利要求5所述的薄膜晶体管的制造方法，其特征在于：所述第一道光掩膜工艺包括以下步骤：
步骤一S101，在基板(1)上通过化学气相沉积形成缓冲层(2)；
步骤二S102，对缓冲层(2)采用黄光工艺进行光刻形成光阻图案，具体为采用具有半曝光区域、全曝光区域以及遮挡区域的掩膜版对缓冲区(2)的不同位置进行光刻，形成光阻(12)；
步骤三S103，通过干刻工艺，刻蚀掉不被光阻(12)保护的缓冲层(2)，并进行灰化工艺去除半曝光区域的光阻；
步骤四S104，通过物理气相沉积在光阻以及未覆盖缓冲层(2)的基板(1)上覆盖一层金属层(13)；
步骤五S105，通过剥离工艺，剥离光阻(12)以及光阻(12)上的金属层(13)形成信号线(3)、源极(4)、扫描线(5)以及栅极(6)。
7.根据权利要求6所述的薄膜晶体管的制造方法，其特征在于：所述栅极(6)在基板上的投影形状为环形，源极(4)在基板上的投影形状为圆形。
8.根据权利要求5所述的薄膜晶体管的制造方法，其特征在于：所述第二道光掩膜工艺包括如下步骤：
步骤一S201，通过化学气相沉积在扫描线(5)、信号线(3)、栅极(6)以及源极(4)上覆盖一层栅极绝缘层(7)；
步骤二S202，通过黄光工艺在栅极绝缘层(7)上形成光阻(14)，在光阻(14)上位于扫面线(5)以及源极(4)上开有导通孔(9)；
步骤三S203，通过化学气相沉积工艺在光阻(14)以及导通孔(9)内形成半导体有源层(8)；
步骤四S303，采用剥离工艺剥离栅极绝缘层(7)上的光阻(14)以及半导体有源层(8)，在导通孔(9)内留有半导体绝缘层(8)，形成漏极(8)，漏极(8)与源极(4)电连接。
9.根据权利要求5所述的薄膜晶体管的制造方法，其特征在于：所述第三道光掩膜工艺包括如下步骤：
步骤一S301，通过黄光工艺，在栅极绝缘层(7)以及源极(4)上方的漏极(8)上形成具有图案的光阻(15)；
步骤二S302，通过干刻工艺刻蚀掉扫描线(5)上方的漏极(8)后，进行灰化工艺，去除剩余在位于源极(4)上方的漏极(8)上的光阻(15)；
步骤三S303，通过物理气相沉积工艺，在光阻(15)、扫描线(5)以及漏极(8)上方形成像素电极(11)；
步骤四S304，采用剥离工艺，将光阻(15)上的像素电极(11)以及光阻(15)剥离，最终形成薄膜晶体管。
10.一种液晶面板，其特征在于：包括如权利要求1-4所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610905532.9A CN106571398B (zh) | 2016-10-17 | 2016-10-17 | 一种薄膜晶体管及其制造方法、液晶面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610905532.9A CN106571398B (zh) | 2016-10-17 | 2016-10-17 | 一种薄膜晶体管及其制造方法、液晶面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106571398A true CN106571398A (zh) | 2017-04-19 |
| CN106571398B CN106571398B (zh) | 2019-12-31 |
Family
ID=58533093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610905532.9A Active CN106571398B (zh) | 2016-10-17 | 2016-10-17 | 一种薄膜晶体管及其制造方法、液晶面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106571398B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107154408A (zh) * | 2017-05-22 | 2017-09-12 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| WO2018176568A1 (zh) * | 2017-04-01 | 2018-10-04 | 深圳市华星光电半导体显示技术有限公司 | Tft基板的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1901354A1 (en) * | 2006-09-15 | 2008-03-19 | Interuniversitair Microelektronica Centrum | A tunnel field-effect transistor with gated tunnel barrier |
| US20110121288A1 (en) * | 2009-11-20 | 2011-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN105789120A (zh) * | 2016-05-23 | 2016-07-20 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
| CN105914213A (zh) * | 2016-06-01 | 2016-08-31 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法 |
-
2016
- 2016-10-17 CN CN201610905532.9A patent/CN106571398B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1901354A1 (en) * | 2006-09-15 | 2008-03-19 | Interuniversitair Microelektronica Centrum | A tunnel field-effect transistor with gated tunnel barrier |
| US20110121288A1 (en) * | 2009-11-20 | 2011-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN105789120A (zh) * | 2016-05-23 | 2016-07-20 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
| CN105914213A (zh) * | 2016-06-01 | 2016-08-31 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018176568A1 (zh) * | 2017-04-01 | 2018-10-04 | 深圳市华星光电半导体显示技术有限公司 | Tft基板的制作方法 |
| CN107154408A (zh) * | 2017-05-22 | 2017-09-12 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106571398B (zh) | 2019-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| JP5564464B2 (ja) | Ｔｆｔ−ｌｃｄアレー基板及びその製造方法 | |
| CN104217994B (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN103560110B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US8748320B2 (en) | Connection to first metal layer in thin film transistor process | |
| CN104157696B (zh) | 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置 | |
| CN102651342B (zh) | 阵列基板及其制造方法 | |
| CN105185714B (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
| CN105137672B (zh) | 阵列基板及其制造方法 | |
| WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN102629569B (zh) | 一种tft阵列基板及其制造方法 | |
| CN106932990A (zh) | 显示面板、显示装置及显示面板的制作方法 | |
| WO2015010384A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN108107637A (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制作方法 | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN102842587A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105977205B (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| CN109494257A (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN103560114B (zh) | 一种tft阵列基板及其制造方法、显示装置 | |
| CN105529274B (zh) | 薄膜晶体管的制作方法、阵列基板和显示装置 | |
| CN109712993A (zh) | 阵列基板及制造方法及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |