CN106486166B - 存储器设备、存储器系统及其操作方法 - Google Patents

存储器设备、存储器系统及其操作方法 Download PDF

Info

Publication number
CN106486166B
CN106486166B CN201610708102.8A CN201610708102A CN106486166B CN 106486166 B CN106486166 B CN 106486166B CN 201610708102 A CN201610708102 A CN 201610708102A CN 106486166 B CN106486166 B CN 106486166B
Authority
CN
China
Prior art keywords
voltage
program
word line
programmed
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610708102.8A
Other languages
English (en)
Other versions
CN106486166A (zh
Inventor
金润
金东赞
李知尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201911139505.5A priority Critical patent/CN111128283B/zh
Publication of CN106486166A publication Critical patent/CN106486166A/zh
Application granted granted Critical
Publication of CN106486166B publication Critical patent/CN106486166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

存储器设备包括：存储器单元阵列，包括多个NAND串，每个NAND串包括被垂直堆叠在衬底上的分别连接到多个字线的多个存储器单元；以及控制逻辑，被配置为生成用于所述NAND串中的第一NAND串的存储器单元的预编程控制信号，以使得在擦除第一NAND串的存储器单元之前，施加到耦合到第一NAND串的相应存储器单元的字线的预编程电压基于相应存储器单元的操作特性而变化。

Description

存储器设备、存储器系统及其操作方法
相关申请的交叉引用
本申请要求2015年8月25日向韩国知识产权局提交的第10-2015-0119816号韩国专利申请的权益，其公开通过引用整体并入本文。
技术领域
实施例涉及存储器设备，更具体地，涉及包括三维(3D)存储器阵列的存储器设备、存储器系统、操作存储器设备的方法和操作存储器系统的方法。
背景技术
存储器设备用于存储数据，并且被分类为易失性存储器设备和非易失性存储器设备。作为非易失性存储器设备的示例，快闪存储器设备可以被用在便携式电话、数码相机、个人数字助理(PDA)、移动计算机设备、固定计算机设备和其他设备中。
发明内容
一些实施例包括一种存储器设备，包括：存储器单元阵列，包括多个NAND串，每个NAND串包括被垂直堆叠在衬底上的分别连接到多个字线的多个存储器单元；以及控制逻辑，被配置为生成用于所述NAND串中的第一NAND串的存储器单元的预编程控制信号，以使得在擦除第一NAND串的存储器单元之前，施加到耦合到第一NAND串的相应存储器单元的字线的预编程电压基于相应存储器单元的操作特性而变化。
一些实施例包括一种存储器系统，包括：存储器设备，包括存储器单元阵列，存储器单元阵列包括多个串，每个串包括分别连接到多个字线的多个存储器单元；以及存储器控制器，被配置为基于第一串的存储器单元的操作特性，控制存储器设备在擦除第一串的存储器单元之前预编程第一串的存储器单元。
一些实施例包括一种操作存储器设备的方法，该存储器设备包括多个串，每个串包括分别连接到多个字线的多个存储器单元，该方法包括：通过分别施加预编程电压到所述多个字线中的至少一些字线来预编程分别连接到所述至少一些字线的存储器单元，所述预编程电压基于耦合到所述至少一些字线的存储器单元的操作特性而变化；以及对所述多个存储器单元执行擦除操作。
一些实施例包括一种存储器设备，包括：多个存储器单元，至少一个存储器单元基于操作特性具有不同于其他存储器单元的结构；多个字线，每个字线耦合到所述多个存储器单元中的相应存储器单元；以及控制器，被配置为基于存储器单元的操作特性，将预编程电压施加到字线。
附图说明
根据以下结合附图的详细描述，实施例将更加容易理解，在附图中：
图1是示意性地示出根据实施例的存储器系统的框图；
图2是示出通过重复的擦除操作所获得的存储器单元分布改变的图；
图3是示出通过顺序执行预编程操作和擦除操作所获得的存储器单元分布的图；
图4是详细示出图1中所示的存储器设备的示例的框图；
图5是示出作为图4中所示的多个块之一的第一块的等效电路的示例的电路图；
图6是示出作为图4中所示的多个块之一的第一块的示例的立体图；
图7A示出了与图6的第一存储器单元相对应的第一沟道孔的横截表面；
图7B示出了与图6的第八存储器单元相对应的第二沟道孔的横截表面；
图8是示出基于字线的电平的编程分布宽度的增加量的图；
图9是示出根据一些实施例的操作存储器设备的方法的流程图；
图10是示出根据一些实施例的存储器设备的预编程操作方法的流程图；
图11A和图11B分别是当执行根据一些实施例的预编程操作和擦除操作时被施加到底部存储器单元的电压和被施加到上部存储器单元的电压的图；
图12示出了根据一些实施例的分别施加到连接到NAND串的多个字线的预编程电压；
图13A和图13B分别是示出当执行根据一些实施例的预编程操作和擦除操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图；
图14A和图14B分别是示出当执行根据一些实施例的预编程操作和擦除操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图；
图15是示出根据一些实施例的存储器设备的预编程操作方法的流程图；
图16A和图16B分别是示出当执行根据一些实施例的预编程操作和擦除操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图；
图17示出了根据一些实施例的分别施加到连接到NAND串的多个字线的预编程电压；
图18示出了根据一些实施例的分别施加到连接到NAND串的多个字线的预编程电压；
图19A和图19B分别是示出当执行根据一些实施例的预编程操作和擦除操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图；
图20A和图20B是示出根据一些实施例的存储器设备的预编程操作方法的流程图；
图21A和图21B分别是示出当执行根据一些实施例的预编程操作和擦除操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图；
图22是示出根据一些实施例的操作存储器设备的方法的流程图；
图23A到图23D分别是示出当执行根据一些实施例的预编程操作、擦除操作和软编程操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图；
图24是示出图4的存储器单元阵列的示例的电路图；
图25是示出图4的存储器单元阵列的另一示例的电路图；
图26是示意性地示出根据实施例的存储器系统的框图；
图27是示出根据一些实施例的存储器控制器和存储器设备的操作的流程图；
图28是示出根据一些实施例的存储器控制器和存储器设备的操作的流程图；
图29是示出在存储卡系统中使用的根据一些实施例的存储器设备的示例的框图；以及
图30是示出在固态盘(SSD)系统中使用的根据一些实施例的存储器设备的示例的框图。
具体实施方式
下文中，将参照附图详细描述实施例。提供实施例以使得本公开将是彻底和完整的，并且向本领域普通技术人员充分传达本构思。由于实施例可以具有不同的修改实施例，因此具体实施例在附图中示出并且在详细说明中作为示例进行描述。然而，这并不将实施例限制为具体实施例，并且应理解的是，实施例包括思想和技术范围内的所有修改、等同和替换。相同的附图标记始终指代相同的元件。在附图中，为了便于描述和清楚，每个结构的维度和大小被夸大、减少或示意性地示出。
本申请中用于描述具体实施例的术语并不旨在限制所有实施例。在以下说明中，技术术语被用来解释特定实施例，而且可以限制或可以不限制其它实施例。单数形式的术语可以包括复数形式，除非给出相反指示。“包含”或“包括”的含义指定属性、区域、固定数、步骤、过程、元件和/或组件，但是不排除其他属性、区域、固定数、步骤、过程、元件和/或组件。
像第一和第二的术语可以被用于描述各种元件，但是元件不应受术语的限制。术语可以仅被用于将元件与另一元件区分开。例如，第一元件可以被称为第二元件，并且类似地，第二元件可以称为第一元件。
如本文所使用的，术语“和/或”包括一个或多个关联的列出项的的任意组合和所有组合。当诸如“中的至少一个”出现在元件的列表之后时，它修饰元件的整个列表，而不是修饰该列表的各个元件。
除非另外定义，否则文本使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解，术语，如通常使用的词典中定义的那些术语，应该被解释为所具有的含义与它们在相关领域的上下文中的含义一致，而不应理想化地或过分形式化地对其进行解释，除非此处明确地如此定义。
如本文所使用的，术语“基本相同”或“基本相似”表示相对于特定特征相同或相似的关系，但是也可以包括不脱离特定特征的性质的变化。例如，值的维度、位置、量值等可以基本相同，但仍包括制造工艺、机械容差内的变化等。
图1是示意性地示出根据实施例的存储器系统10的框图。参照图1，存储器系统10可以包括存储器设备100和存储器控制器200，而且存储器设备100可以包括存储器单元阵列110和控制逻辑120。
存储器控制器200可以被配置为响应于来自主机的读/写请求，控制存储器设备100读取存储在存储器设备100中的数据或者将数据写入存储器设备100。详细地，存储器控制器200可以被配置为向存储器设备100提供地址ADDR、命令CMD和控制信号CTRL以控制对存储器设备100执行的编程(或写)操作、读操作和擦除操作。而且，用于编程操作的数据DATA和读数据DATA可以在存储器控制器200和存储器设备100之间发送或接收。
虽然未示出，但是存储器控制器200可以包括随机存取存储器(RAM)、处理单元、主机接口和存储器接口。RAM可以被用作处理单元的工作存储器，而且处理单元可以控制存储器控制器200的操作。主机接口可以包括用于主机和存储器控制器200之间的数据交换的协议。例如，存储器控制器200可以被配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、快速PCI(PCI-E)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)等的各种接口协议中的至少一个与外部设备(HOST)进行通信。
存储器单元阵列110可以包括多个存储器单元，并且例如，存储器单元可以是快闪存储器单元。下文中，存储器单元是NAND快闪存储器单元的情况将被描述为一些实施例的示例。然而，其他实施例不限于此。在其他实施例中，存储器单元可以是电阻式存储器单元，诸如电阻RAM(RRAMs)、相变RAM(PRAM)、磁RAM(MRAM)等。
存储器单元阵列110可以包括多个NAND串，并且每个NAND串可以包括分别连接到垂直堆叠在衬底上的多个字线的多个存储器单元。如上所述，在实施例中，存储器单元阵列110可以是3D存储器阵列。3D存储器阵列被单片地形成在存储器单元的阵列的一个或多个物理级(level)中，具有布置在硅衬底之上的有源区域以及与这些存储器单元的操作相关联的电路，这样的相关联的电路在这样的衬底之上或之内。术语“单片”指的是，阵列的每一级的层(layer)被直接沉积在阵列的每个下面的级的层中。
在实施例中，3D存储器阵列包括垂直NAND串，其被垂直定向以使得至少一个存储器单元位于另一存储器单元上方。至少一个存储器单元可以包括电荷捕获层。通过引用并入本文的以下专利文献描述了适合于三维存储器阵列的配置，其中，三维存储器阵列被配置为多个级，在这些级之间共享字线和/或位线：第7679133号、第8553466号、第8654587号、第8559235号美国专利和第2011/0233648号美国专利申请。此外，第2012/0051138号和第2011/0204420号美国专利申请通过引用并入本文。然而，在其他实施例中，三维存储器阵列可以具有不同的配置。
控制逻辑120可以被配置为控制包括在存储器设备100中的元件在对存储器单元执行擦除操作之前，对多个存储器单元中的至少一些执行预编程操作。在本说明书中，为了执行预编程操作，控制逻辑120可以被配置为基于衬底和多个字线中的每一个之间的距离，生成用于单独控制对至少一些存储器单元的预编程操作的预编程控制信号。
详细地，控制逻辑120可以被配置为生成用于控制电压(下文中被称为预编程电压)的预编程控制信号，该电压在预编程操作被执行的同时被供应给每个字线。因此，控制逻辑120可以被配置为执行控制以使得在预编程操作被执行的同时不同的预编程电压被分别施加到字线。在一些实施例中，控制逻辑120可以被配置为执行控制以使得分别施加到字线的电压的施加持续时间和/或电平是不同的。
在这里，预编程操作表示在执行擦除操作之前，通过将预编程电压施加到存储器单元来将存储器单元的阈值电压移位(shift)到比擦除状态阈值电压的电压电平高的任意电压电平的操作，以用于防止存储器单元由于重复的擦除操作被过擦除(或深擦除)。在这种情况下，预编程电压可以等于或低于用于正常编程操作的编程电压。下文中，将参照图2和图3描述预编程操作。
图2是示出通过重复的擦除操作所获得的存储器单元分布改变的图。参照图2，附图标记“21”对应于基于阈值电压的初始存储器单元分布，横轴表示阈值电压“Vth”，并且纵轴表示存储器单元的数目。例如，当存储器单元是通过两个比特编程的多级单元时，存储器单元可以处于擦除状态E、第一编程状态P1、第二编程状态P2和第三编程状态P3中的一个。
附图标记“22”对应于通过重复的擦除操作经过改变而获得的存储器单元分布，横轴表示阈值电压“Vth”，并且纵轴表示存储器单元的数目。当在执行擦除操作之前不对存储器单元执行预编程操作的情况下重复地执行擦除操作时，会对处于擦除状态E的存储器单元施加高电压的擦除电压。因此，如虚线所示，发生了过擦除，其中，一些存储器单元的阈值电压变得低于初始擦除状态E。
阱(trap)可以由于过擦除而在栅绝缘层中产生，并且由于这个原因，相应存储器单元劣化。另外，存储在电荷捕获层中的电子可以在擦除操作中移动到衬底，并且衬底的空穴可以移动到电荷捕获层。在这种情况下，空穴会由于过擦除而过度累积在电荷捕获层中，并且由于这个原因，相邻单元的保持(retention)特性劣化。
图3是示出通过顺序执行预编程操作和擦除操作所获得的存储器单元分布的图。参照图3，附图标记“31”对应于基于阈值电压的初始存储器单元分布，附图标记“32”对应于当预编程操作被执行时的存储器单元分布，并且附图标记“33”对应于当擦除操作被执行时的存储器单元分布。
为了防止存储器单元被过擦除，可以在执行擦除之前，通过将弱编程电压(即，预编程电压)施加到存储器单元来执行增加存储器单元的阈值电压的预编程操作操作。例如，处于擦除状态E的存储器单元可以通过预编程操作达到第一编程状态P1。换句话说，由附图标记“31”指示的处于擦除状态E的存储器单元可以达到第一编程状态P1，如附图标记“32”中的虚线所示。
随后，不同于图2的附图标记“22”，通过对已经执行了预编程操作的存储器单元执行擦除操作，对应于附图标记“33”的存储器单元可以达到擦除状态E，这基本上类似于由附图标记“31”指示的初始存储器单元分布，而没有被过擦除。因此，如附图标记“32”中的虚线所示的预编程存储器单元可以处于如附图标记“33”中的虚线所示的擦除状态E。
图4是详细示出图1中所示的存储器设备100的示例的框图。参照图4，存储器设备100可以包括存储器单元阵列110、控制逻辑120、电压发生器130、行解码器140和页缓冲器150。尽管未示出，但是存储器设备100还可以包括数据输入/输出(I/O)电路、输入/输出(I/O)接口和/或其它电路。
存储器单元阵列110可以包括多个存储器单元，并且可以连接到多个字线WL、多个串选择线SSL、多个接地选择线GSL和多个位线BL。详细地，存储器单元阵列110可以通过字线WL、串选择线SSL和接地选择线GSL连接到行解码器140，并且可以通过位线BL连接到页缓冲器150。
存储器单元阵列110可以包括多个块BLK1到BLKz，并且每个块BLK1到BLKz可以具有三维(3D)结构(或垂直结构)。详细地，每个块BLK1到BLKz可以包括沿第一方向到第三方向延伸的多个结构。例如，每个块BLK1到BLKz可以包括沿第一方向和第二方向的阵列中的多个NAND串，其中，每个NAND串沿第三方向延伸。在这种情况下，NAND串可以被提供为沿第一方向和第二方向彼此间隔开一定距离。块BLK1到BLKz可以由行解码器140选择。例如，行解码器140可以从块BLK1到BLKz当中选择与块地址相对应的块。
存储器单元阵列110可以包含包括多个单级单元的单级单元块、包括多个多级单元的多级单元块、和包括多个三级单元的三级单元块中的至少一个。换句话说，包括在存储器单元阵列110中的一些块可以是单级单元块，而且其它块可以是多电平单元块或三级单元块。在其他实施例中，可以包括其它类型的单元块。
控制逻辑120可以被配置为基于从存储器控制器200接收的命令CMD、地址ADDR和控制信号CTRL，将数据写入存储器单元阵列110或者从存储器单元阵列110读取数据。因此，控制逻辑120可以被配置为整体控制存储器设备100的各种操作。
从控制逻辑120输出的各种控制信号可以被供应给电压发生器130、行解码器140和页缓冲器150。例如，控制逻辑120可以被配置为将电压控制信号CTRL_vol供应给电压发生器130，将行地址X-ADDR供应给行解码器140，并且将列地址Y-ADDR供应给页缓冲器150。然而，其他实施例不限于此。在其它实施例中，控制逻辑120可以被配置为还将其他控制信号和/或不同的控制信号供应给电压发生器130、行解码器140和页缓冲器150。
在本实施例中，控制逻辑120可以包括预编程控制器121和擦除控制器123。预编程控制器121可以被配置为生成预编程控制信号，以致使对要被执行擦除操作的一些存储器单元执行预编程操作。擦除控制器123可以被配置为生成擦除控制信号，以致使在预编程操作被执行之后对存储器单元执行擦除操作。然而，控制逻辑120的配置不限于此。在一些实施例中，预编程控制器121和擦除控制器123可以被实现为一个功能块。
在一些实施例中，控制逻辑120可以被配置为从存储器控制器200顺序地接收预编程命令和擦除命令，并且因此，预编程控制器121可以被配置为生成预编程控制信号，然后擦除控制器123可以被配置为生成擦除控制信号。在一些实施例中，控制逻辑120可以被配置为从存储器控制器200接收擦除命令，并且因此，预编程控制器121可以被配置为首先生成预编程控制信号，然后擦除控制器123可以被配置为生成擦除控制信号。
预编程控制器121可以被配置为生成预编程控制信号，以致使在对存储器单元阵列110执行擦除操作之前执行预编程操作，并且根据所生成的预编程控制信号来控制电压发生器130、行解码器140和页缓冲器150。在本实施例中，预编程控制器121可以被配置为基于衬底和字线之间的各距离来单独确定分别供应给字线的预编程电压，并且根据所确定的预编程电压来生成预编程控制信号。因此，分别供应给两个相邻字线的预编程电压可以不同。此外，预编程控制器121可以被配置为确定多个选择电压，所述多个选择电压在预编程操作被执行时被分别供应给串选择线和接地选择线，并且预编程控制器121还可以根据所确定的选择电压生成预编程控制信号。
在一些实施例中，预编程控制信号可以包括具有激活时间的行地址X-ADDR，所述激活时间在字线当中可以是不同的。预编程控制器121可以被配置为基于从存储器控制器200接收的地址ADDR以及衬底和各字线之间的距离来生成行地址X-ADDR，并且可以被配置为将生成的行地址X-ADDR供应给行解码器140。详细操作将在下面参照图15到图18进行描述。
在一些实施例中，预编程控制信号可以包括具有电压电平的电压控制信号CTRL_vol，所述电压电平在字线之间可以不同。预编程控制器121可以被配置为基于衬底和每个字线之间的距离来生成电压控制信号CTRL_vol，并且可以被配置为将生成的电压控制信号CTRL_vol供应给电压发生器130。详细操作将在下面参照图10到图14进行描述。
在一些实施例中，预编程控制器121可以被配置为生成预编程控制信号，以致使对要被擦除的所有存储器单元执行预编程操作。在一些实施例中，预编程控制器121可以被配置为生成预编程控制信号，以致使对要被擦除的存储器单元中的一些执行预编程操作。
在一些实施例中，预编程控制器121可以被配置为基于预编程命令和预编程地址来生成预编程控制信号。在一些实施例中，预编程控制器121可以被配置为生成预编程控制信号以致使对与预编程地址相对应的存储器单元执行预编程操作。
在一些实施例中，预编程控制器121可以被配置为基于擦除命令和擦除地址来生成预编程控制信号。在一些实施例中，预编程控制器121可以被配置为生成预编程控制信号，以致使仅对与擦除地址相对应的存储器单元中的一些执行预编程操作。在一些实施例中，预编程控制器121可以被配置为生成预编程控制信号，以致使对与擦除地址相对应的所有存储器单元执行预编程操作。
当完成预编程操作时，擦除控制器123可以被配置为生成擦除控制信号，以致使对存储器单元阵列110执行擦除操作，并且可以被配置为根据所生成的擦除控制信号控制电压发生器130、行解码器140和页缓冲器150。在本实施例中，擦除控制器123可以被配置为确定供应给每个字线的字线擦除电压和供应给衬底的衬底擦除电压，并且可以被配置为根据所确定的字线擦除电压和衬底擦除电压来生成擦除控制信号。另外，擦除控制器123可以被配置为确定多个选择电压，所述多个选择电压在擦除操作被执行时被分别供应给串选择线和接地选择线，而且擦除控制器123还可以被配置为根据所确定的选择电压生成擦除控制信号。
电压发生器130可以被配置为基于电压控制信号CTRL_vol，生成用于对存储器单元阵列110执行编程操作、读操作和擦除操作的各种电压。详细地，电压发生器130可以被配置为生成字线电压，例如，编程电压(或写电压)、预编程电压、读电压、编程禁止电压、读禁止电压、擦除验证电压、编程验证电压等。另外，电压发生器130还可以被配置为基于电压控制信号CTRL_vol生成串选择线电压和接地选择线电压。另外，电压发生器130还可以被配置为生成将被供应给存储器单元阵列110的擦除电压。
在本实施例中，电压发生器130可以被配置为基于电压控制信号CTRL_vol生成具有不同电压电平的多个电压。电压发生器130可以被配置为将生成的电压供应给相应字线。例如，电压发生器130可以被配置为包括多个电压发生单元，并且因此可以被配置为生成多个电压。可替代地，电压发生器130可以被配置为对电压进行划分以生成多个电压。在其它实施例中，电压发生器130可以被配置为以其他方式生成电压。
行解码器140可以被配置为响应于从控制逻辑120接收的行地址X-ADDR，从字线WL当中选择一些字线。详细地，在预编程操作中，行解码器140可以被配置为将预编程电压施加到选择的字线，并且可以被配置为将编程禁止电压施加到未被选择的字线。此外，行解码器140可以被配置以从串选择线SSL当中选择一些串选择线，并且可以被配置为响应于从控制逻辑120接收的行地址X-ADDR，从接地选择线GSL当中选择一些接地选择线。
在本实施例中，在预编程时段中，行解码器140可以被配置为将不同的预编程电压施加到多个字线。例如，行解码器140可以被配置为将第一预编程电压供应给邻近于衬底的第一字线，并且可以被配置为将第二预编程电压供应给布置在第一字线上方的第二字线。在一些实施例中，第一预编程电压的第一施加持续时间可以短于第二预编程电压的第二施加持续时间。在一些实施例中，第一预编程电压的第一电压电平可以低于第二预编程电压的第二电压电平。
页缓冲器150可以通过位线BL连接到存储器单元阵列110，并且可以被配置为响应于从控制逻辑120接收的列地址Y-ADDR，从位线BL当中选择一些位线。详细地，在读操作中，页缓冲器150可以被配置以操作为感测放大器，以感测存储在存储器单元阵列110中的数据DATA。在编程操作中，页缓冲器150可以被配置以操作为写放大器，以将要被存储的数据DATA输入到存储器单元阵列110。
图5是示出图4中所示的第一块BLK1的等效电路的示例的电路图。参照图5，第一块BLK1可以是具有垂直结构的NAND快闪存储器，并且图4中所示的块BLK1到BLKz中的每一个可以如图5所示那样被实现。第一块BLK1可以包括多个NAND串NS11到NS33、多个字线WL1到WL8、多个位线BL1到BL3、多个接地选择线GSL1到GSL3、多个串选择线SSL1到SSL3和公共源极线CSL。这里，NAND串的数目、字线的数目、位线的数目、接地选择线的数目和串选择线的数目可以仅仅是示例，并且在其它实施例中可以是不同的。
NAND串NS11、NS21和NS31可以被布置在第一位线BL1和公共源极线CSL之间，NAND串NS12、NS22和NS32可以被布置在第二位线BL2和公共源极线CSL之间，而且NAND串NS13、NS23和NS33可以被提供在第三位线BL1和公共源极线CSL之间。每个NAND串(例如，NS11)可以包括串联连接的串选择晶体管SST、多个存储器单元MC1到MC8和接地选择晶体管GST。下文中，为了方便起见，NAND串被称为串。
被公共连接到一个位线的多个串可以形成一列。例如，公共连接到第一位线BL1的串NS11、NS21和NS31可以形成第一列，公共连接到第二位线BL2的串NS12、NS22和NS32可以形成第二列，而且公共连接到第三位线BL3的串NS13、NS23和NS33可以形成第三列。
连接到一个串选择线的多个串可以形成一行。例如，连接到第一串选择线SSL1的串NS11、NS12和NS13可以形成第一行，连接到第二串选择线SSL2的串NS21、NS22和NS23可以形成第二行，而且连接到第三串选择线SSL3的串NS31、NS32和NS33可以形成第三行。
串选择晶体管SST可以连接到串选择线SSL1到SSL3当中的相应串选择线。存储器单元MC1到MC8可以分别连接到与之对应的字线WL1到WL8。地选择晶体管GST可以连接到接地选择线GSL1到GSL3当中的相应接地选择线。串选择晶体管SST可以连接到位线BL1到BL3当中的相应位线，而且地选择晶体管GST可以连接到公共源极线CSL。
在本实施例中，具有相同高度的字线(例如，WL1)可以公共地连接，串选择线SSL1到SSL3可以彼此分离，而且接地选择线GSL1到GSL3也可以彼此分离。例如，当被连接到第一字线WL1并且被包括在串NS11、NS12和NS13中的存储器单元被编程时，第一字线WL1和第一串选择线SSL1可以被选择。然而，其他实施例不限于此。在其它实施例中，接地选择线GSL1到GSL3可以被公共连接。
图6是示出作为图4中所示的块之一的第一块BLK1的示例的立体图。参照图6，第一块BLK1可以相对于衬底SUB沿垂直方向形成。在图6中，第一块BLK1被示为包括两个选择线GSL和SSL、八个字线WL1到WL8、和三个位线BL1到BL3。然而，其他实施例可以包括更大或更小数目的线。
衬底SUB可以具有第一传导类型(例如，p型)，并且可以在衬底SUB上布置公共源极线CSL，该公共源极线CSL沿第一方向(例如，Y方向)延伸，并且在公共源极线CSL中掺杂具有第二传导类型(例如，n型)的杂质。沿第一方向延伸的多个绝缘层IL可以沿第三方向(例如，Z方向)顺序地布置在衬底SUB的两个相邻公共源极线CSL之间的区域中，并且可以沿第三方向彼此间隔开预定距离。例如，每个绝缘层IL可以包括绝缘材料，诸如硅氧化物等。
可以在衬底SUB的两个相邻公共源极线CSL之间的区域中布置多个柱P，所述多个柱P沿第一方向顺序地布置并且沿第三方向穿过绝缘层IL。例如，柱P可以穿过绝缘层IL并且接触衬底SUB。详细地，每个柱P的表面层S可以包括具有第一类型的硅，并且可以用作沟道区。每个柱P的内部层I可以包括绝缘材料，诸如硅氧化物等，或者空气间隙。
可以沿着绝缘层IL、柱P和衬底SUB的暴露表面在两个相邻公共源极线CSL之间的区域中布置电荷存储层CS。电荷存储层CS可以包括栅极绝缘层(或可以被称为隧道绝缘层)、电荷捕获层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。另外，多个栅极电极，诸如选择线GSL和SSL以及字线WL1到WL8可以被布置在电荷存储层CS的暴露表面上并且在两个相邻公共源极线CSL之间的区域中。
可以在柱P上分别提供多个漏极或多个漏极触点DR。例如，漏极或漏极触点DR每个可以包括掺杂有具有第二传导类型的杂质的硅。可以在漏极触点DR上布置位线BL1到BL3，它们沿第二方向(例如，Y方向)延伸并且被布置为沿第一方向彼此间隔开一定距离。
图7A示出了与图6的第一存储器单元MC1相对应的第一沟道孔CHa的横截表面，而且图7B示出了与图6的第八存储器单元MC8相对应的第二沟道孔CHb的横截表面。参照图6和图7A，包括表面层S和内部层I的柱P可以被形成在第一沟道孔CHa中，而且电荷存储层CS可以围绕第一沟道孔CHa形成。电荷存储层CS可以具有ONO结构。在这种情况下，第一沟道孔CHa的直径可以是D1，而且围绕表面层S形成的第一隧道绝缘层TO1的厚度可以是Tox1。
参照图6和图7B，包括表面层S和内部层I的柱P可以被形成在第二沟道孔CHb中，而且电荷存储层CS可以围绕第二沟道孔CHb形成。电荷存储层CS可以具有ONO结构。在这种情况下，第二沟道孔CHb的直径可以是D2，而且围绕表面层S形成的第二隧道绝缘层TO2的厚度可以是Tox2。
在一些实施例中，D1可以小于D2。下文中，将参照图6、图7A和图7B描述由沟道孔的直径之间的差导致的存储器单元之间的操作特性差异。在栅极电极GE被布置在沟道孔的周围的、具有圆型栅极的三维(3D)存储器设备中，当沟道孔的直径减小时，从栅极电极GE到沟道区S生成的电场的聚集程度增加。因此，编程操作和擦除操作中的每一个的速度在沟道孔的直径较小(类似第一沟道孔CHa)存储器单元中变得比在沟道孔的直径较大(类似第一沟道孔CHa)的存储器单元中更快。
在一些实施例中，Tox1可以小于Tox2。下文中，将参照图6、图7A和图7B描述由隧道绝缘层的厚度之间的差导致的存储器单元之间的操作特性差异。配置被布置在栅极电极GE和沟道区S之间的电荷存储层CS的层的厚度和构成可以根据沟道孔的直径而不同。在沉积具有ONO结构的电荷存储层CS时，沟道孔的沉积区域和沉积表面粗糙度可以根据沟道孔的直径而不同，并且因此，沉积气体接触沉积表面以及被沉积的速度可以根据直径变化。在隧道绝缘层变薄的情况下，当相同的电压被施加到隧道绝缘层时，可以生成更强的磁场。因此，编程操作和擦除操作中的每一个的速度在隧道绝缘层的厚度较薄(类似第一隧道绝缘层TO1)的存储器单元中变得比在隧道绝缘层的厚度较厚(类似第二隧道绝缘层TO2)的存储器单元中更快。
如上所述，在连接到更靠近衬底的下部字线的底部存储器单元中，由于沟道孔的直径相对较小或者隧道绝缘层的厚度相对较薄，当与施加到上部字线的电压相同的电压被施加到下部字线时，比施加到上部存储器单元的电场更强的电场可以被施加到底部存储器单元。因此，当通过使用相同的预编程电压执行预编程操作时，与上部存储器单元相比，在底部存储器单元中，由预编程电压的施加所导致的应力更加严重，而且因为这个原因，底部存储器单元可以比上部存储器单元更快地劣化。
图8是示出基于字线的电平的编程分布宽度的增加量的图。参照图8，横轴表示字线的电平，而纵轴表示编程分布宽度Psum的增加量。这里，编程分布宽度Psum可以是与基准存储器单元数目相对应的编程状态的分布宽度的总和。例如，编程分布宽度Psum可以是与基准存储器单元数目相对应的第一到第三编程状态P1到P3的分布宽度的总和，而且在图3中，可以是Psum＝W1+W2+W3。然而，其他实施例不限于此。在其它实施例中，编程分布宽度Psum可以是与基准存储器单元数目相对应的编程状态的分布宽度。例如，编程分布宽度Psum可以是与基准存储器单元数目相对应的第一编程状态P1的分布宽度，并且在图3中，可以是Psum＝W1。
此外，编程分布宽度Psum的量的增加表示基于编程/擦除周期计数的增加的、编程分布宽度的量的变化。例如，编程分布宽度Psum的量的增加可以是当编程/擦除周期计数是1时编程分布宽度Psum1的量的变化，并且可以是当编程/擦除周期计数是2000时编程分布宽度Psum2的量的变化。
附图标记“81”表示在不执行预编程操作的情况下，在擦除操作被执行时编程分布宽度的量的增加。编程电压可以在执行预编程操作中被附加地施加到存储器单元，并且因此，当在不执行预编程操作的情况下擦除操作被执行时，将编程电压施加到存储器的次数可以相对较小。因此，在持久性方面，由施加编程电压所引起的存储器单元的劣化的发生率可能相对较低。因此，编程分布宽度Psum的增加量可以相对较小。
附图标记“82到84”每个表示当在执行预编程操作之后擦除操作被执行时编程分布宽度的量的变化。附图标记“82”表示当通过使用第一预编程电压执行预编程操作时编程分布宽度的量的变化。附图标记“83”表示当通过使用电压电平比第一预编程电压高的第二预编程电压执行预编程操作时编程分布宽度的量的变化。附图标记“84”表示当通过使用电压电平比第二预编程电压高的第三预编程电压执行预编程操作时编程分布宽度的量的变化。
当在执行预编程操作之后擦除操作被执行时，过擦除可以减小，但是被施加到存储器的编程电压的次数可以相对增加。因此，在持久性方面，由施加编程电压所导致的存储器单元的劣化的发生率可以相对较高，并且因此，编程分布宽度Psum的增加量可以相对较大。具体地，随着预编程电压变得更高，编程分布宽度的量的增加可以进一步增加。
此外，当相同的预编程电压被施加到存储器单元时，与字线的电平为低的下部字线相对应的编程分布宽度的量的增加可以大于与字线的电平更高的上部字线相对应的编程分布宽度的量的增加。如以上参照图7A和图7B所描述的，这是因为在连接到下部字线的下部存储器单元中，沟道宽度的直径相对较小而且隧道绝缘层的厚度相对较薄，并且因此，与上部存储器单元相比，在下部存储器单元中由相同的预编程电压所导致的应力更大。
如上所述，通过执行预编程操作，通过过擦除所导致的问题可以被减少或消除。然而，在持久性方面，通过施加预编程电压所引起的存储器单元的劣化的发生率可以变得更高，而且特别是，底部存储器单元的劣化的发生率可以进一步增加。根据一些实施例，通过根据字线的电平(即，衬底和每个字线之间的距离)单独控制预编程操作，由存储器单元的几何形状之间的差所导致的存储器单元的操作特性差异可以被补偿。下文中，将参照图9详细描述根据实施例的操作存储器设备的方法。
图9是示出根据一些实施例的操作存储器设备的方法的流程图。参照图9，根据本实施例的方法可以是当从存储器控制器接收到命令和地址时在存储器设备中执行的方法，并且例如，可以包括在图4的存储器设备100中顺序地执行的操作。以上参照图1到图8描述的细节可以施加到这个和其他实施例，并且重复的描述不再被重复。
在操作S110中，生成预编程控制信号以用于单独控制用于存储器单元的预编程操作。例如，预编程控制器121可以基于字线的电平单独地确定分别供应给字线的预编程电压，从而生成预编程控制信号。在一些实施例中，当从存储器控制器200接收到预编程命令时，预编程控制器121可以生成预编程控制信号。在一些实施例中，当从存储器控制器200接收到擦除命令时，预编程控制器121可以首先生成预编程控制信号。
在操作S130中，基于预编程控制信号，对至少一些存储器单元执行预编程操作。在一些实施例中，预编程控制信号可以包括根据字线具有不同电压电平的电压控制信号，并且电压发生器130可以根据电压控制信号生成具有不同电压电平的预编程电压。在一些实施例中，预编程控制信号可以包括根据字线具有不同激活时间的行地址，而且行解码器140可以根据行地址将预编程电压供应给相应字线达不同的施加持续时间。
在操作S150中，对至少一些存储器单元执行预编程验证操作。例如，可以通过将预编程验证电压施加到字线来执行预编程验证操作。当作为验证的结果，存储器单元的阈值电压低于基准电压时，可以执行操作S130，否则，可以执行操作S170。然而，其他实施例不限于此。在其他实施例中，操作S150可以被省略。
在操作S170中，对存储器单元执行擦除操作。例如，擦除控制器123可以确定字线擦除电压、衬底擦除电压和选择线电压，以生成擦除控制信号。电压发生器130可以根据擦除控制信号生成字线擦除电压、衬底擦除电压和选择线电压。可以通过使用所生成的字线擦除电压、衬底擦除电压和选择线电压来对存储器单元执行擦除操作。
在操作S190中，对存储器单元执行擦除验证操作。例如，可以通过对字线施加擦除验证电压来对存储器单元执行擦除验证操作。当作为验证的结果，存储器单元的擦除操作未完成时，操作S170可以被重复，否则，方法可以结束。
图10是示出根据一些实施例的存储器设备的预编程操作方法的流程图。参照图10，根据本实施例的预编程操作方法是图9的操作S110和S130的详细示例。以上参照图9描述的细节可以适用于本实施例，而且重复的描述不被重复。
在操作S210中，生成预编程控制信号以致使电压电平按字线是不同的。例如，预编程控制器121可以生成预编程电压控制信号以致使供应给更靠近衬底的第一字线的第一预编程电压的第一电压电平低于供应给布置在第一字线上方的第二字线的第二预编程电压的第二电压电平。
然而，其他实施例不限于此。在其它实施例中，当存储器单元阵列包括垂直排列的多个存储块时，供应给上部块的下部字线的预编程电压的电压电平可以低于供应给底部块的上部字线的预编程电压的电压电平。这将在下面参照图24和图25进行说明。
在操作S230中，基于预编程控制信号生成多个预编程电压。详细地，电压发生器130可以响应于预编程控制信号，生成具有不同电压电平的预编程电压。
在操作S250中，将预编程电压分别供应给多个字线。例如，行解码器140可以响应于行地址，将相应预编程电压供应给每个字线。
图11A和图11B分别是示出当执行根据一些实施例的预编程操作和擦除操作时被施加到底部存储器单元的电压和被施加到上部存储器单元的电压的图。参照图11A，横轴表示时间，纵轴表示电压。例如，下部存储器单元可以是连接到相对靠近衬底的第一字线的第一存储器单元。在预编程时段中，第一预编程电压V1可以被供应给第一字线。在这种情况下，第一预编程电压V1的电压电平可以等于或低于用于将存储器单元编程到第一编程状态(例如，图2中的P1)的编程电压的电压电平，但是其它实施例不限于此。虽然未示出，但是随后，比第一预编程电压V1低的通过电压可以被供应给第一字线，并且随后，预编程验证电压可以被供应给第一字线。
在擦除时段中，擦除电压VSUB可以被供应给衬底。擦除电压VSUB的电压电平可以高于第一预编程电压V1的电压电平，而且擦除电压VSUB的施加持续时间可以长于第一预编程电压V1的施加持续时间。随后，虽然未示出，但是擦除验证电压可以被供应给第一字线。
参照图11B，横轴表示时间，纵轴表示电压。上部存储器单元可以是连接到与图11A的第一字线相比相对更远离衬底的第二字线的第二存储器单元。第二字线可以被布置在第一字线上方，并且在实施例中，其他字线可以不被布置在第一字线和第二字线之间。在其他实施例中，其它字线可以被布置在第一字线和第二字线之间。
在预编程时段中，第二预编程电压V2可以被供应给第二字线。在这种情况下，第二预编程电压V2的电压电平可以高于第一预编程电压V1的电平。因此，即使当第二存储器单元的沟道孔的直径大于第一存储器单元的沟道孔的直径或者第二存储器单元的隧道绝缘层的厚度厚于第一存储器单元的隧道绝缘层的厚度，施加到第一存储器单元的电场应力也可以与施加到第二存储器单元的电场应力基本相同，因为第二预编程电压V2的电压电平可以高于第一预编程电压V1的电压电平。因此，由存储器单元的几何形状之间的差所导致的存储器单元的操作特性中的差异可以被补偿，并且底部存储器单元的额外劣化即使未被防止也可以被减少。此外，作为预编程操作的结果，每个存储器单元具有与基本相同的编程状态相对应的阈值电压，与电平无关。
虽然相对衬底的接近度被用作用于确定将要使用更高还是更低的预编程电压的参数的示例，但是在其他实施例中，可以使用不同的标准来选择更高或更低的预编程电压。例如，可以使用影响操作特性(其影响编程电压的有效性)的存储器单元的结构的任何差异来选择不同的预编程电压。也就是说，在一些实施例中，不同的预编程电压的选择可以不依赖于存储器单元到衬底的距离。
图12示出了根据一些实施例的分别施加到连接到NAND串的多个字线的预编程电压。参照图12，NAND串NS可以包括分别连接到多个字线WL0到WLn的多个存储器单元。虽然未示出，但是NAND串NS还可包括接地选择线和连接到串选择线的多个选择晶体管。
第一预编程电压VprePGM0可以被供应给第一字线WL0，它是字线WL0到WLn当中更靠近衬底的下部字线，具有高于第一预编程电压VprePGM0的电压电平的电压电平的第二预编程电压VprePGM1可以被供应给第一字线WL0上方的第二字线WL1。类似地，具有高于第二预编程电压VprePGM1的电压电平的电压电平的第n-1预编程电压VprePGMn-1可以被供应给第n-1字线WLn-1，它是远离衬底的上部字线，并且具有高于第n-1预编程电压VprePGMn-1的电压电平的电压电平的第n预编程电压VprePGMn可以被供应给在第n-1字线WLn-1上方的第n字线WLn。
在本实施例中，分别供应给连接到NAND串NS的字线WL0到WLn的预编程电压的电压电平可以是不同的。在这种情况下，分别供应给字线WL0到WLn的预编程电压的施加持续时间可以是相同的。
然而，其他实施例不限于此。在其他实施例中，连接到NAND串NS的字线WL0到WLn可以被分组成多个组。在这种情况下，相同的预编程电压可以被供应给组内的字线，而每组的预编程电压可以是不同的。例如，供应给字线WL0和WL1的预编程电压可以是第一预编程电压，其低于供应给字线WLn-2和WLn-1的第二预编程电压。
此外，在一些实施例中，预编程电压可以被分别供应给连接到NAND串NS的字线WL0到WLn中的一些，而且具有不同电压电平的预编程电压可以被分别供应给所述一些字线。在这种情况下，通过电压可以被供应给字线WL0到WLn中的其它字线。
图13A和图13B分别是示出当执行根据一些实施例的预编程操作和擦除操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图。详细地，图13A和图13B示出基于编程/擦除周期计数，当预编程操作被执行时施加到下部存储器单元的电压的变化以及施加到上部存储器单元的电压的变化。这里，编程/擦除周期计数表示编程/擦除周期的数目。下文中，将参照图4、图13A和图13B详细描述基于编程/擦除周期计数的预编程操作。
在图13A中，横轴表示时间，纵轴表示电压。例如，下部存储器单元可以是连接到相对靠近衬底的第一字线的第一存储器单元。在预编程时段中，当编程/擦除周期计数小于阈值时，第一预编程电压V1可以被供应给第一字线，并且当编程/擦除周期计数等于或大于阈值时，第一修改预编程电压V1'可以被供应给第一字线。在这种情况下，第一修改预编程电压V1'可以具有与第一预编程电压V1相比减小了第一变化量“ΔV1”的电压电平。
在图13B中，横轴表示时间，纵轴表示电压。例如，上部存储器单元可以是连接到与下部存储器单元相比更远离衬底的第二字线的第二存储器单元。在预编程时段中，当编程/擦除周期计数小于阈值时，第二预编程电压V2可以被供应给第二字线，并且当编程/擦除周期计数等于或大于阈值时，第二修改预编程电压V2'可以被供应给第二字线。在这种情况下，第二修改预编程电压V2'可以具有与第二预编程电压V2相比减小了第二变化量“ΔV2”的电压电平。在本实施例中，第二变化量“ΔV2”可以小于第一变化量“ΔV1”。
当编程/擦除周期计数增加时，用于每个存储器单元的编程速度变得更快，并且因此，沟道孔的直径较小的存储器单元的劣化速度变得更快。根据本实施例，当编程/擦除周期计数等于或大于阈值时，预编程控制器121可以生成用于降低预编程电压的电压电平的预编程控制信号。在这种情况下，预编程控制器121可以执行控制以使得供应给连接到沟道孔的直径更小的下部存储器单元的下部字线的第一预编程电压的第一变化量“ΔV1”大于供应给上部字线的第二预编程电压的第二变化量“ΔV2”。因此，由存储器单元的几何形状之间的差所导致的存储器单元的操作特性中的差异被补偿，并且因此，下部存储器单元的额外劣化即使未被防止也可以被减少。
图14A和图14B分别是示出当执行根据一些实施例的预编程操作和擦除操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图。参照图14A，横轴表示时间，纵轴表示电压。例如，下部存储器单元可以是连接到相对靠近衬底的第一字线的第一存储器单元。在预编程时段中，可以执行多个预编程循环，而且随着预编程循环的数目的增加，预编程电压的电压电平可以递增地增加。换句话说，预编程操作可以以递增阶跃脉冲编程(ISPP)方案来执行。
例如，在第一预编程循环中，第一预编程电压V1可以被供应给第一字线，然后，验证电压Vvrf可以被供应给第一字线。当作为验证的结果，预编程操作成功时，擦除操作可以被执行，并且当预编程操作失败时，第二预编程循环可以被执行。然而，其他实施例不限于此，并且在第一预编程循环中可以不执行验证操作。
在第二预编程循环中，第一修改预编程电压V1”可以被供应给第一字线，然后，验证电压Vvrf可以被供应给第一字线。在这种情况下，第一修改预编程电压V1”可以具有高于第一预编程电压V1的电压电平。当作为验证的结果，预编程操作成功时，擦除操作可以被执行，并且当预编程操作失败时，第三预编程循环可以被执行。然而，其他实施例不限于此，并且在第二预编程循环中可以不执行验证操作。此外，尽管已经使用三个预编程循环作为示例，但是在其他实施例中，可以执行任意数目的预编程循环。
参照图14B，横轴表示时间，而纵轴表示电压。例如，上部存储器单元可以是连接到更远离衬底的第二字线的第二存储器单元。以上参照图14A描述的细节可以适用于本实施例，并且重复的描述不被重复。
第二预编程电压V2可以在第一预编程循环中被供应给第二字线，并且在第二预编程循环中，第二修改预编程电压V2”可以被供应给第二字线。在这种情况下，第二修改预编程电压V2”可以具有高于第二预编程电压V2的电压电平。
图15是示出根据一些实施例的存储器设备的预编程操作方法的流程图。参照图15，根据本实施例的预编程操作方法是图9的操作S110和S130的详细示例。以上参照图9描述的细节可以适用于本实施例，而且重复的描述不被重复。
在操作S310中，预编程操作方法可以生成具有激活时间的行地址，所述激活时间在字线之间是不同的。例如，预编程控制器121可以生成行地址，以致使供应给邻近衬底的第一字线的第一预编程电压的第一施加持续时间短于供应给布置在第一字线上方的第二字线的第二预编程电压的第二施加持续时间。
然而，其他实施例不限于此。在其它实施例中，当存储器单元阵列包括垂直排列的多个存储块时，供应给上部块的下部字线的预编程电压的施加持续时间可以短于供应给底部块的上部字线的预编程电压的施加持续时间。这将在下面参照图24和图25进行说明。
在操作S330中，预编程操作方法可以分别供应预编程电压到根据行地址选择的字线达不同的施加持续时间。例如，行解码器140可以响应于行地址将相应的预编程电压供应到每个字线达相应的施加持续时间。
图16A和图16B分别是示出当执行根据一些实施例的预编程操作和擦除操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图。参照图16A，横轴表示时间，纵轴表示电压。例如，下部存储器单元可以是连接到相对靠近衬底的第一字线的第一存储器单元。在预编程时段中，第一预编程电压V1可以被供应给第一字线达第一施加持续时间T1。在这种情况下，第一预编程电压V1的电压电平可以等于或低于用于将存储器单元编程到第一编程状态(例如，图2中的P1)的编程电压的电压电平，但是其它实施例不限于此。随后，比第一预编程电压V1低的通过电压Vpass可以被供应给第一字线，并且随后，预编程验证电压可以被供应给第一字线。
在擦除时段中，擦除电压VSUB可以被供应给衬底。擦除电压VSUB的电压电平可以高于第一预编程电压V1的电压电平，而且擦除电压VSUB的施加持续时间可以长于第一预编程电压V1的施加持续时间T1。随后，虽然未示出，但是擦除验证电压可以被供应给第一字线。
参照图16B，横轴表示时间，纵轴表示电压。上部存储器单元可以是连接到远离衬底的第二字线的第二存储器单元。第二字线可以被布置在第一字线上方，并且在实施例中，其他字线可以不被布置在第一字线和第二字线之间。在其他实施例中，其它字线可以被布置在第一字线和第二字线之间。
在预编程时段中，第一预编程电压V1可以被供应给第二字线达第二施加持续时间T2。在这种情况下，第二施加持续时间T2可以长于第一施加持续时间T1。因此，即使当第二存储器单元的沟道孔的直径大于第一存储器单元的沟道孔的直径或者第二存储器单元的隧道绝缘层的厚度厚于第一存储器单元的隧道绝缘层的厚度，施加到第一存储器单元的电场应力也可以与施加到第二存储器单元的电场应力基本相同，因为第二施加持续时间T2长于第一施加持续时间T1。因此，由存储器单元的几何形状之间的差所导致的存储器单元的操作特性差异被补偿，并且底部存储器单元的额外劣化被减少或防止。此外，作为预编程操作的结果，每个存储器单元具有与基本相同的编程状态相对应的阈值电压，而与电平无关。
图17示出了根据一些实施例的分别施加到连接到NAND串NS的多个字线的预编程电压。参照图17，NAND串NS可以包括分别连接到多个字线WL0到WLn的多个存储器单元。虽然未示出，但是NAND串NS还可包括接地选择线和连接到串选择线的多个选择晶体管。
预编程电压VprePGM可以被供应给第一字线WL0达第一施加持续时间TprePGM0，第一字线WL0是字线WL0到WLn当中更靠近衬底的下部字线，预编程电压VprePGM可以被供应给第一字线WL0上方的第二字线WL1达长于第一施加持续时间TprePGM0的第二施加持续时间TprePGM1。在这种情况下，供应给第一字线WL0的预编程电压VprePGM的电压电平可以与供应给第二字线WL1的预编程电压VprePGM的电压电平相同。
在本实施例中，供应给第一字线WL0的预编程电压VprePGM的施加起始时间可以与供应给第二字线WL1的预编程电压VprePGM的施加起始时间相同。由于第一施加持续时间TprePGM0短于第二施加持续时间TprePGM1，因此供应给第一字线WL0的预编程电压VprePGM的施加结束时间可以早于供应给第二字线WL1的预编程电压VprePGM的施加结束时间。在这种情况下，如果将0V立即施加到第一字线WL0，则在相应存储器单元及其相邻存储器单元之间发生沟道电压不平衡，并且由于这个原因，热载流子注入(HCI)发生。因此，在本实施例中，在预编程电压VprePGM的施加结束之后，通过电压Vpass可以被施加到第一字线WL0。同样地，在预编程电压VprePGM的施加结束之后，通过电压Vpass也可以被施加到第二字线WL1。
此外，预编程电压VprePGM可以被供应给第(n-1)字线WLn-1达长于第二施加持续时间TprePGM1的第(n-1)施加持续时间TprePGMn-1，第(n-1)字线WLn-1是更远离衬底的上部字线，而且预编程电压VprePGM可以被供应给第(n-1)字线WLn-1上方的第n字线WLn达长于第(n-1)施加持续时间TprePGMn-1的第n施加持续时间TprePGMn。在这种情况下，供应给第(n-1)字线WLn-1的预编程电压VprePGM的电压电平可以与供应给第n字线WLn的预编程电压VprePGM的电压电平相同。
在本实施例中，供应给第(n-1)字线WLn-1的预编程电压VprePGM的施加起始时间可以与供应给第n字线WLn的预编程电压VprePGM的施加起始时间相同。由于第(n-1)施加持续时间TprePGMn-1短于第n施加持续时间TprePGMn，因此供应给第(n-1)字线WLn-1的预编程电压VprePGM的施加结束时间可以早于供应给第n字线WLn的预编程电压VprePGM的施加结束时间。在这种情况下，如果将0V立即施加到第(n-1)字线WLn-1，则在相应存储器单元及其相邻存储器单元之间发生沟道电压不平衡，并且由于这个原因，HCI发生。因此，在本实施例中，在预编程电压VprePGM的施加结束之后，通过电压Vpass可以被施加到第(n-1)字线WLn-1。同样地，在预编程电压VprePGM的施加结束之后，通过电压Vpass也可以被施加到第n字线WLn。
在本实施例中，分别供应给连接到NAND串NS的字线WL0到WLn的预编程电压VprePGM的施加持续时间可以是不同的。在这种情况下，分别供应给字线WL0到WLn的预编程电压VprePGM的电压电平可以是相同的。
然而，其他实施例不限于此。在其他实施例中，连接到NAND串NS的字线WL0到WLn可以被分组成多个组。在这种情况下，预编程电压VprePGM的相同施加持续时间可以被供应给组内的字线，而每组的预编程电压VprePGM的施加持续时间是不同的。例如，供应给字线WL0和WL1的预编程电压的施加持续时间可以是第一持续时间，其低于供应给字线WLn-2和WLn-1的预编程电压的第二持续时间。
此外，在一些实施例中，预编程电压VprePGM可以被分别供应给连接到NAND串NS的字线WL0到WLn中的一些，而且具有不同施加持续时间的预编程电压VprePGM可以被分别供应给所述一些字线。在这种情况下，通过电压Vpass可以被供应给字线WL0到WLn中的其它字线。
图18示出了根据一些实施例的分别施加到连接到NAND串NS的多个字线的预编程电压。参照图18，本实施例是图17的实施例的修改，而且以上参照图17描述的细节可以适用于本实施例，因此，重复的描述不被重复。在图17的实施例中，分别供应给字线的预编程电压VprePGM的施加起始时间是相同的，但是在本实施例中，分别供应给字线的预编程电压VprePGM的施加结束时间是相同的。
例如，预编程电压VprePGM可以被供应给第一字线WL0达第一施加持续时间TprePGM0，并且预编程电压VprePGM可以被供应给第一字线WL0上方的第二字线WL1达长于第一施加持续时间TprePGM0的第二施加持续时间TprePGM1。此外，预编程电压VprePGM可以被供应给第(n-1)字线WLn-1达长于第二施加持续时间TprePGM1的第(n-1)施加持续时间TprePGMn-1，而且预编程电压VprePGM可以被供应给第(n-1)字线WLn-1上方的第n字线WLn达长于第(n-1)施加持续时间TprePGMn-1的第n施加持续时间TprePGMn。在这种情况下，分别供应给字线WL0、WL1、WLn-1和WLn的预编程电压VprePGM的电压电平可以是相同的。
在本实施例中，分别供应给字线WL0、WL1、WLn-1和WLn的预编程电压VprePGM的施加结束时间可以是相同的。由于第一施加持续时间TprePGM0短于第二施加持续时间TprePGM1，因此供应给第一字线WL0的预编程电压VprePGM的施加起始时间可以晚于供应给第二字线WL1的预编程电压VprePGM的施加起始时间。另外，由于第(n-1)施加持续时间TprePGMn-1短于第n施加持续时间TprePGMn，因此供应给第(n-1)字线WLn-1的预编程电压VprePGM的施加起始时间可以晚于供应给第n字线WLn的预编程电压VprePGM的施加起始时间。
在一些实施例中，在预编程电压VprePGM的施加结束之后，通过电压Vpass也可以被施加到字线WL0、WL1、WLn-1和WLn。在一些实施例中，通过电压Vpass可以在施加预编程电压VprePGM之前被施加到WL0、WL1、WLn-1和WLn。这样的通过电压的施加由预编程电压VprePGM脉冲之前的虚线示出。结果，相邻存储器单元之间的电压差可以减小。
图19A和图19B分别是示出当执行根据一些实施例的预编程操作和擦除操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图。例如，图19A和图19B示出基于编程/擦除周期计数，当执行预编程操作时施加到下部存储器单元的电压的变化和施加到上部存储器单元的电压的变化。下文中，将参照图4、图19A和图19B详细描述基于编程/擦除周期计数的预编程操作。
在图19A中，横轴表示时间，纵轴表示电压。例如，下部存储器单元可以是连接到比上部存储器单元更靠近衬底的第一字线的第一存储器单元。在预编程时段中，当编程/擦除周期计数小于阈值时，第一预编程电压V1可以被供应给第一字线达第一施加持续时间T1，并且当编程/擦除周期计数等于或大于阈值时，第一预编程电压V1可以被供应给第一字线达第一修改施加持续时间T1'。在这种情况下，第一修改施加持续时间T1'可以是与第一施加持续时间T1相比减小了第一变化量“ΔT1”的时间。
在图19B中，横轴表示时间，纵轴表示电压。例如，上部存储器单元可以是连接到与下部存储器单元相比更远离衬底的第二字线的第二存储器单元。在预编程时段中，当编程/擦除周期计数小于阈值时，第一预编程电压V1可以被供应给第二字线达第二施加持续时间T2，并且当编程/擦除周期计数等于或大于阈值时，第一预编程电压V1可以被供应给第二字线达第二修改施加持续时间T2'。在这种情况下，第二修改施加持续时间T2'是与第二施加持续时间T2相比减小了第二变化量“ΔT2”的时间。在本实施例中，第二变化量“ΔT2”可以小于第一变化量“ΔT1”。
随着编程/擦除周期计数增加，每个存储器单元的编程速度变得更快，并且因此，沟道孔的直径小的存储器单元的劣化速度变得更快。根据本实施例，当编程/擦除周期计数等于或大于阈值时，预编程控制器121可以生成用于缩短预编程电压的施加持续时间的预编程控制信号。在这种情况下，预编程控制器121可以执行控制以使得供应给连接到沟道孔的直径较小的下部存储器单元的下部字线的第一预编程电压的第一变化量“ΔT1”大于供应给上部字线的第二预编程电压的第二变化量“ΔT2”。因此，由存储器单元的几何形状之间的差所导致的存储器单元的操作特性中的差异可以被补偿，并且因此，下部存储器单元的额外劣化被减少或防止。
图20A和图20B是示出根据一些实施例的存储器设备的预编程操作方法的流程图。参照图20A，根据本实施例的预编程操作方法是图9的操作S110和S130的详细示例。以上参照图9描述的细节可以适用于本实施例，而且重复的描述不被重复。
在操作S410中，生成预编程电压控制信号以致使电压电平是预编程电压，并生成具有不同激活时间的行地址。例如，预编程控制器121可以生成预编程控制信号以致使施加到字线的预编程电压的电压电平是单个预编程电压。此外，预编程控制器121可以生成行地址，以致使供应给邻近衬底的第一字线的第一预编程电压的第一施加持续时间短于供应给布置在第一字线上方的第二字线的第二预编程电压的第二施加持续时间。
在操作S430中，基于预编程电压控制信号生成预编程电压。例如，电压发生器130可以响应于预编程电压控制信号，生成具有相同电压电平的预编程电压。
在操作S450中，将预编程电压供应给根据行地址选择的字线达不同的施加持续时间。例如，行解码器140可以响应于行地址将预编程电压供应到每个字线达相应的施加持续时间。
参照图20B，在本实施例中，在字线当中，预编程电压和激活时间二者可以是不同的。该操作可以类似于图20A中的操作，并且重复描述可以被省略。在本实施例中，在操作S415中，生成预编程电压控制信号以用于生成多个预编程电压，而且生成行地址的不同激活时间。在操作S435中，基于预编程电压控制信号生成多个预编程电压。在操作S455中，根据特定字线或字线的组，将各种预编程电压供应达相应的不同的激活时间。
图21A和图21B分别是示出当执行根据一些实施例的预编程操作和擦除操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图。参照图21A，横轴表示时间，纵轴表示电压。例如，下部存储器单元可以是连接到比上部存储器单元更靠近衬底的第一字线的第一存储器单元。在预编程时段中，第一预编程电压V1可以被供应给第一字线达第一施加持续时间T1。在这种情况下，第一预编程电压V1的电压电平可以低于用于将存储器单元编程到第一编程状态(例如，图2中的P1)的编程电压的电压电平，但是其它实施例不限于此。随后，比第一预编程电压V1低的通过电压Vpass可以被供应给第一字线。随后，虽然未示出，但是预编程验证电压可以被供应给第一字线。
在擦除时段中，擦除电压VSUB可以被供应给衬底。擦除电压VSUB的电压电平可以高于第一预编程电压V1的电压电平，而且擦除电压VSUB的施加持续时间可以长于第一预编程电压V1的施加持续时间T1。随后，虽然未示出，但是擦除验证电压可以被供应给第一字线。
参照图21B，横轴表示时间，纵轴表示电压。上部存储器单元可以是连接到比下部存储器单元更远离衬底的第二字线的第二存储器单元。第二字线可以被布置在第一字线上方，并且在实施例中，其他字线可以不被布置在第一字线和第二字线之间。在其他实施例中，其它字线可以被布置在第一字线和第二字线之间。
在预编程时段中，第二预编程电压V2可以被供应给第二字线达第二施加持续时间T2。在这种情况下，第二施加持续时间T2可以长于第一施加持续时间T1，而且第二预编程电压V2的电压电平可以高于第一预编程电压V1的电压电平。因此，即使当第二存储器单元的沟道孔的直径大于第一存储器单元的沟道孔的直径或者第二存储器单元的隧道绝缘层的厚度厚于第一存储器单元的隧道绝缘层的厚度时，施加到第一存储器单元的电场应力也可以与施加到第二存储器单元的电场应力基本相同，因为第二预编程电压V2的电压电平高于第一预编程电压V1的电压电平。因此，由存储器单元的几何形状之间的差所导致的存储器单元的操作特性差异被补偿，并且下部存储器单元的额外劣化被减少或防止。此外，作为预编程操作的结果，每个存储器单元可以具有与基本相同的编程状态相对应的阈值电压，与电平无关。
图22是示出根据一些实施例的操作存储器设备的方法的流程图。参照图22，根据本实施例的方法可以是在图9的操作S190之后执行的方法，并且例如，可以包括在图4的存储器设备100中顺序地执行的操作。因此，以上参照图4和图9描述的细节可以适用于本实施例，而且重复的描述不被重复。
在操作S510中，生成软编程控制信号以用于单独控制对存储器单元的软编程操作。这里，软编程操作表示将编程电压(以下称为软编程电压)施加到已经对其执行了擦除操作的存储器单元中的至少一些，以减少擦除状态的分布宽度。例如，控制逻辑120可以基于字线的电平单独地确定供应给字线的软编程电压，从而生成软编程控制信号。控制逻辑120还可以包括软编程控制器，并且操作S510可以由软编程控制器来执行。
根据本实施例，该方法可以执行擦除操作，而且然后可以进一步执行软编程操作，并且因此，过擦除被防止，而且与擦除状态(例如，图2中的E)相对应的存储器单元分布的分布宽度被进一步缩窄。在一些实施例中，当从存储器控制器200接收到软编程命令时，控制逻辑120可以生成软编程控制信号。在一些实施例中，当从存储器控制器200接收到擦除命令时，控制逻辑120可以生成擦除控制信号，并且然后可以生成软编程控制信号。
在操作S530中，基于软编程控制信号，对存储器单元中的至少一些执行软编程操作。在一些实施例中，软编程控制信号可以包括根据字线具有不同电压电平的电压控制信号，并且电压发生器130可以根据电压控制信号生成具有不同电压电平的软编程电压。在一些实施例中，软编程控制信号可以包括在字线当中具有不同激活时间的行地址，而且行解码器140可以根据行地址将软编程电压分别供应给相应字线达不同的施加持续时间。
在操作S550中，对至少一些存储器单元执行软编程验证操作。详细地，可以通过将软编程验证电压施加到字线来执行软编程验证操作。当作为验证的结果，存储器单元的阈值电压低于基准电压时，可以执行操作S550，否则方法可以结束。然而，其他实施例不限于此。在其他实施例中，操作S550可以被省略。
图23A到图23D分别是示出当执行根据一些实施例的预编程操作、擦除操作和软编程操作时被施加到下部存储器单元的电压和被施加到上部存储器单元的电压的图。例如，图23A示出了根据实施例的施加到下部存储器单元的电压，而且图23B到图23D示出了根据一些实施例的施加到上部存储器单元的电压。例如，下部存储器单元可以是连接到比上部存储器单元更靠近衬底的第一字线的第一存储器单元，而且上部存储器单元可以是连接到比下部存储器单元更远离衬底的第二字线的第二存储器单元。
参照图23A，在预编程时段中，第一预编程电压V1可以被供应给第一字线达第一施加持续时间T1。随后，在擦除时段中，擦除电压VSUB可以被供应给衬底。随后，在软编程时段中，第一软编程电压V1可以被供应给第一字线达第一施加持续时间T1。然而，其他实施例不限于此。在其他实施例中，在软编程时段中施加到第一字线的软编程电压的电压电平或施加持续时间可以不同于在预编程时段中施加到第一字线的预编程电压的电压电平或施加持续时间。
参照图23B，在预编程时段中，第二预编程电压V2可以被供应给第二字线达第一施加持续时间T1。在这种情况下，第二预编程电压V2的电压电平可以高于第一预编程电压V1的电压电平。随后，在擦除时段中，擦除电压VSUB可以被供应给衬底。随后，在软编程时段中，第二软编程电压V2可以被供应给第二字线达第一施加持续时间T1。然而，其他实施例不限于此。在其他实施例中，在软编程时段中施加到第二字线的软编程电压的电压电平或施加持续时间可以不同于在预编程时段中施加到第一字线的预编程电压的电压电平或施加持续时间。
参照图23C，在预编程时段中，第一预编程电压V1可以被供应给第二字线达第二施加持续时间T2。在这种情况下，第二施加持续时间T2可以长于第一施加持续时间T1。随后，在擦除时段中，擦除电压VSUB可以被供应给衬底。随后，在软编程时段中，第一软编程电压V1可以被供应给第二字线达第二施加持续时间T2。然而，其他实施例不限于此。在其他实施例中，在软编程时段中施加到第二字线的软编程电压的电压电平或施加持续时间可以不同于在预编程时段中施加到第一字线的预编程电压的电压电平或施加持续时间。
参照图23D，在预编程时段中，第二预编程电压V2可以被供应给第二字线达第二施加持续时间T2。在这种情况下，第二施加持续时间T2可以长于第一施加持续时间T1，而且第二预编程电压V2的电压电平可以高于第一预编程电压V1的电压电平。随后，在擦除时段中，擦除电压VSUB可以被供应给衬底。随后，在软编程时段中，第二软编程电压V2可以被供应给第二字线达第二施加持续时间T2。然而，其他实施例不限于此。在其他实施例中，在软编程时段中施加到第二字线的预编程电压的电压电平或施加持续时间可以不同于在预编程时段中施加到第一字线的预编程电压的电压电平或施加持续时间。
图24是示出图4的存储器单元阵列的示例110'的电路图。参照图24，存储器单元阵列110'可以包括垂直排列的多个块BLKb和BLKu。详细地，存储器单元阵列110'可以包括布置在衬底上的底部块BLKb和布置在底部块BLKb上的上部块BLKu。底部块BLKb和上部块BLKu的每一个可以是具有垂直结构的NAND快闪存储器。
底部块BLKb可以包括多个NAND串、多个字线WLb0到WLb3、多个位线BLb0到BLb2、多个接地选择线GSLb0到GSLb2、多个串选择线SSLb0到SSLb2和公共源极线CBLb。这里，在其他实施例中，NAND串的数目、字线的数目、位线的数目、接地选择线的数目和串选择线的数目可以是不同的。
上部块BLKu可以包括多个NAND串、多个字线WLu0到WLu3、多个位线BLu0到BLu2、多个接地选择线GSLu0到GSLu2、多个串选择线SSLu0到SSLu2和公共源极线CBLu。这里，在其他实施例中，NAND串的数目、字线的数目、位线的数目、接地选择线的数目和串选择线的数目可以是不同的。
如上所述，底部块BLKb和上部块BLKu可以彼此基本类似地实现，并且可以基本类似于图5中所示的第一块BLK1来实现。包括在连接到底部块BLKb的第一字线WLb0的存储器单元中的沟道孔的直径可以基本类似于包括在连接到上部块BLKu的第一字线WLu0的存储器单元中的沟道孔的直径，并且可以相对较小。此外，包括在连接到底部块BLKb的第四字线WLb3的存储器单元中的沟道孔的直径可以基本类似于包括在连接到上部块BLKu的第四字线WLu3的存储器单元中的沟道孔的直径，并且可以相对较大。
因此，根据本实施例，供应给底部块BLKb的第一字线WLb0的预编程电压的施加持续时间和/或电压电平可以基本类似于与之对应的供应给上部块BLKu的第一字线WLu0的预编程电压的施加持续时间和/或电压电平。在这种情况下，上部块BLKu的第一字线WLu0和衬底之间的距离可以大于底部块BLKb的第一字线WLb0和衬底之间的距离，然而施加到第一字线WLu0的预编程电压可以与施加到第一字线WLb0的预编程电压基本相同。
此外，供应给底部块BLKb的上部字线WLb3的预编程电压的施加持续时间和/或电压电平可以基本类似于与之对应的供应给上部块BLKu的上部字线WLu3的预编程电压的施加持续时间和/或电压电平。在这种情况下，上部块BLKu的第四字线WLu3和衬底之间的距离可以大于底部块BLKb的第四字线WLb3和衬底之间的距离，然而施加到第四字线WLu3的预编程电压可以与施加到第四字线WLb3的预编程电压基本相同。
例如，根据本实施例，控制逻辑(例如，图4中的120)可以被配置为生成预编程控制信号，以使得供应给布置在彼此对应的底部块BLKb和上部块BLKu的级上的各字线的预编程电压的施加持续时间和/或电压电平是相同的。因此，根据本实施例，预编程电压的施加持续时间和/或电压电平可以不是取决于衬底和各字线之间的距离而恒定地增加，并且可以相对于NAND串和/或特定块中的存储器单元，考虑衬底和每个字线之间的距离来单独确定。
图25是示出图4的存储器单元阵列的另一示例的电路图。参照图25，存储器单元阵列110”可以包括垂直排列的多个块BLKb'和BLKu'。详细地，存储器单元阵列110”可以包括布置在衬底上的底部块BLKb'和布置在底部块BLKb'上的上部块BLKu'。底部块BLKb'和上部块BLKu'中的每个可以是具有垂直结构的NAND快闪存储器。根据本实施例的存储器单元阵列110”是图24的存储器单元阵列110'的修改，并且因此，将在下面详细描述它们之间的差异，并且类似的特征的描述可以被省略。
底部块BLKb'可以包括多个NAND串、多个字线WLb0到WLb3、多个位线BLb0到BLb2、多个接地选择线GSLb0到GSLb2、多个串选择线SSLb0到SSLb2和公共源极线CBLb。这里，在其他实施例中，NAND串的数目、字线的数目、位线的数目、接地选择线的数目和串选择线的数目可以是不同的。
上部块BLKu'可以包括多个NAND串、多个字线WLu0到WLu3、多个位线BLu0到BLu2、多个接地选择线GSLu0到GSLu2、多个串选择线SSLu0到SSLu2和公共源极线CBLu。这里，在其他实施例中，NAND串的数目、字线的数目、位线的数目、接地选择线的数目和串选择线的数目可以是不同的。
如上所述，上部块BLKu'可以相对于衬底沿垂直方向以底部块BLKb'倒转的形式来实现，而且上部块BLKu'和底部块BLKb'可以共享位线BLb0到BLb2。另外，上部块BLKu'和底部块BLKb'可以根据距衬底的距离，共享彼此对应的字线。例如，字线WLu3可以连接到字线WLb0，字线WLu2可以连接到字线WLb1，字线WLu1可以连接到字线WLb2，而且字线WLu0可以连接到字线WLb3。
根据本实施例，相同的预编程电压可以被施加到底部块BLKb'的第一字线WLb0和上部块BLKu'的第四字线WLu3。此外，相同的预编程电压可以被施加到底部块BLKb'的第四字线WLb3和上部块BLKu'的第一字线WLu0。例如，分别供应给底部块BLKb'的字线的每个预编程电压的施加持续时间和/或电压电平可以随着距衬底的距离增加而增加，而且分别供应给上部块BLKu'的字线的每个预编程电压的施加持续时间和/或电压电平也可以随着距衬底的距离增加而增加，即使上部块BLKu'的取向相对于底部块BLKb'被倒转。
详细地，根据本实施例，控制逻辑(例如，图4中的120)可以生成预编程控制信号，以使得供应给布置在彼此对应的底部块BLKb'和上部块BLKu'的级的各字线的预编程电压的施加持续时间和/或电压电平是相同的。因此，根据本实施例，预编程电压的施加持续时间和/或电压电平可以根据衬底和每个块内的每个字线之间的距离而增加。
图26是示意性地示出根据实施例的存储器系统20的框图。参照图26，存储器系统20可以包括存储器设备100和存储器控制器200a，而且存储器设备100可以包括存储器单元阵列110和控制逻辑120。根据本实施例的存储器设备100可以基本类似于图1的存储器设备100来实现。因此，以上参照图1到图25描述的细节可以适用于本实施例，而且重复的描述不被重复。
存储器控制器200a可以包括预编程控制器210和擦除控制器230。然而，存储器控制器200a的配置不限于此，而且预编程控制器210和擦除控制器230可以被实现为一个块。
预编程控制器210可以被配置为生成预编程控制信号以允许对要被执行擦除操作的存储器单元中的一些执行预编程操作，并且通过使用命令、地址、数据和/或控制信号将所生成的预编程控制信号发送到存储器设备100。在本实施例中，预编程控制器210可以被配置为基于衬底和每个字线之间的距离或者或者改变操作特性的其他结构差异来单独确定分别供应给字线的预编程电压，并且可以根据所确定的预编程电压来生成预编程控制信号。因此，分别供应给两个相邻字线的预编程电压的电压电平和/或施加持续时间可以不同。
此外，预编程控制器210可以被配置为基于编程/擦除周期计数来改变预编程控制信号。详细地，当编程/擦除周期计数等于或大于阈值时，预编程控制器210可以被配置为改变预编程控制信号以用于减小预编程电压的电压电平和/或施加持续时间。在这种情况下，预编程控制器210可以被配置为改变预编程控制信号以致使供应给下部字线的预编程电压的电压电平和/或施加持续时间的减小量大于供应给上部字线的预编程电压的电压电平和/或施加持续时间的减小量。
擦除控制器230可以被配置为生成擦除控制信号以用于允许在执行预编程操作之后对存储器单元执行擦除操作，并且通过使用命令、地址、数据和/或控制信号将所生成的擦除控制信号发送到存储器设备100。
虽然未示出，但是存储器控制器200a还可以包括软编程控制器。软编程控制器可以被配置为基于字线的电平单独地确定分别供应给字线的软编程电压，从而生成软编程控制信号。软编程控制器可以被配置为通过使用命令、地址、数据和/或控制信号将所生成的软编程控制信号发送到存储器设备100。
图27是示出根据实施例的存储器控制器200a和存储器设备100的操作的流程图。参照图27，在操作S610中，存储器控制器200a可以生成预编程命令。在操作S620中，存储器控制器200a可以生成预编程控制信号。详细地，存储器控制器200a可以生成预编程控制信号以允许对要被执行擦除操作的存储器单元中的一些执行预编程操作。
在操作S630中，存储器控制器200a可以将命令和地址发送到存储器设备100。在这种情况下，可以通过使用命令、地址、数据和/或控制信号将所生成的预编程控制信号发送到存储器设备100。在操作S640中，存储器设备100可以根据所发送的预编程控制信号对至少一些存储器单元执行预编程操作。
在操作S650中，存储器控制器200a可以生成擦除命令。在操作S660中，存储器控制器200a可以将命令和地址发送到存储器设备100。在操作S670中，存储器设备100可以响应于所发送的命令和地址，对所选择的存储器单元执行擦除操作。
图28是示出根据一些实施例的存储器控制器200a和存储器设备100的操作的流程图。参照图28，根据本实施例的方法可以包括在图27的操作S670之后执行的操作。因此，以上参照图27描述的细节可以适用于本实施例，而且重复的描述不被重复。
在操作S710中，存储器控制器200a可以生成软编程命令。在操作S720中，存储器控制器200a可以生成软编程控制信号。详细地，存储器控制器200a可以生成软编程控制信号以允许对要被执行擦除操作的存储器单元中的至少一些执行软编程操作。
在操作S730中，存储器控制器200a可以将命令和地址发送到存储器设备100。在这种情况下，可以通过使用命令、地址、数据和/或控制信号将所生成的软编程控制信号发送到存储器设备100。在操作S740中，存储器设备100可以根据所发送的软编程控制信号对至少一些存储器单元执行软编程操作。
图29是示出在存储卡系统1000中使用根据一些实施例的存储器设备的示例的框图。参照图29，存储卡系统1000可以包括主机1100和存储卡1200。主机1100可以包括主机控制器1110和主机连接器1120。存储卡1200可以包括卡连接器1210、卡控制器1220和存储器设备1230。在这种情况下，存储卡1200可以通过使用图1到图28的实施例来实现。
例如，存储卡1200可以被配置为在执行擦除操作之前执行预编程操作。在这种情况下，预编程操作可以基于衬底和每个字线之间的距离或者操作特性的其他差异，根据用于单独控制对存储器单元的预编程操作的预编程控制信号来执行。因此，基于衬底和每个字线之间的距离或者其他结构差异，由存储器单元的几何形状之间的差所导致的存储器单元的操作特性中的差异被补偿。虽然在沟道孔的直径更小或隧道绝缘层的厚度更薄的情况下，与存储器单元相对应的编程速度/擦除速度更快，但是可以基于预编程控制信号来执行预编程操作，并且因此，包括在NAND串中的存储器单元的阈值电压可以对应于基本相同的编程状态。
主机1100可以被配置为将数据写入存储卡1200或读取存储在存储卡1200中的数据。主机控制器1110可以被配置为通过主机连接器1120将命令CMD、由包括在主机1100中的时钟发生器(未示出)生成的时钟信号CLK和数据DATA发送到存储卡1200。
响应于通过卡连接器1210接收的命令，卡控制器1220可以被配置为与由包括在卡控制器1220中的时钟发生器(未示出)生成的时钟信号同步地将数据存储在存储器设备1230中。存储器设备1230可以被配置为存储从主机1100发送的数据。
存储卡1200可以利用紧凑闪存卡(CFC)、微驱动、智能媒体卡(SMC)、多媒体卡(MMC)、安全数字卡(SDC)、记忆棒、通用串行总线(USB)闪存驱动器等来具体实施。
图30是示出在固态盘(SSD)系统2000中使用根据一些实施例的存储器设备的示例的框图。参照图30，SSD系统2000可以包括主机2100和SSD2200。SSD 2200可以被配置为通过信号连接器向主机2100发送或者从主机2100接收信号，并且通过电力连接器接收电力。SSD2200可以包括SSD控制器2210、辅助电力设备2220和多个存储器设备2230、2240和2250。在这种情况下，SSD 2200可以通过使用图1到图29中的实施例来实现。
详细地，存储器设备2230、2240和2250中的每一个可以被配置为在执行擦除操作之前执行预编程操作。在这种情况下，预编程操作可以基于衬底和每个字线之间的距离，根据用于单独控制对存储器单元的预编程操作的预编程控制信号来执行。因此，基于衬底和每个字线之间的距离或者其他结构差异，由存储器单元的几何形状之间的差所导致的存储器单元的操作特性差异被补偿。虽然在沟道孔的直径小或隧道绝缘层的厚度薄的情况下，与存储器单元相对应的编程速度/擦除速度快，但是可以基于预编程控制信号来执行预编程操作，并且因此，包括在NAND串中的存储器单元的阈值电压可以对应于基本相同的编程状态。
根据实施例的存储卡、非易失性存储器设备和卡控制器可以使用各种形式的封装来安装。例如，根据实施例的快闪存储器设备和/或存储器控制器可以通过使用诸如层叠封装(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、塑料带引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、叠片内裸片封装、晶片内裸片形式、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料标准四边扁平封装(MQFP)、薄型四边扁平封装(TQFP)、小外型集成电路(SOIC)、缩小型小外型封装(SSOP)、薄型小外型封装(TSOP)、薄型四边扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级结构封装(WFP)、晶片级处理堆叠封装(WSP)等的封装来安装。
一些实施例包括存储器设备，其包括：具有多个NAND串的存储器单元阵列，每个NAND串包括分别连接到垂直堆叠在衬底上的多个字线的多个存储器单元；以及控制逻辑，被配置为生成用于预编程至少一些存储器单元的预编程控制信号，其中控制逻辑在擦除存储器单元之前，基于衬底与字线当中的用于预编程至少一些存储器单元的字线之间的相应距离来生成预编程控制信号。
一些实施例包括存储器系统，其包括：存储器设备，该存储器设备包括具有多个NAND串的存储器单元阵列，每个NAND串包括分别连接到垂直堆叠在衬底上的多个字线的多个存储器单元；以及存储器控制器，被配置为控制存储器设备在擦除存储器单元之前预编程至少一些存储器单元，并且基于衬底与字线当中的用于预编程至少一些存储器单元的字线之间的各距离来生成用于预编程至少一些存储器单元的预编程控制信号。
一些实施例包括操作存储器设备的方法，该存储器设备包括多个NAND串，每个NAND串包括分别连接到垂直堆叠在衬底上的多个字线的多个存储器单元，该方法包括基于衬底和字线之间的各距离来生成用于预编程存储器单元的预编程控制信号，基于预编程控制信号通过将预编程电压分别施加到至少一些字线来预编程分别连接到所述至少一些字线的存储器单元，并且对存储器单元执行擦除操作。
一些实施例包括操作存储器系统的方法，该存储器系统包括：具有多个NAND串的存储器设备，每个NAND串包括分别连接到垂直堆叠在衬底上的多个字线的多个存储器单元；以及控制存储器设备的存储器控制器，该方法包括：由存储器控制器基于衬底与字线当中的用于预编程存储器单元的字线之间的各距离，生成用于预编程存储器单元的预编程控制信号；由存储器控制器发送所生成的预编程控制信号到存储器设备；基于预编程控制信号，通过将预编程电压分别施加到至少一些字线来预编程分别连接到所述至少一些字线的存储器单元；由存储器控制器生成用于擦除存储器单元的擦除命令；由存储器控制器发送所生成的擦除命令到存储器控制器；以及响应于擦除命令来擦除存储器单元。
虽然已经参照具体实施例示出和描述了实施例，但是可以在形式和细节上做出各种改变而不脱离所附权利要求的精神和范围。

Claims (19)

1.一种操作包含第一块和第二块的存储器设备的方法，所述方法包括：
将第一预编程电压施加到在衬底上排列的第一块的第一字线；
将第二预编程电压施加到在第一块上方垂直排列的第二块的第二字线；以及
对第一块或第二块执行擦除操作，
其中第一预编程电压的第一电压电平低于第二预编程电压的第二电压电平，
其中第一块和第二块中的每一个包含多个NAND串，
其中每一个NAND串包含分别连接至在衬底上垂直堆叠的多个字线的多个存储器单元，以及
其中当编程/擦除周期计数等于或大于阈值时，第一电压电平和第二电压电平被降低。
2.如权利要求1所述的方法，其中第一预编程电压的第一施加持续时间短于第二预编程电压的第二持续时间。
3.如权利要求2所述的方法，其中当编程/擦除周期计数等于或大于阈值时，第一施加持续时间和第二施加持续时间被缩短。
4.如权利要求3所述的方法，其中第一施加持续时间改变的第一量大于第二施加持续时间改变的第二量。
5.如权利要求1所述的方法，其中第一电压电平改变的第一量大于第二电压电平改变的第二量。
6.如权利要求1所述的方法，其中第一块被连接至第一字线下方的接地选择线、和接地选择线下方的公共源极线，以及
其中第二块被连接至第二字线上方的串选择线、和串选择线上方的位线。
7.如权利要求1所述的方法，当编程/擦除周期计数小于阈值时，执行施加第一预编程电压。
8.一种操作包含第一块和第二块的存储器设备的方法，所述方法包括：
当编程/擦除周期计数小于阈值时，将第一预编程电压施加到在衬底上排列的第一块的第一字线；
将第二预编程电压施加到在第一块上方垂直排列的第二块的第二字线；
对第一块或第二块执行擦除操作，
其中第一预编程电压和第二预编程电压的电压电平或施加持续时间彼此不同，
其中第一块和第二块中的每一个包含多个NAND串，以及
其中每一个NAND串包含分别连接至在衬底上垂直堆叠的多个字线的多个存储器单元，以及
其中当编程/擦除周期计数等于或大于阈值时，电压电平被降低或者施加持续时间被缩短。
9.如权利要求8所述的方法，其中当编程/擦除周期计数等于或大于阈值时，施加减小了的第一预编程电压。
10.如权利要求8所述的方法，其中第一预编程电压的第一电压电平低于第二预编程电压的第二电压电平。
11.如权利要求8所述的方法，其中第一预编程电压的第一施加持续时间短于第二预编程电压的第二持续时间。
12.如权利要求8所述的方法，其中第一块被连接至第一字线下方的接地选择线、和接地选择线下方的公共源极线，以及
其中第二块被连接至第二字线上方的串选择线、和串选择线上方的位线。
13.一种操作包含第一块和第二块的存储器设备的方法，所述方法包括：
将第一预编程电压施加到在衬底上排列的第一块的第一字线；
将第二预编程电压施加到在第一块上方垂直排列的第二块的第二字线；以及
对第一块或第二块执行擦除操作，
其中第一预编程电压的第一施加持续时间短于第二预编程电压的第二持续时间，
其中第一块和第二块中的每一个包含多个NAND串，
其中每一个NAND串包含分别连接至在衬底上垂直堆叠的多个字线的多个存储器单元，以及
其中当编程/擦除周期计数等于或大于阈值时，第一施加持续时间和第二施加持续时间被缩短。
14.如权利要求13所述的方法，其中第一预编程电压的施加起始时间与第二预编程电压的施加起始时间相同，以及
其中第一预编程电压的施加结束时间早于第二预编程电压的施加结束时间。
15.如权利要求13所述的方法，其中第一预编程电压的施加结束时间与第二预编程电压的施加结束时间相同，以及
第一预编程电压的施加起始时间晚于第二预编程电压的施加起始时间。
16.如权利要求13所述的方法，还包括：在施加第一预编程电压之后，将比第一预编程电压低的通过电压施加到第一字线。
17.如权利要求13所述的方法，还包括：在施加第二预编程电压之后，将比第二预编程电压低的通过电压施加到第二字线。
18.如权利要求13所述的方法，其中第一预编程电压的第一电压电平低于第二预编程电压的第二电压电平。
19.如权利要求13所述的方法，其中第一块被连接至第一字线下方的接地选择线、和接地选择线下方的公共源极线，以及
其中第二块被连接至第二字线上方的串选择线、和串选择线上方的位线。
CN201610708102.8A 2015-08-25 2016-08-23 存储器设备、存储器系统及其操作方法 Active CN106486166B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911139505.5A CN111128283B (zh) 2015-08-25 2016-08-23 存储器设备、存储器系统及其操作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0119816 2015-08-25
KR1020150119816A KR102295528B1 (ko) 2015-08-25 2015-08-25 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201911139505.5A Division CN111128283B (zh) 2015-08-25 2016-08-23 存储器设备、存储器系统及其操作方法

Publications (2)

Publication Number Publication Date
CN106486166A CN106486166A (zh) 2017-03-08
CN106486166B true CN106486166B (zh) 2021-01-12

Family

ID=58096869

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911139505.5A Active CN111128283B (zh) 2015-08-25 2016-08-23 存储器设备、存储器系统及其操作方法
CN201610708102.8A Active CN106486166B (zh) 2015-08-25 2016-08-23 存储器设备、存储器系统及其操作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201911139505.5A Active CN111128283B (zh) 2015-08-25 2016-08-23 存储器设备、存储器系统及其操作方法

Country Status (3)

Country Link
US (2) US9916900B2 (zh)
KR (1) KR102295528B1 (zh)
CN (2) CN111128283B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180028312A (ko) * 2016-09-08 2018-03-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 프로그램 방법
US10199111B1 (en) * 2017-08-04 2019-02-05 Micron Technology, Inc. Memory devices with read level calibration
KR102369391B1 (ko) * 2017-12-27 2022-03-02 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치
KR102388068B1 (ko) * 2018-03-12 2022-04-19 삼성전자주식회사 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치
US10529433B1 (en) 2018-08-13 2020-01-07 Micron Technology, Inc. Offset memory component automatic calibration (AUTOCAL) error recovery for a memory sub-system
CN113628659B (zh) * 2018-08-28 2023-12-15 长江存储科技有限责任公司 一种擦除方法、装置及计算机可读存储介质
JP2020047350A (ja) 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置
KR102643666B1 (ko) * 2018-11-23 2024-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US11081170B2 (en) * 2018-12-19 2021-08-03 Micron Technology, Inc. Apparatus and methods for programming memory cells responsive to an indication of age of the memory cells
KR102643672B1 (ko) * 2018-12-19 2024-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR20200104668A (ko) * 2019-02-27 2020-09-04 삼성전자주식회사 수직형 메모리 장치 및 이의 동작 방법
CN110265082A (zh) * 2019-05-17 2019-09-20 长江存储科技有限责任公司 半导体存储器件的擦除方法及半导体存储器件
KR20210000409A (ko) * 2019-06-25 2021-01-05 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11049566B2 (en) * 2019-07-31 2021-06-29 Micron Technology, Inc. Erase cycle healing using a high voltage pulse
US11461035B2 (en) 2020-12-18 2022-10-04 Micron Technology, Inc. Adjusting a preprogram voltage based on use of a memory device
US20230041949A1 (en) * 2021-08-05 2023-02-09 Macronix International Co., Ltd. Programming memory devices
US11955182B2 (en) 2022-05-17 2024-04-09 Sandisk Technologies Llc Adaptive pre-programming

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013100958A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Cycling endurance extending for memory cells of a non-volatile memory array
CN104103318A (zh) * 2013-04-12 2014-10-15 三星电子株式会社 操作存储控制器的方法和包括存储控制器的数据存储设备
US8891303B1 (en) * 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
WO2015038439A1 (en) * 2013-09-11 2015-03-19 Sandisk Technologies Inc. Dynamic erase voltage step size selection for 3d non-volatile memory

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093287A (ja) 1999-09-24 2001-04-06 Sony Corp 不揮発性半導体記憶装置
KR100685643B1 (ko) 2002-07-06 2007-02-22 주식회사 하이닉스반도체 플래시 메모리의 소거 방법
US7282957B2 (en) * 2004-07-27 2007-10-16 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US7593259B2 (en) * 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
US7668019B2 (en) * 2006-11-28 2010-02-23 Samsung Electronics Co., Ltd. Non-volatile memory device and erasing method thereof
US7511996B2 (en) * 2006-11-30 2009-03-31 Mosaid Technologies Incorporated Flash memory program inhibit scheme
US7468918B2 (en) * 2006-12-29 2008-12-23 Sandisk Corporation Systems for programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101438666B1 (ko) 2008-03-25 2014-11-03 삼성전자주식회사 전하의 측면 이동을 줄일 수 있는 메모리 장치의 작동 방법
US8199579B2 (en) 2009-09-16 2012-06-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101702060B1 (ko) 2010-02-19 2017-02-02 삼성전자주식회사 3차원 반도체 장치의 배선 구조체
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101139081B1 (ko) 2010-07-09 2012-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거 방법
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101710089B1 (ko) 2010-08-26 2017-02-24 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP2012155806A (ja) 2011-01-28 2012-08-16 Toshiba Corp 不揮発性半導体記憶装置
KR20130059007A (ko) * 2011-11-28 2013-06-05 삼성전자주식회사 불휘발성 메모리 및 그것을 포함하는 메모리 장치
US9543024B2 (en) 2012-03-29 2017-01-10 Intel Corporation Nonvolatile memory erasure techniques
US8891312B2 (en) * 2012-04-23 2014-11-18 Macronix International Co., Ltd. Method and apparatus for reducing erase time of memory by using partial pre-programming
US8842477B2 (en) 2012-06-01 2014-09-23 Spansion Llc Method, apparatus, and manufacture for flash memory adaptive algorithm
JP5583185B2 (ja) 2012-10-12 2014-09-03 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
US8982626B2 (en) * 2013-06-05 2015-03-17 Sandisk Technologies Inc. Program and read operations for 3D non-volatile memory based on memory hole diameter
WO2015066794A1 (en) * 2013-11-08 2015-05-14 Conversant Intellectual Property Management Inc. A three-dimensional nonvolatile memory cell structure with upper body connection

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013100958A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Cycling endurance extending for memory cells of a non-volatile memory array
CN104103318A (zh) * 2013-04-12 2014-10-15 三星电子株式会社 操作存储控制器的方法和包括存储控制器的数据存储设备
WO2015038439A1 (en) * 2013-09-11 2015-03-19 Sandisk Technologies Inc. Dynamic erase voltage step size selection for 3d non-volatile memory
US8891303B1 (en) * 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device

Also Published As

Publication number Publication date
CN111128283A (zh) 2020-05-08
KR102295528B1 (ko) 2021-08-30
US10224109B2 (en) 2019-03-05
US20170062059A1 (en) 2017-03-02
KR20170024483A (ko) 2017-03-07
CN106486166A (zh) 2017-03-08
US9916900B2 (en) 2018-03-13
CN111128283B (zh) 2021-04-20
US20180204621A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
CN106486166B (zh) 存储器设备、存储器系统及其操作方法
US9799404B2 (en) Memory device, memory system and method of operating memory device
US10090045B2 (en) Programming method of non volatile memory device according to program speed of memory cells
US9947416B2 (en) Nonvolatile memory device, operating method thereof and memory system including the same
CN108074603B (zh) 非易失性存储器装置及其操作方法以及控制逻辑
KR102233810B1 (ko) 비휘발성 메모리 장치 및 그것의 워드라인 구동 방법
JP5723222B2 (ja) 不揮発性メモリー装置、そのプログラム方法、不揮発性メモリー装置を含むメモリーシステム、電子装置及びシステム
US8634246B2 (en) Nonvolatile memory device, operating method thereof and memory system including the same
KR101913331B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 비휘발성 메모리 시스템, 그것의 프로그램 방법, 그리고 그것을 제어하는 컨트롤러 동작 방법
CN106504791B (zh) 存储装置、存储系统、操作存储装置以及存储系统的方法
US20120051138A1 (en) Nonvolatile memory device, operating method thereof and memory system including the same
US11170856B2 (en) Memory device and a storage system using the same
KR102258117B1 (ko) 불휘발성 메모리 장치 및 그것의 소거 방법
KR20120121170A (ko) 반도체 장치 및 이의 동작 방법
CN110580929A (zh) 非易失性存储器装置及非易失性存储器装置的擦除方法
CN109493905B (zh) 非易失性存储装置及其编程方法
KR102090677B1 (ko) 비휘발성 메모리 장치 및 그것의 동작 방법
US11217314B2 (en) Non-volatile memory device and method of operating the same
JP2011210337A (ja) 不揮発性半導体記憶装置およびその書き込み方法
KR102361642B1 (ko) 비휘발성 메모리 장치의 프로그램 방법 및 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20170308

Assignee: Intelligent Cornerstone Technology Co.,Ltd.

Assignor: SAMSUNG ELECTRONICS Co.,Ltd.

Contract record no.: X2023990000786

Denomination of invention: Memory devices, memory systems, and their operating methods

Granted publication date: 20210112

License type: Exclusive License

Record date: 20230830