CN106462551A - 用于为多处理器核心装置分配装置引脚所有权的装置及方法 - Google Patents

用于为多处理器核心装置分配装置引脚所有权的装置及方法 Download PDF

Info

Publication number
CN106462551A
CN106462551A CN201580027974.1A CN201580027974A CN106462551A CN 106462551 A CN106462551 A CN 106462551A CN 201580027974 A CN201580027974 A CN 201580027974A CN 106462551 A CN106462551 A CN 106462551A
Authority
CN
China
Prior art keywords
pin
core
processor
embedded equipment
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580027974.1A
Other languages
English (en)
Inventor
布莱恩·克里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN106462551A publication Critical patent/CN106462551A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287—Multiplexed DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio

Abstract

本发明涉及一种嵌入式装置，其具有多个处理器核心，其各自具有多个外围装置，其中每一外围装置具有输出。此外，提供具有多个可分配外部引脚的壳体及每一可分配外部引脚的受保护的引脚所有权逻辑且其经配置以可编程为将相关可分配外部引脚的输出功能分配到所述多个处理器核心中的仅一者。

Description

用于为多处理器核心装置分配装置引脚所有权的装置及方法
相关申请案的交叉参考
本申请案主张2014年6月5日申请的共同拥有的第62/008,273号美国临时专利申请案的优先权，所述专利申请案的全文以引用的方式并入本文中。
技术领域
本发明涉及多处理器核心装置，特定地说，本发明涉及多处理器核心微控制器。
背景技术
微控制器是芯片上的系统且不仅包括中央处理单元(CPU)，而且还包括存储器、I/O端口及多个外围装置。例如多核心微控制器的多处理器核心装置不仅包括一个CPU而且还包括两个或两个以上中央处理核心。此装置提供增加的性能，增加的安全性及辅助软件开发。在嵌入式装置中，这些装置需要使用具有大量引脚的壳体。
大多数多核心装置被设计成用于其中处理器核心经设计而在功能或用途方面无“不同”的对称多处理器核心操作。此类系统无需具有一个特定处理器核心以控制特定装置引脚。具有不对称多处理器核心的其它装置通常将其它“核心”用于专属功能，例如无需接近装置引脚的浮动点。
然而，具有多处理器核心的其它装置在其中特定装置引脚可分配到特定处理器核心的高引脚数封装中实施。
发明内容
因此，需要具有数目减少的外部引脚的多核心装置。
根据实施例，嵌入式装置可包括：多个处理器核心，其各自包括多个外围装置，其中每一外围装置可包括输出；壳体，其包括多个可分配外部引脚；及每一可分配外部引脚的受保护的引脚所有权逻辑且其经配置以可编程为将相关可分配外部引脚的输出功能分配到多个处理器核心中的仅一者。
根据进一步实施例，受保护的引脚所有权逻辑可包括具有与嵌入式装置的处理器核心一样多的输入及单个输出的一多路复用器。根据进一步实施例，受保护的引脚所有权逻辑可进一步包括经配置以防止相关可分配外部引脚的再分配的锁定逻辑。根据进一步实施例，受保护的引脚所有权逻辑可包括经配置以通过多路复用器选择处理核心的配置寄存器。根据进一步实施例，所述配置寄存器可布置于相关处理核心的快闪存储器中。根据进一步实施例，指定写入序列可能需要写入到所述配置寄存器。根据进一步实施例，每一处理器可包括每一可分配外部引脚的经配置以选择与所述处理器相关联的多个外围装置中的一者的输出的外围引脚选择模块。根据进一步实施例，每一外围引脚选择模块可经配置以仅由所述相关处理核心控制。根据进一步实施例，所述外围引脚选择模块可包括控制多路复用器的特殊功能寄存器。根据进一步实施例，每一处理核心可为32位处理核心且壳体包括少于或等于32个外部引脚。根据进一步实施例，所述壳体可包括28个外部引脚。根据进一步实施例，外部引脚的输入功能可路由到一个以上外围装置或处理核心。
根据另一实施例，一种用于将多处理核心布置于嵌入式装置中的方法可包括以下步骤：将多个处理器核心布置于壳体中，所述多个处理器核心各自包括多个外围装置，其中每一外围装置可包括输出，且其中所述壳体包括多个可分配外部引脚；且为每一可分配外部引脚提供经配置以可编程为将相关可分配外部引脚的输出功能分配到多个处理器核心中的仅一者的受保护的引脚所有权逻辑。
根据进一步实施例，所述方法可包括控制受保护的引脚所有权逻辑内的多路复用器的步骤，所述多路复用器具有与嵌入式装置的处理器核心一样多的输入及单个输出。根据进一步实施例，所述方法可包括控制受保护的引脚所有权逻辑内的锁定逻辑以防止相关可分配外部引脚的再分配的步骤。根据进一步实施例，所述方法可包括编程配置寄存器以通过多路复用器选择处理核心的步骤。根据所述方法的进一步实施例，在复位嵌入式装置的过程中，存储于所述配置寄存器中的引脚配置被传送到多路复用器控制以用于选择输出。根据所述方法的进一步实施例，所述配置寄存器可布置于相关处理核心的快闪存储器中。根据所述方法的进一步实施例，指定写入序列可能需要写入到所述配置寄存器。根据所述方法的进一步实施例，每一处理器可包括每一可分配外部引脚的外围引脚选择模块且所述方法包括通过外围引脚选择模块的多路复用器选择与所述处理器有关联的多个外围装置中的一者的输出。根据所述方法的进一步实施例，每一外围引脚选择模块可经配置以仅由所述相关处理核心控制。根据所述方法的进一步实施例，外部引脚的输入功能可路由到一个以上外围装置或处理核心。
附图说明
图1展示引脚分配逻辑的实施例的框图；
图2展示根据图1的外围引脚选择模块的实施例；及
图3展示示范性双核心微控制器的框图。
具体实施方式
根据各种实施例，当维持应用灵活性时，有限的数个装置引脚可分配到装置中的每一处理器的(若干)外围装置，且提供保护以避免来自一个处理器的无意干扰影响另一处理器的装置引脚的功能。根据各种实施例，可提出提供具有指定哪个处理器拥有特定装置引脚以用于输出的能力的不对称多处理器核心装置的方法论。
外围引脚选择(PPS)功能模块允许将某些可变外部引脚分配到内部功能。所述PPS模块经实施用于装置上的每一处理器的装置中的每一功能性引脚。
根据实施例，可设计可布置于具有比处理核心中的每一者的总线宽度更少的引脚的壳体中的多处理器微控制器。因此，28引脚壳体可包括(例如)其中每一核心是32位微处理器核心的双核心微控制器。
图1展示具有(例如)四个处理器核心(图1中未展示)的单个芯片微控制器的实施例。提供有限的多个可分配外部引脚150。此外，此装置当然可具有其功能不可被改变的某些固定功能引脚，例如(例如)电源引脚。每一处理器核心与每一外部可分配引脚的其自身的外围引脚选择(PPS)模块120a、b、c、d相关联。每一PPS模块110a、b、c、d包括每一功能性装置引脚150的每一处理器的逻辑110(图1中每个处理核心仅展示一个)。因此，每一功能性装置引脚150及每一处理核心存在引脚所有权逻辑(POL)块110。
所述逻辑可(例如)包括控制选择选为驱动装置引脚150的外围装置的输出的多路复用器140的配置寄存器130。根据各种实施例，输出选择经复制使得其它电路可决定哪个处理器的外围装置实际上可接近相应装置引脚150。
图1展示四个示范性外围装置，其中各自被四个处理核心中的一者所拥有。然而，每一处理核心可包括多个外围装置或模块。外围装置可具有输入及/或输出功能。虽然输入可路由到各种外围装置(甚至是与不同处理核心有关联的外围装置)，但是一个所选择的外围装置的仅一个输出功能可被分配到外部引脚，否则将发生碰撞或冲突。与处理核心有关联的I/O端口根据各种实施例可被视为外围装置或模块且其输出功能因此可分配到外部引脚。
在图1的特定实施例中，第一外围装置170与CPU1有关联，第二外围装置175与CPU2有关联，第三外围装置180与CPU3有关联且第四外围装置与CPU4有关联。相应外围引脚选择模块120a、b、c、d经编程以选择多个外围装置中的一者。图1仅展示所述所选择的外围装置。然而，当每一PPS模块120经设计以实际上从其外围装置的集区中选择外围装置或模块时，每一PPS模块120可连接到相关CPU的多个外围装置或模块，如将参考图2所详细解释。
图1进一步以经指示的块110展示与装置中的每一功能性引脚150有关联的POL(引脚所有权逻辑)逻辑的典型例子。每一引脚150具有通过位于(例如)受保护的存储器(例如快闪存储器)中的配置位130控制的多路复用器140。这些配置位130由用户编程以指定哪个处理器存取在特定装置引脚150上的输出。配置位130控制从由所选择的处理器拥有的预先选择的外围装置中选择数据的相应多路复用器140。此POL块110经复制用于每一功能性装置引脚。
图2展示典型PPS模块120的实施例的另一图式。其展示单个PPS模块内的示范性逻辑。每一处理器可拥有一或多个外围装置210、220、230、240。这些外围装置的一些或全部可与通过寄存器250控制的多路复用器260耦合。根据一些实施例，寄存器250专属于拥有所述外围装置的相应处理器。多路复用器260的输出270与多处理器核心引脚所有权逻辑110耦合。
根据各种实施例，包括多处理器核心的嵌入式系统可被设计成用于引脚数十分低的封装，例如，28引脚壳体可用于具有双核心的微控制器。在此低引脚壳体中，装置引脚是稀缺物品，因此根据各种实施例提供机构以允许用户分配外围装置引脚功能。
根据各种实施例，方法论可经提供使得不对称多处理器核心装置中的每一处理器核心指定其哪些外围装置功能连接到功能性装置引脚。术语“不对称”意指每一处理核心可具有与其有关联的不同外围装置，其中某些外围装置可仅对一个处理器核心来说是唯一的而其它外围装置可嵌入到一个以上或全部核心中。
为此，多核心装置中的每一处理器具有：
每一引脚的PPS多路复用器260。
每一PPS多路复用器具有指定与装置引脚的外围装置连接的寄存器250。寄存器250可为可仅由一个处理核心(即相应外围装置的所有者)存取的特殊功能寄存器。特殊功能寄存器250优选可被存储器映射到随机存取存储器(RAM)。此特殊功能寄存器可类似于控制如以下所解释的所有权的配置寄存器而操作。
经指定以提供输出功能的任何外部引脚具有相关PPS。同时，在一些实施例中，每一处理核心可具有数个不同PPS且并非所有外部引脚都可用于每一处理核心。
与每一装置引脚150有关联的引脚所有权配置位130根据各种实施例优选位于快闪及/或RAM存储器中。这些引脚所有权配置位130可控制哪个处理器核心有权在每一装置引脚150上输出信号。举例来说，此寄存器在四核心装置中可具有四位。内部控制逻辑可允许一次仅设置一位。例如，设置一位可自动清除所有其它位。其它机构也是可行的，例如，可使用其中所存储的值表示与相应核心的关联性的二位寄存器。如果配置寄存器具有比所需更多的位，那么无效设置可能仅将一相应引脚分配到非特定处理器。此引脚接着可仅用于输入。
所有处理器核心可同时将装置引脚用于输入功能，但由客户经由引脚所有权配置位130指定在特定装置引脚上输出信号的能力。
根据一些实施例，每一功能性装置引脚具有：
非易失性快闪存储器中的相关引脚所有权配置位；及
通过引脚配置位控制的相关引脚多路复用器。
快闪存储器可包括防止意外引脚配置改变的写入锁定逻辑。用户在(例如)编程期间配置引脚所有权位。因此，根据此实施例，引脚所有权可仅在编程期间改变且不可在程序控制下动态地改变。在复位中，将引脚配置信息传送到MUX控制。
因此，各种实施例提供受保护的手段来定义哪个处理器拥有哪些装置引脚以用于输出目的。
根据进一步实施例，控制软件可进一步包含只要(例如)图1中展示的锁定机构160不被激活用于引脚便允许分配的改变的例程。因此，可阻碍某些引脚的再分配。因此，如果已通过一个处理器核心完成某一任务，那么可仅再分配引脚。
仍根据进一步实施例，此阻碍功能可建立于相关控制寄存器160中。例如，多个位可指示针对哪个处理器核心提供阻碍功能。根据又进一步实施例，仅已激活阻碍功能的经分配的处理器核心能够复位所述阻碍功能。因此，仅可通过当前已被分配引脚的处理器提升引脚分配的阻碍。
图3展示单个壳体中的双核心微控制器的实施例的框图。如所可见，所述装置基本上包括两个分离的处理核心310及340，其各自具有多个相关外围装置及其自身的存储器。所述处理核心可为具有单独程序存储器(例如，快闪存储器及数据存储器)的哈佛(Harvard)结构。然而，其它架构可适用。关于这些元件，微控制器不共享其资源中的任何者。因此，集成电路装置基本上包括两个单独微控制器，其各自包括CPU310，340、快闪存储器320，360、随机存取存储器330，350及与相应CPU310或340有关联的多个外围装置或模块(外围装置A、外围装置B…外围装置N)。每一处理核心310，320的外围装置可通过可优选存储器映射到相应RAM330及360的相应特殊功能寄存器来控制。特定来说，图2中所展示的PPS控制寄存器250可存储器映射到RAM。因此，可确保相应核心的专属性，这是因为其它处理核心不存取未分配到其的任何存储器。
如图3中所指示，快闪存储器可分别包含可控制PPO模块370的设置的配置寄存器325及365。PPO模块在图3中展示为一个块且可含有各自对单个外部引脚负责的多个PPO单元。图3根据快闪存储器325及365中的配置位的设置而通过将某些外围装置的输出与外部引脚150的部分连接的虚线指示编程于单元370中的示范性设置。然而，其它配置方法可适用，例如布置于RAM中或独立于主要存储器的易失性或非易失性寄存器。

Claims (22)

1.一种嵌入式装置，其包括：
多个处理器核心，其各自包括多个外围装置，其中每一外围装置可包括输出；
壳体，其包括多个可分配外部引脚；及
每一可分配外部引脚的受保护的引脚所有权逻辑且其经配置以可编程为将相关可分配外部引脚的输出功能分配到所述多个处理器核心中的仅一者。
2.根据权利要求1所述的嵌入式装置，其中所述受保护的引脚所有权逻辑包括具有与所述嵌入式装置的处理器核心一样多的输入及单个输出的多路复用器。
3.根据权利要求1所述的嵌入式装置，其中所述受保护的引脚所有权逻辑进一步包括经配置以防止所述相关可分配外部引脚的再分配的锁定逻辑。
4.根据权利要求1所述的嵌入式装置，其中所述受保护的引脚所有权逻辑包括经配置以通过多路复用器选择处理核心的配置寄存器。
5.根据权利要求4所述的嵌入式装置，其中所述配置寄存器布置于所述相关处理核心的快闪存储器中。
6.根据权利要求5所述的嵌入式装置，其中指定写入序列需要写入到所述配置寄存器。
7.根据权利要求1所述的嵌入式装置，其中每一处理器针对每一可分配外部引脚包括经配置以选择与所述处理器相关联的所述多个外围装置中的一者的输出的外围引脚选择模块。
8.根据权利要求7所述的嵌入式装置，其中每一外围引脚选择模块经配置以仅通过所述相关处理核心可控制。
9.根据权利要求7所述的嵌入式装置，其中所述外围引脚选择模块包括控制多路复用器的特殊功能寄存器。
10.根据权利要求1所述的嵌入式装置，其中每一处理核心是32位处理核心且所述壳体包括少于或等于32个外部引脚。
11.根据权利要求10所述的嵌入式装置，其中所述壳体包括28个外部引脚。
12.根据权利要求1所述的嵌入式装置，其中外部引脚的输入功能可路由到一个以上外围装置或处理核心。
13.一种用于将多处理核心布置于嵌入式装置中的方法，其包括以下的步骤：
将多个处理器核心布置于壳体中，所述多个处理器核心各自包括多个外围装置，其中每一外围装置可包括输出，且其中所述壳体包括多个可分配外部引脚；及
为每一可分配外部引脚提供经配置以可编程为将相关可分配外部引脚的输出功能分配到所述多个处理器核心中的仅一者的受保护的引脚所有权逻辑。
14.根据权利要求13所述的方法，所述方法包括控制所述受保护的引脚所有权逻辑内的多路复用器的步骤，所述多路复用器具有与所述嵌入式装置的处理器核心一样多的输入及单个输出。
15.根据权利要求13所述的方法，所述方法进一步包括控制所述受保护的引脚所有权逻辑内的锁定逻辑以防止所述相关可分配外部引脚的再分配的步骤。
16.根据权利要求13所述的方法，所述方法进一步包括编程配置寄存器以通过多路复用器选择处理核心的步骤。
17.根据权利要求16所述的方法，其中在复位所述嵌入式装置时，存储于所述配置寄存器中的引脚配置被传送到多路复用器控制以用于选择输出。
18.根据权利要求16所述的方法，其中所述配置寄存器布置于所述相关处理核心的快闪存储器中。
19.根据权利要求18所述的方法，其中指定写入序列需要写入到所述配置寄存器。
20.根据权利要求13所述的方法，其中每一处理器针对每一可分配外部引脚包括外围引脚选择模块，且所述方法包括通过所述外围引脚选择模块的多路复用器选择与所述处理器相关联的所述多个外围装置中的一者的输出。
21.根据权利要求20所述的方法，其中每一外围引脚选择模块经配置以仅通过所述相关处理核心可控制。
22.根据权利要求20所述的方法，其中外部引脚的输入功能可路由到一个以上外围装置或处理核心。
CN201580027974.1A 2014-06-05 2015-06-05 用于为多处理器核心装置分配装置引脚所有权的装置及方法 Pending CN106462551A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462008273P 2014-06-05 2014-06-05
US62/008,273 2014-06-05
US14/729,879 US9921982B2 (en) 2014-06-05 2015-06-03 Device and method to assign device pin ownership for multi-processor core devices
US14/729,879 2015-06-03
PCT/US2015/034378 WO2015188048A1 (en) 2014-06-05 2015-06-05 Device and method to assign device pin ownership for multi-processor core devices

Publications (1)

Publication Number Publication Date
CN106462551A true CN106462551A (zh) 2017-02-22

Family

ID=53484153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580027974.1A Pending CN106462551A (zh) 2014-06-05 2015-06-05 用于为多处理器核心装置分配装置引脚所有权的装置及方法

Country Status (7)

Country Link
US (1) US9921982B2 (zh)
EP (1) EP3152671B1 (zh)
JP (1) JP2017520829A (zh)
KR (1) KR20170013872A (zh)
CN (1) CN106462551A (zh)
TW (1) TWI649654B (zh)
WO (1) WO2015188048A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9921988B2 (en) * 2014-06-05 2018-03-20 Microchip Technology Incorporated Device and method to assign device pin functionality for multi-processor core devices
US20180373658A1 (en) * 2017-06-27 2018-12-27 Microsoft Technology Licensing, Llc Conflict resolution on gpio pin multiplexing
US11379398B2 (en) 2019-06-04 2022-07-05 Microchip Technology Incorporated Virtual ports for connecting core independent peripherals

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991910A (en) * 1997-10-29 1999-11-23 Microchip Technology Incorporated Microcontroller having special mode enable detection circuitry and a method of operation therefore
CN1276561A (zh) * 1999-04-08 2000-12-13 密克罗奇普技术公司 重新配置微控制器中功能电路引线分配的设备和方法
JP2002032355A (ja) * 2000-07-17 2002-01-31 Fujitsu Ltd マイクロコンピュータ
CN1359075A (zh) * 2000-11-15 2002-07-17 德克萨斯仪器股份有限公司 具有耦联子系统存储器总线的多芯数字信号处理器装置
US6496880B1 (en) * 1999-08-26 2002-12-17 Agere Systems Inc. Shared I/O ports for multi-core designs
CN1732444A (zh) * 2001-11-14 2006-02-08 英特尔公司 适合向多处理器提供专用或共享存储器的存储器及其方法
US20060179275A1 (en) * 2005-02-08 2006-08-10 Takeshi Yamazaki Methods and apparatus for processing instructions in a multi-processor system
CN1855085A (zh) * 2005-04-20 2006-11-01 国际商业机器公司 用于在多处理器计算机中提供有效虚拟时基的方法和设备
US7256611B2 (en) * 2000-05-31 2007-08-14 Silicon Laboratories Inc. Cross-bar matrix with LCD functionality
CN101490959A (zh) * 2006-06-02 2009-07-22 密克罗奇普技术公司 动态外围功能重映射到集成电路装置的外部输入-输出连接
CN102057357A (zh) * 2008-06-11 2011-05-11 松下电器产业株式会社 多处理器系统
US20110260752A1 (en) * 2010-04-27 2011-10-27 Sebastien Jouin General purpose input/output pin mapping
CN106415524A (zh) * 2014-06-05 2017-02-15 密克罗奇普技术公司 用于多处理器核心装置的ice引脚功能

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413763B1 (ko) 2001-07-13 2003-12-31 삼성전자주식회사 탭드 코아 선택회로를 구비하는 반도체 집적회로
JP2003106211A (ja) * 2001-10-01 2003-04-09 Fujitsu Ten Ltd 自動車用内燃機関制御装置
US7199607B2 (en) * 2004-12-22 2007-04-03 Infineon Technologies Ag Pin multiplexing
US7543261B2 (en) * 2005-04-27 2009-06-02 Lsi Corporation I/O planning with lock and insertion features
US7962670B2 (en) * 2007-06-06 2011-06-14 Lantiq Deutschland Gmbh Pin multiplexing
US8327173B2 (en) * 2007-12-17 2012-12-04 Nvidia Corporation Integrated circuit device core power down independent of peripheral device operation
US7859134B2 (en) * 2007-12-21 2010-12-28 Sandisk Corporation Self-configurable multi-regulator ASIC core power delivery
JP4920015B2 (ja) * 2008-09-03 2012-04-18 日立オートモティブシステムズ株式会社 分散制御用制御ソフトウェアおよび電子制御装置
US9904646B2 (en) * 2011-09-27 2018-02-27 Microchip Technology Incorporated Virtual general purpose input/output for a microcontroller
US10102050B2 (en) * 2015-02-05 2018-10-16 Microchip Technology Incorporated System and method for generating cross-core breakpoints in a multi-core microcontroller
US10002102B2 (en) * 2015-03-13 2018-06-19 Microchip Technology Incorporated Low-pin microcontroller device with multiple independent microcontrollers
US10002103B2 (en) * 2015-03-13 2018-06-19 Microchip Technology Incorporated Low-pin microcontroller device with multiple independent microcontrollers

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991910A (en) * 1997-10-29 1999-11-23 Microchip Technology Incorporated Microcontroller having special mode enable detection circuitry and a method of operation therefore
CN1276561A (zh) * 1999-04-08 2000-12-13 密克罗奇普技术公司 重新配置微控制器中功能电路引线分配的设备和方法
US6496880B1 (en) * 1999-08-26 2002-12-17 Agere Systems Inc. Shared I/O ports for multi-core designs
US7256611B2 (en) * 2000-05-31 2007-08-14 Silicon Laboratories Inc. Cross-bar matrix with LCD functionality
JP2002032355A (ja) * 2000-07-17 2002-01-31 Fujitsu Ltd マイクロコンピュータ
CN1359075A (zh) * 2000-11-15 2002-07-17 德克萨斯仪器股份有限公司 具有耦联子系统存储器总线的多芯数字信号处理器装置
CN1732444A (zh) * 2001-11-14 2006-02-08 英特尔公司 适合向多处理器提供专用或共享存储器的存储器及其方法
US20060179275A1 (en) * 2005-02-08 2006-08-10 Takeshi Yamazaki Methods and apparatus for processing instructions in a multi-processor system
CN1855085A (zh) * 2005-04-20 2006-11-01 国际商业机器公司 用于在多处理器计算机中提供有效虚拟时基的方法和设备
CN101490959A (zh) * 2006-06-02 2009-07-22 密克罗奇普技术公司 动态外围功能重映射到集成电路装置的外部输入-输出连接
CN102057357A (zh) * 2008-06-11 2011-05-11 松下电器产业株式会社 多处理器系统
US20110260752A1 (en) * 2010-04-27 2011-10-27 Sebastien Jouin General purpose input/output pin mapping
CN106415524A (zh) * 2014-06-05 2017-02-15 密克罗奇普技术公司 用于多处理器核心装置的ice引脚功能

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MICROCHIP: "dsPIC33F&PIC24H系列参考手册", 《HTTP://WWW.MICROCHIP.COM.CN/NEWCOMMUNITY/?M=DOWNLOAD&A=INDEX&ID=28》 *
MICROCHIP: "Microchip推出体积最小、成本最低的全新PIC32单片机", 《HTTP://WWW.MICROCHIP.COM.CN/NEWCOMMUNITY/INDEX.PHP?M=ARTICLE&A=SHOW&ID=22》 *
牛金海: "《TMS320C66x KeyStone架构多核DSP入门与实例精解》", 30 April 2014, 上海：上海交通大学出版社 *

Also Published As

Publication number Publication date
JP2017520829A (ja) 2017-07-27
US9921982B2 (en) 2018-03-20
TWI649654B (zh) 2019-02-01
EP3152671A1 (en) 2017-04-12
TW201610686A (zh) 2016-03-16
US20150356037A1 (en) 2015-12-10
EP3152671B1 (en) 2023-03-01
KR20170013872A (ko) 2017-02-07
WO2015188048A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
US9921988B2 (en) Device and method to assign device pin functionality for multi-processor core devices
JP4806403B2 (ja) コンフィグラブルな機能選択機構
US10241946B2 (en) Multi-channel DMA system with command queue structure supporting three DMA modes
CN107430564B (zh) 具有多个独立微控制器的微控制器装置
JP2008502057A5 (zh)
CN107430565B (zh) 具有多个独立微控制器的低接脚微控制器装置
DE102013203365A1 (de) Verfahren und Schaltungsanordnung für kontrollierte Zugriffe auf Slave-Einheiten in einem Ein-Chip-System
JPWO2017056725A1 (ja) 車載制御装置
JP2017517067A5 (zh)
CN103649923A (zh) 一种numa系统内存镜像配置方法、解除方法、系统和主节点
CN106462551A (zh) 用于为多处理器核心装置分配装置引脚所有权的装置及方法
CN105335227B (zh) 一种节点内的数据处理方法、装置和系统
CN109891398A (zh) 具有可编程优先级级别的系统仲裁器
CN103226480A (zh) 用于动态地重新配置多核系统的操作系统的设备和方法
CN102841813B (zh) 分配存储器资源的系统和方法
CN104267929A (zh) 计算系统以及在该计算系统中操作锁的方法
JP2006350622A (ja) マルチプロセッサシステム
RU2019139730A (ru) Вычислительная машина с надежным и защищенным соединением с интернетом или сетью, обеспечивающая средства для обработки, манипуляции, приема, передачи и хранения информации, защищенной от хакеров, перехватчиков, вирусов, вредоносных программ и т.п.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222