CN1276561A - 重新配置微控制器中功能电路引线分配的设备和方法 - Google Patents
重新配置微控制器中功能电路引线分配的设备和方法 Download PDFInfo
- Publication number
- CN1276561A CN1276561A CN00118161.0A CN00118161A CN1276561A CN 1276561 A CN1276561 A CN 1276561A CN 00118161 A CN00118161 A CN 00118161A CN 1276561 A CN1276561 A CN 1276561A
- Authority
- CN
- China
- Prior art keywords
- electronic equipment
- lead
- wire
- functional circuit
- sign
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Microcomputers (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种重新配置微控制器中的功能电路的引线分配的设备和方法。该设备包括第一引线、第二引线和多路复用器。该多路复用器接收标志,并在该标志等于1时把该功能电路连接到第一引线,在该标志等于0时把该功能电路连接到第二引线。还提供了与该多路复用器连接的、用来存储该标志的配置寄存器。第一引线可在标志等于0时被连接到另一功能电路。这使两个功能电路可同时工作。
Description
本发明涉及微控制器,尤其涉及使用了多路复用器和配置寄存器的微控制器,多路复用器和配置寄存器使外部功能可在两条不同引线之间进行切换,由此实现了与先前设备的兼容和两台外部设备可同时使用。
近来计算机领域的技术发生了显著和迅速的变化。尤其是微处理器和微控制器的速度不断提高。技术上的这种迅速提高的结果是:小型计算机系统的制造商已发现需要比过去更经常地升级其系统。这种升级过程包括引进全新的系统、改型老的系统以及有时既做升级也做改型。
虽然客户希望不断地升级他们的计算机系统,但只有极少客户愿意或能够在每次出现新的微处理器时更换其整个系统。所以芯片制造商和计算机系统制造商已认识到使自己的微处理器或微控制器与先前设备兼容的重要性。已有几种不同方法可实现兼容性。
一种方法是通过利用微编程进行仿真、即通过改进操作系统的一部分或通过利用类似体系结构来实现兼容性。虽然已实现了这种兼容性,但芯片只能提供向下的软件兼容。这指的是例如为8或16位微处理器芯片编制的软件可在32位芯片上执行。但是,随着芯片设计不断的发展,小型计算机制造商仍将需要保持在新和旧的小型计算机设计中使用的那些不同微处理器芯片的库存。不是说,向下软件兼容不要求向下的硬件兼容。
实际上,通常的情形恰好相反。这就是说,为了使较老的小型计算机系统能够利用新芯片的优点,尽管芯片引线分配具有兼容性,仍需要重新设计或改型系统来接纳新的芯片。理由是新的芯片除更快外,还具有新的功能。这就会造成设备维护和库存的成本增大。
美国专利4,677,548号公开了不需要改变较老的系统就可在新和较老的系统中使用的芯片。该专利公开的芯片包含一些与已有计算机系统中被其取代的芯片的未被使用的一些引线连接的兼容电路。这些兼容电路与包含新增加的功能或已改变等级的功能的新芯片的内部连接。在这种解决方案中,新芯片就如已有芯片那样安装在已有计算机系统内。这样安装之后,这些兼容电路使新芯片按照与被取代芯片相同的方式运行,但速度更高。当该新芯片安装在为其设计的系统内时,这些兼容电路使之能以新功能的可选等级进行操作。虽然这一方案实现了向下兼容,但不能够多次使用一条或多条引线,这样就没有最充分地利用输入/输出引线。
美国专利5,375,209号公开了实现一条或多条引线的多次使用的装置。该专利公开了具有多条输入/输出引线和与这些输入/输出引线连接的处理电路的微处理器。该专利还公开了这样的电路,该电路有选择地断开处理电路与一条或多条输入/输出引线的连接,以便与增强功能相关的引线可被断开,由此实现与所需微处理器功能的兼容。于是,该专利公开了通过禁止一种功能和启动另一种功能在两种不同功能之间进行切换的装置和方法。但这一解决方案的局限之处在于没有公开使功能从一条引线改变到另一条引线,这样就不能同时使用能够在一条引线上完成功能的两台不同的外部设备。
本发明通过提供这样的电子设备解决已有技术的上述问题以及其它的缺陷和不足,该电子设备包括处理电路和具有第一引线、第二引线、功能电路以及多路复用器的可配置引线结构。多路复用器接收标志,在标志为1时把功能电路连接到第一引线,而在所述标志为0时把功能电路连接到第二引线。在一优选实施例中,还提供了与多路复用器连接的、存储标志的配置寄存器。
在一替代实施例中,第一引线在标志为0时被连接到另一功能电路。这就使两个功能电路可同时工作。在另一替代实施例中,多路复用器可把功能电路连接到电子设备上的任何输入/输出引线。
在本发明的再一替代实施例中,提供了配置在能够以多种模式工作的电子设备中的引线的方法。该优选方法包括以下步骤:在一种操作模式下把功能电路分配给第一引线作为缺省设定,在另外的操作模式下把该功能电路重新分配给第二引线。该方法还可包括在另外的操作模式下把另一功能电路分配给第一引线的步骤,以便这两个功能电路能够在另外的操作模式下同时工作。重新分配步骤既可在电子设备初始被编程时执行,也可在电子设备正常操作期间执行。
一旦阅读详细描述和附图,其它实施例对本领域普通技术人员将是显而易见的。
图1是本发明一实施例的简要方框图,表示使用户能够把与一功能电路相关的功能从一条引线改变到另一条引线的电路;
图2是本发明另一实施例的简要方框图,表示使用户能够把一功能电路从一条引线重新分配给另一条引线和把另一功能电路分配给该条引线、由此使这两个功能电路能够同时工作的电路;
图3是本发明另一实施例的简要方框图,表示使用户能够把与一功能电路相关的功能从微控制器上的一条引线改变到任意其它若干条引线的电路;
图4是本发明另一实施例的简要方框图,表示使用户能够把多个功能电路分配和重新分配给微控制器上的若干条引线中的任一条引线的电路。
现在参看附图,特别参看图1,标号10简要地表示本发明的微控制器的一部分电路。电路10包括功能电路12,如CCP 2(俘获、比较和PWM)模块、定时器1、定时器3、USART或任何其它功能电路。功能电路12通过引线P1或引线P2与外界连接。引线P1和P2是通用输入/输出引线。
电路10还包括响应从配置寄存器16接收的标志把功能电路12连接到引线P1或引线P2的多路复用器14。多路复用器14通过通信线路18与功能电路12连接、通过通信线路20与引线P1连接、通过通信线路22与引线P2连接、通过通信线路24与配置寄存器16连接。如果多路复用器14从配置寄存器16接收的标志是“1”,就把功能电路12连接到引线P1;如果从配置寄存器16接收的标志是“0”,就把功能电路12连接到引线P2。这样,通过使用多路复用器14和配置寄存器16,电路10就使用户能够把与功能电路12相关的功能从一条引线改变到另一条引线。
配置寄存器16是非易失存储器,最好是单比特EPROM(可擦可编程只读存储器)或快闪存储器。它存储标志,在图1的实施例中是“0”或“1”。在缺省设定中,标志等于“1”。缺省设定由制造商确定,使微控制器可应用于已有设备,就是说,使微控制器向下兼容。换一种说法,本发明的微控制器是应用广泛的通用微控制器,例如可应用于烤面包机、防锁制动器、无键输入等。经常因为微控制器性能的提高增强了潜在应用的操作而要在上述的应用中更换微控制器。在这种情况下,就要求新的改进了的微控制器、如本发明的微控制器与在将要应用该控制器的系统中的已有微控制器的操作兼容。正是在这种情况下要使用缺省设定。
例如,在一种应用中,已有微控制器(将要被本发明的微控制器取代)中的功能电路12可从引线P1接收到其输入/输出。在这种情况下,因为“1”的缺省标志把功能电路12连接到引线P1,所以用户将不需要改变该缺省设定。因此,如上所述,缺省设定使本发明的微控制器向下兼容。
在用户想把与功能电路12相关的功能从引线P1改变到引线P2的情况下,用户只需改变缺省设定。运只需通过把存储在配置寄存器16中的标志从“1”改变为“0”即可实现。本领域普通技术人员都懂得,通过执行一个或多个程序步骤,包括至少一个表写入,就可改变配置寄存器中的标志。因为在最佳实施例中,配置寄存器16的编程存储器是16比特宽的,而表锁存器只是8比特,所以把标志从“1”改变成为“0”需要两次表写入。但是,与编程配置寄存器16有关的具体步骤不构成本发明的一部分。
在本发明的一个方面中,缺省设定在编程模式期间、即在用户配置微控制器时被改变。在此模式期间,利用从微控制器之外接收的指令编程(或重新编程)配置寄存器16。另一种做法是可在微控制器正常操作期间,利用从微控制器内部的处理电路接收的指令重新编程配置寄存器16。后一种做法可动态地重新配置微控制器。
在本发明另一实施例中,如图2所示,设置了第二功能电路26,例如与定时器控制器相关的内部电路。电路10′设计成这样,即当把与功能电路12相关的功能从引线P1改变到引线P2时,可把与功能电路26相关的功能连接到引线P1。这是利用配置比特27来实现的,该配置比特最好是RAM比特。但是,在本发明一替代实施例中,配置比特27可以是单比特EPROM,这就使得可在编程模式期间执行重新编程。配置比特27存储可利用通信线路28传送给功能电路26的指令(标志)。当该标志等于“0”时,功能电路26与引线P1断开连接。而当该标志等于“1”时,功能电路26通过通信线路29与引线P1连接。
在缺省设定中,标志等于“0”,即在这种设定中,功能电路26不工作。但在正常工作期间,存储在配置比特26中的标志的值可被改变,以便把功能电路26连接到引线P1(或使之与引线P1断开连接)。以下描述完成这一切的步骤。但是,如上所述,该方法的详情不是本发明的核心。
在本发明一替代实施例中,如图3所示,可把与功能电路12相关的功能从引线P1改变到任何其它通用的输入/输出引线P2至Pn,这里的n是微控制器上的通用输入/输出引线的总数。在这一实施例中,多路复用器14′具有n个输出端,配置寄存器16′为x比特,2x≥n。例如,在微控制器具有40条引线而其中的33条是通用输入/输出引线的情况下,n=33。在这种情况下,多路复用器14′具有33个输出端,而配置寄存器16′将是6比特。多路复用器14′通过通信线路118与功能电路12连接,通过通信线路124与配置寄存器连接,通过通信线路120至134与引线P1至Pn连接。
在另一替代实施例中,本发明被扩展至多个功能电路。在这一实施例中,如图4所示,用标号FC1、FC2、FC3、...、FCm表示的多个功能电路可连接到通用输入/输出引线P1至Pn中的任一个。这是利用交叉点开关30来实现的,该交叉点开关30从配置寄存器16″接收标志,配置寄存器16″与配置寄存器16′相同,最好是多比特EPROM。在该实施例的一种可能的变形中,当标志包含某一地址、如4引线×4功能电路阵列中的“0000”时,交叉点开关30就把功能电路FC1连接到引线P1。用通信线路41和51实现这一连接。在这种变形的另一个例子中,当标志是“0001”时,交叉点开关30就把功能电路FC1连接到引线P2。用通信线路41和52实现这一连接。在这种变形的再一个例子中,当标志是“0100”时,交叉点开关30就把功能电路FC2连接到引线P1。用通信线路42和51实现这一连接。本发明的这一实施例可有多种变形。
本领域普通技术人员还懂得,本发明还可以有其它实施例。在另外的替代实施例中,用多个多路复用器来把多个功能电路连接到微控制器上的通用输入/输出引线中的任一条。在本发明的再一个方面中,可用一个或多个多路分解器来把多个功能电路连接到单个输入/输出引线。
因此,本领域普通技术人员都懂得,本发明非常适合于实现上述目的和优点。虽然针对具体实施例对本发明进行了描述,但本发明不限于这些实施例。本领域普通技术人员懂得本发明可有许多变形和改进。描述的本发明的各实施例只是本发明的范围的例示性说明而已,不是对其的限制。例如,虽然描述了把本发明应用于微控制器,但还可应用于包括、但不限于任何微控制器的其他集成电路。所以,本发明只受所附权利要求书的精神和范围的限制。
Claims (19)
1.具有处理电路和可配置引线结构的电子设备,所述电子设备包括:
(a)第一引线;
(b)第二引线;
(c)功能电路;以及
(d)多路复用器,能够(i)接收标志,(ii)在该标志等于1时把功能电路连接到第一引线;以及(iii)在所述标志等于0时把功能电路连接到第二引线。
2.如权利要求1的电子设备,还包括与多路复用器连接的、存储标志的配置寄存器。
3.如权利要求2的电子设备,其中的配置寄存器是单比特EPROM或快闪存储器。
4.如权利要求1的电子设备,其中的功能电路是俘获、比较和PWM模块、定时器1、定时器3或USART。
5.如权利要求1的电子设备,其中的第一引线在所述标志等于0时被连接至另一功能电路。
6如权利要求5的电子设备,还包括与该另一功能电路连接的、存储等于0或1的标志的配置比特。
7如权利要求6的电子设备,当存储在配置比特中的标志等于0时,电子设备处于缺省状态,使得该电子设备与已有的电子设备兼容。
8.如权利要求6的电子设备,其中的配置比特是RAM比特或单比特EPROM。
9.如权利要求6的电子设备,其中的另一功能电路在存储在配置比特中的标志等于1时被连接到第一引线。
10.如权利要求9的电子设备,当配置比特中的标志等于1时,两个功能电路可同时工作。
11.如权利要求5的电子设备,该另一功能电路是定时振荡器。
12.如权利要求1的电子设备,其中的多路复用器可把功能电路连接到电子设备上的任何输入/输出引线。
13.具有处理电路和可配置引线结构的电子设备,所述电子设备包括:
(a)多个功能电路;
(b)多条引线;以及
(c)可把多个功能电路的任一个连接到多条引线中的任一条的交叉点开关。
14.如权利要求13的电子设备,还包括存储标志的配置寄存器,该标志被传送给交叉点开关,命令该交叉点开关把某一功能电路连接到某条引线。
15.如权利要求14的电子设备,其中的配置比特是多比特EPROM。
16.配置能够以多种模式进行操作的电子设备上的引线的方法,包括以下步骤:
(a)在一种模式下把一功能电路分配给第一引线作为缺省设定;以及
(b)在另一种模式下把该功能电路重新分配给第二引线。
17.如权利要求16的方法,还包括在该另一种操作模式下把另一功能电路分配给第一引线,以便运两个功能电路能够在该另一种操作模式下同时工作的步骤。
18.如权利要求16的方法,其中的重新分配步骤是在电子设备被初始编程时执行的。
19.如权利要求16的方法,其中的重新分配步骤是在电子设备操作期间执行的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US28859899A | 1999-04-08 | 1999-04-08 | |
US09/288,598 | 1999-04-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1276561A true CN1276561A (zh) | 2000-12-13 |
Family
ID=23107812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN00118161.0A Pending CN1276561A (zh) | 1999-04-08 | 2000-04-10 | 重新配置微控制器中功能电路引线分配的设备和方法 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1043662B1 (zh) |
JP (1) | JP2000330968A (zh) |
KR (1) | KR20010006971A (zh) |
CN (1) | CN1276561A (zh) |
AT (1) | ATE221682T1 (zh) |
DE (1) | DE60000296T2 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102710186A (zh) * | 2011-03-28 | 2012-10-03 | 联发科技股份有限公司 | 用以控制马达装置的控制芯片与方法 |
CN106462551A (zh) * | 2014-06-05 | 2017-02-22 | 密克罗奇普技术公司 | 用于为多处理器核心装置分配装置引脚所有权的装置及方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7379859B2 (en) * | 2001-04-24 | 2008-05-27 | Mentor Graphics Corporation | Emulator with switching network connections |
US6349058B1 (en) * | 2001-02-16 | 2002-02-19 | Microchip Technology Incorporated | Electronic circuit and method for storing configuration and calibration information in a non-volatile memory array |
US6816919B2 (en) * | 2001-07-16 | 2004-11-09 | Ge Fanuc Automation North America, Inc. | Method and system for configuring input/output points |
US7158536B2 (en) | 2004-01-28 | 2007-01-02 | Rambus Inc. | Adaptive-allocation of I/O bandwidth using a configurable interconnect topology |
GB2411495A (en) * | 2004-02-27 | 2005-08-31 | Cyan Holdings Ltd | Method and apparatus for generating configuration data |
JP5930802B2 (ja) * | 2012-03-30 | 2016-06-08 | ラピスセミコンダクタ株式会社 | 汎用入出力ポート接続制御回路、半導体装置、及び汎用入出力ポート接続制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4644353A (en) * | 1985-06-17 | 1987-02-17 | Intersil, Inc. | Programmable interface |
US5218707A (en) * | 1988-10-28 | 1993-06-08 | Dallas Semiconductor Corp. | Integrated circuit with remappable interrupt pins |
GB9508932D0 (en) * | 1995-05-02 | 1995-06-21 | Xilinx Inc | FPGA with parallel and serial user interfaces |
-
2000
- 2000-04-07 DE DE60000296T patent/DE60000296T2/de not_active Expired - Fee Related
- 2000-04-07 EP EP00107116A patent/EP1043662B1/en not_active Expired - Lifetime
- 2000-04-07 AT AT00107116T patent/ATE221682T1/de active
- 2000-04-08 KR KR1020000018440A patent/KR20010006971A/ko not_active Application Discontinuation
- 2000-04-10 CN CN00118161.0A patent/CN1276561A/zh active Pending
- 2000-04-10 JP JP2000108694A patent/JP2000330968A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102710186A (zh) * | 2011-03-28 | 2012-10-03 | 联发科技股份有限公司 | 用以控制马达装置的控制芯片与方法 |
US8773059B2 (en) | 2011-03-28 | 2014-07-08 | Mediatek Inc. | Controller chip with signal swapping capability for controlling motor device and related method thereof |
CN102710186B (zh) * | 2011-03-28 | 2014-11-19 | 联发科技股份有限公司 | 用以控制马达装置的控制芯片与方法 |
CN106462551A (zh) * | 2014-06-05 | 2017-02-22 | 密克罗奇普技术公司 | 用于为多处理器核心装置分配装置引脚所有权的装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2000330968A (ja) | 2000-11-30 |
DE60000296D1 (de) | 2002-09-05 |
EP1043662A1 (en) | 2000-10-11 |
DE60000296T2 (de) | 2003-04-17 |
ATE221682T1 (de) | 2002-08-15 |
KR20010006971A (ko) | 2001-01-26 |
EP1043662B1 (en) | 2002-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6002638A (en) | Memory device having a switchable clock output and method therefor | |
US6347367B1 (en) | Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures | |
CA2415281C (en) | Architecture and method for partially reconfiguring an fpga | |
US7348798B2 (en) | Programmable logic device, configuration apparatus, and configuration method | |
CN1244069A (zh) | 半导体器件的可编程管脚指定 | |
US20100293307A1 (en) | Programmable routing module | |
KR960704274A (ko) | 데이터 스트림 모드를 스위칭할 수 있는 메모리 장치(memory device with switching of date stream modes) | |
US6483183B1 (en) | Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller | |
CN1276561A (zh) | 重新配置微控制器中功能电路引线分配的设备和方法 | |
US5465106A (en) | Generic driver interface card | |
US6725283B2 (en) | Programmable controller | |
CN112988271A (zh) | 一种被动SelectMAP模式下动态配置FPGA的系统及其方法 | |
CN111103959B (zh) | 寄存器复位系统及芯片 | |
CN101162430A (zh) | 存储卡及更新存储卡程序的方法 | |
US5463589A (en) | Method and system for automatic configuration of memory devices | |
US7188010B2 (en) | Device and method for converting a diagnostic interface to SPI standard | |
CN112597732B (zh) | 一种通过软件配置改变iic器件地址的方法及系统 | |
KR100275020B1 (ko) | 과도적인 효과에 의한 영향을 받지 않고 회로 스위칭이 가능한반도체 논리회로 장치 | |
CN103955559A (zh) | 一种用于多模块芯片的双向io复用方法及电路 | |
CN112486882A (zh) | 一种背板上单板信号的复用装置及复用方法 | |
US20040133709A1 (en) | Method and system for personalized I/O device initialization | |
JP2002541547A (ja) | 複数のデータプロセッサを使用するデータ処理 | |
CN113409851B (zh) | 一种对多区块同时编程的方法装置、电子设备及存储介质 | |
US6964045B1 (en) | Multiple program storage within a programmable logic controller system | |
CN115952114A (zh) | 一种主板高速通讯接口复用方法、系统、设备及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |