KR20010006971A - 마이크로컨트롤러에 있는 하나 이상의 기능회로들의 핀할당을 재구성배치하기 위한 장치 및 방법 - Google Patents

마이크로컨트롤러에 있는 하나 이상의 기능회로들의 핀할당을 재구성배치하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20010006971A
KR20010006971A KR1020000018440A KR20000018440A KR20010006971A KR 20010006971 A KR20010006971 A KR 20010006971A KR 1020000018440 A KR1020000018440 A KR 1020000018440A KR 20000018440 A KR20000018440 A KR 20000018440A KR 20010006971 A KR20010006971 A KR 20010006971A
Authority
KR
South Korea
Prior art keywords
electronic device
pin
flag
circuit
functional circuit
Prior art date
Application number
KR1020000018440A
Other languages
English (en)
Inventor
죠셉더블유. 트라이스
에드워드브리안 볼즈
로드니 드레이크
Original Assignee
씨. 필립 채프맨
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨. 필립 채프맨, 마이크로칩 테크놀로지 인코포레이티드 filed Critical 씨. 필립 채프맨
Publication of KR20010006971A publication Critical patent/KR20010006971A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

마이크로컨트롤러에 기능회로들의 핀 할당들을 재구성배치하기 위한 장치 및 방법이 제공된다. 장치는 제 1 핀, 제 2 핀, 기능회로 및 멀티플렉서를 포함한다. 멀티플렉서는 플래그를 수신하고, 플래그가 1일 때에 제 1 핀에 기능회로를 결합시키고; 그리고 상기 플래그가 0 일 때 제 2 핀에 기능회로를 결합시키도록 작동할 수 있다. 플래그를 저장하는 구성 레지스터가 또한 제공되며, 멀티플렉서에 연결된다. 제 1 핀은 플래그가 0 일 때에 다른 하나의 기능회로에 결합될 수 있다. 이것은 두 기능회로들이 동시에 동작하는 것을 가능하게 한다. 방법에서, 기능회로는 하나의 동작모드에서 디폴팅 세팅으로서 제 1 핀에 할당된다. 변형 동작모드에서 제 2 핀에 재할당된다. 방법은 변형동작모드에서 다른 기능회로를 제 1 핀에 할당하는 단계를 추가로 포함하여, 두 기능회로들은 변형모드에서 동시에 동작할 수 있다. 재구성배치는 전자장치가 초기에 프로그램될 때 또는 그의 정작동작에서 수행될 수 있다.

Description

마이크로컨트롤러에 있는 하나 이상의 기능회로들의 핀 할당을 재구성배치하기 위한 장치 및 방법{Apparatus and method for reconfiguring the pin assignments of one or more functional circuit in a microcontroller}
본 발명은 마이크로컨트롤러들에 관한 것으로, 보다 구체적으로는 주변 기능이 두 개의 다른 핀들 사이에서 스위칭될 수 있게 하여, 공지의 장치들과의 호환성 및 두 개의 주변장치들의 이용을 동시에 가능하게 하는 멀티플렉서 및 구성 레지스터를 채용하는 마이크로컨트롤러에 관한 것이다.
최근에 컴퓨터 분야에서 일어나는 기술에서의 중요하고 급격한 변화들이 있어왔다. 특히, 마이크로프로세서들과 마이크로컨트롤러들의 속도가 계속적으로 증가되고 있다. 기술에서의 이러한 급격한 진전의 결과로서, 미니컴퓨터 시스템들의 제조자들은 이들 시스템을 과거보다 빈번하게 업그레이드할 필요성을 발견하게 되었다. 이 업 그레이드 프로세스는 전체적으로 새로운 시스템들을 도입하고, 구 시스템들을 개조하고 때때로 두 시스템들을 결합시키는 것을 포함한다.
고객들은 컴퓨터 시스템들을 계속적으로 업 그레이드함과 관련한 이점들을 바라지만, 그들의 극히 일부는 새로운 마이크로프로세서가 개발될 때마다 전체 시스템을 기꺼이 대체하거나, 또는 대체할 수 있다. 따라서, 칩 제조자들 및 컴퓨터 시스템 제조자들은 마이크로프로세서들 또는 마이크로컨트롤러들을 앞서의 장치들과 양립할 수 있게 만드는 것이 중요하다는 것을 인식하게 되었다. 호환성은 여러 다른 접근방법에 의해 이루어질 수 있었다.
하나의 접근 수단에서, 호환성은 마이크로프로그래밍을 통한 에뮬레이션, 즉 동작 시스템의 부분을 개량하거나 또는 유사한 구조를 이용함으로써 이루어졌다. 이러한 호환이 이루어졌지만, 이들 칩은 여전히 단지 하위 소프트웨어 호환성을 제공할 수 있다. 이것은, 예를 들면, 8-또는 16-비트 마이크로프로세서 칩들 위하여 사용되는 동일한 소프트웨어가 32-비트 칩상에서 실행될 수 있다는 것을 의미한다. 그러나, 칩 설계는 미니컴퓨터를 계속적으로 발전시키기 때문에, 제조자들은 이들 다른 마이크로프로세서 칩들의 발명품들이 신 및 구 미니컴퓨터 설계들에서 이용될 수 있게 유지시킬 필요성이 여전히 있다. 즉, 하위 소프트웨어 호환성은 하위 하드웨어 호환성을 요구하지 않는다.
실제로, 반대의 경우가 일반적이다. 이것은 구 미니컴퓨터 시스템이 새로운 칩을 이용하기 위하여, 칩 핀 할당에서의 호환성에도 불구하고 새로운 칩을 받아들이기 위하여 시스템을 재설계하거나 또는 개조할 필요성이 있다. 그것은 새로운 칩은 더 빠르다는 것 이외에 새로운 기능을 포함하기 때문이다.
미합중국 특허 제 4,677,548 호는 이러한 변화들이 구 시스템에 대하여 이루어질 필요가 없이 신 및 구 시스템들에서 사용 가능한 칩을 개시한다. 이 특허에서 개시된 칩은 현존하는 컴퓨터 시스템에서 대체하는 칩에서 사용하지 않는 다수의 핀들을 연결하는 호환 회로들을 포함한다. 호환회로들은 새로이 추가되거나 또는 변경된 레벨의 기능을 포함하는 신 칩의 내부부분에 연결된다. 이 해결책에서, 신 칩은 공지의 칩과 같이 현존하는 컴퓨터 시스템에 장착된다. 그렇게 장착되었을 때, 호환회로들은 새로운 칩이 대체된 칩과 동일한 방식으로 그러나 일반적으로 더 고속으로 동작할 수 있게 한다. 새로운 칩이 그를 위하여 설계된 시스템에 장착되었을 때, 호환회로들은 칩이 선택 가능한 레벨의 새로운 기능을 가지고 동작할 수 있게 한다. 이 해결책은 하위 호환성을 가능하게 하지만, 하나 또는 그 이상의 핀들의 다중사용을 가능하지 못하며, 그래서 입력/출력 핀들의 사용을 최대화하지 못한다.
한편, 미합중국 특허 제 5,375,209 호는 하나 또는 그 이상의 핀의 다중 사용을 가능하게 하는 장치를 개시한다. 본 특허는 다수의 입력/출력 핀 및 그 입력/출력 핀들에 결합된 프로세싱 회로를 갖는 마이크로프로세서를 개시한다. 특허는 또한 하나 또는 그 이상의 입력/출력 핀들로부터 프로세싱 회로를 선택적으로 디커플링하기 위해 제공된 회로를 개시하며, 향상된 특징들과 관련된 핀들은 원하는 마이크로프로세서 특징과 호환성을 제공할 수 있도록 디커프링될 수 있다. 그래서, 이 특허는 하나의 기능을 디스인에이블하고 다른 하나를 인에이블함으로써 두 개의 다른 기능들 사이에서 스위칭하기 위한 방법 및 장치를 개시한다. 그러나, 이 해결책은, 그러나, 그것이 하나의 핀으로부터 다른 하나의 핀으로의 기능을 이동시키는 것을 개시하지 않았고 그래서 단일 핀 상에서 기능할 수 있는 두 개의 다른 주변장치의 동시사용을 가능하지 못하다는 점에 제한된다.
도 1은 사용자에게 하나의 기능회로와 관련된 기능을 하나의 핀으로부터 다른 하나의 핀으로 이동시킬 수 있는 회로를 예시하는 본 발명의 한 실시예의 개략적인 블록다이어그램.
도 2는 사용자가 하나의 기능회로를 하나의 핀에서 다른 하나의 핀으로 재할당하고, 다른 하나의 기능회로를 하나의 핀에 할당하여, 두 기능회로들이 동시에 동작할 수 있게 하는 회로를 예시하는 본 발명의 다른 하나의 실시예의 개략적인 블록다이어그램.
도 3은 사용자가 하나의 기능회로와 관련된 기능을 마이크로컨트롤러 상의 다수의 핀들 중에서 하나의 핀으로부터 어떤 다른 하나의 핀으로 이동시킬 수 있게 하는 회로를 예시하는 본 발명의 다른 하나의 실시예의 개략적인 블록다이어그램.
도 4는 사용자가 다중 기능회로들을 마이크로컨트롤러 상의 다수의 핀들 중의 어느 하나로 할당하고 재할당할 수 있게 하는 회로를 예시하는 본 발명의 또 하나의 실시예의 개략적인 블록 다이어그램.
(도면의 주요 부분에 대한 부호의 설명)
10 : 마이크로프로세서의 회로 12, 26 : 기능 회로
14 : 멀티플렉서 16 : 구성 레지스터
18,20,22,24,29 : 통신회선 27 : 구성비트
본 발명은 제 1 핀, 제 2 핀, 기능회로, 및 멀티플렉서를 갖는 프로세싱 회로 및 구성 배치 가능한 핀 배열을 갖는 전자장치를 제공함으로써 현존하는 기술들의 위에서 언급한 문제점들, 결점들 및 단점들을 해결할 수 있다. 멀티플렉서는 플래그를 수신하고, 플래그가 1일 때 기능회로를 제 1 핀에 결합시키며; 상기 플래그가 0 일 때 기능회로를 제 2 핀에 결합시키도록 동작할 수 있다. 바람직한 실시예에서, 플래그를 저장하는 구성 레지스터가 또한 제공되며, 멀티플렉서에 연결된다.
하나의 다른 변형 실시예에서, 제 1 핀은 플래그가 0 일 때 다른 하나의 기능회로와 결합된다. 이것은 두 개의 기능회로들이 동시에 동작할 수 있게 한다. 다른 하나의 변형 실시예에서, 멀티플렉서가 전자 장치 상에서 기능회로를 어떤 입력/출력 핀에 연결시키도록 동작할 수 있다.
본 발명의 또 다른 변형 실시예에서, 다중 모드들에서 동작할 수 있는 전자 장치 상에 핀들을 구성하여 배치하는 방법이 제공된다. 바람직한 방법은 하나의 동작모드에서 디폴팅 세팅으로서 기능회로를 제 1 핀에 할당하는 단계 및 변형 동작모드에서 기능회로를 제 2 핀에 재할당하는 단계를 포함한다. 방법은 또한 변형 동작모드에서 다른 하나의 회로를 제 1 핀에 할당하는 단계를 추가로 포함하여, 두 개의 기능회로들은 그 변형 동작모드에서 동시에 동작할 수 있다. 재할당 단계는 전자장치가 초기에 프로그래밍될 때 또는 전자장치의 정상동작동안에 수행될 수 있다.
이하, 본 발명의 바람직한 실시예를 명세서에 첨부된 도면을 참조하여 보다 상세하게 설명한다.
이제 도면을 설명하고 도 1을 상세하게 설명하면, 본 발명에 따른 마이크로프로세서의 회로의 일부가 도면번호 10으로 전체적으로 보여진다. 회로(10)는 기능회로(12), 예를 들면 CCP2(수집, 비교 및 PWM) 모듈, 타이머1, 타이머3, USART(universal sychronous asynchrous receiver transmitter: 범용 동기/비동기형 송수신기), 또는 어떤 다른 기능회로를 포함한다. 기능회로(12)는 핀(P1) 또는 핀(P2)을 통하여 외부와 연결된다. 핀들(P1 및 P2)은 범용 입력/출력 핀들이다.
회로(10)는 또한 구성 레지스터(16)로부터 받은 플래그에 응답하여, 기능회로(12)를 핀(P1) 또는 핀(P2)에 연결하는 멀티플렉서(14)를 포함한다. 멀티플렉서(14)는 통신회선(18)에 의해 기능회로(12); 통신회선(20)에 의해 핀(P1); 통신회선(22)에 의해 핀(P2); 및 통신회선(24)에 의해 구성 레지스터(16)에 연결되어 있다. 멀티플렉서(14)가 구성 레지스터(16)로부터 받은 플래그가 “1”이라면, 멀티플렉서(14)는 기능회로(12)를 핀(P1)에 연결하도록 작동한다. 멀티플렉서(14)가 또한 구성 레지스터(16)로부터 받은 플래그가 “0”이라면, 멀티플렉서(14)는 기능회로(12)를 핀(P2)에 연결하도록 작동한다. 그래서, 멀티플렉서(14)와 구성 레지스터(16)를 채용함으로써, 회로(10)는 사용자가 기능회로(12)와 연관된 기능을 하나의 핀으로부터 다른 하나의 핀으로 이동시킬 수 있게 한다.
구성 레지스터(16)는 비휘발성 메모리 요소, 바람직하게는 단일 비트 EEPROM(Erasable Programmable Read Only Memory) 또는 플래시 메모리 장치이다. 구성 레지스터(16)는 플래그를 저장하며, 그것은 도 1의 실시예에서 “0”또는 “1”이다. 디폴트 세팅시에는 플래그는 “1”에 해당한다. 디폴트 세팅은 제조자에 의해 설정되며 마이크로컨트롤러가 공지장치들에 사용될 수 있게 한다, 즉 그것은 마이크로컨트롤러를 역으로 호환할 수 있게 한다. 다른 하나의 방식을 놓으면. 본 발명에 따른 마이크로컨트롤러들은 모든 애플리케이션들, 예를 들면 브레드 메이커들, 앤티-록 브레이크들, 무키이 엔트리등에 적응성을 갖는 범용 마이크로컨트롤러들이다. 종종 이러한 애플리케이션들에서 마이크로컨트롤러를 대체하는 것이 바람직하다. 그 이유는 기본적인 애플리케이션의 동작을 향상시킬 마이크로컨트롤러들의 출현 때문이다. 이러한 경우에, 본 발명에 따른 마이크로컨트롤러와 같은 신규하고 개선된 마이크로컨트롤러를, 이 마이크로컨트롤러가 사용될 시스템에서 공지의 마이크로컨트롤러의 동작과 호환할 수 있게, 만드는 것이 바람직하다. 그것은 디폴트 세팅이 사용되는 이 경우이다.
예를 들면, 한 애플리케이션에서 공지 마이크로컨트롤러에서의 기능회로(12)는 핀(P1)으로부터 그의 입력/출력을 수신할 수 있었다. 이 경우에 사용자는 디폴트 세팅을 변경시키고자 원하지 않을 것이다. 그 이유는 “1”의 디폴트 플래그는 기능회로(12)를 핀(P1)에 연결하기 때문이다. 그래서, 위에서 지적한 대로, 디폴트 세팅은 본 발명의 마이크로컨트롤러를 역으로 호환할 수 있게 만든다.
사용자가 기능회로(12)와 연관된 기능을 핀(P1)으로부터 핀(P2)으로 이동시키고자 하는 경우에, 사용자는 디폴트 세팅으로부터 변경할 필요가 단지 있다. 이것은 구성 레지스터(16)에 저장된 플래그를 “1”로부터 “0”으로 단지 변경함으로써 이루어진다. 이 분야의 당업자가 알 수 있듯이, 적어도 하나의 테이블 기록을 포함하는 하나 또는 그 이상의 프로그램 단계들을 실행함으로써 구성 레지스터(16)에서 플래그가 변경된다. 바람직한 실시예에서 구성 레지스터(16)의 프로그래밍 메모리가 16 비트 폭이고 테이블 래치가 단지 8 비트이기 때문에 “1”에서 “0”으로 플래그를 변경시키는 데 두 테이블 기록들을 가질 것이다. 그러나, 구성 레지스터(16)를 프로그래밍하는데 관련된 특정한 단계들은 본 발명의 일부를 형성하지 않는다.
본 발명의 하나의 양태에서, 디폴트 세팅은 프로그래밍 모드동안에, 즉 사용자가 마이크로컨트롤러를 구성하여 배치할 때, 변경된다. 이 모드동안에, 구성 레지스터(16)는 마이크로컨트롤러의 외부로부터 수신된 명령에 의해 프로그래밍(또는 재프로그래밍)된다. 변형예로서, 구성 레지스터(16)는 마이크로컨트롤러의 프로세싱 회로로부터 내부적으로 수신된 명령에 의해 마이크로컨트롤러의 정상동작동안에 재프로그래밍될 수 있다. 이 후자의 배열은 마이크로컨트롤러의 동적 재구성배치를 가능하게 한다.
본 발명의 다른 하나의 실시예에서, 도 2에 도시된 바와 같이, 제 2 기능회로(26), 예를 들면, 타이머 오실레이터와 연관된 내부회로가 제공된다. 회로(10')는 기능회로(12)와 관련된 기능이 핀(P1)에서 핀(P2)으로 이동할 때, 기능회로(26)과 관련된 기능이 핀(P1)으로 연결될 수 있도록 설계되어 있다. 이것은 바람직하게는 RAM 비트인 구성 비트(27)를 사용하여 이루어진다. 그러나, 본 발명의 변형예에서, 구성 비트(27)는 단일 비트 EPROM일 수 있으며, 재구성배치가 프로그래밍동안에 수행될 수 있게 할 것이다. 구성 비트(27)는 명령(플래그)을 저장하며, 통신회선(28)을 통하여 기능회로(26)에 전달된다. 플래그가 “0”일 때, 기능회로(26)는 핀(P1)으로부터 차단되고, 플래그가 “1”일 때, 기능회로(26)는 통신회선(29)을 통하여 핀(P1)에 연결된다.
디폴트 세팅에서, 플래그가 “0”이다, 즉, 이 세팅에서 기능회로(26)가 동작하지 않는다. 정상 동작에서, 그러나, 구성 비트(26)에 저장된 플래그의 값은 기능회로(26)를 핀(P1)에 연결하거나, 핀(P1)으로부터 차단하기 위하여 변경될 수 있다. 이것을 달성하기 위한 단계들은 위에 기술되어 있다. 그러나, 다시 이 방법의 상세한 사항은 본 발명에서 중요하지 않다.
본 발명의 변형 실시예에서, 도 3에 도시된 바와 같이, 기능회로(12)와 관련된 기능은 핀(P1)으로부터 Pn( 여기서, n은 마이크로컨트롤러의 범용 입력/출력 핀들의 전체 수이다)을 거쳐서 어떤 다른 범용 입력/출력 핀(P2)으로 이동될 수 있다. 이 실시예에서, 멀티플렉서(14')는 n 출력들을 가지며 구성 레지스터(16')는 x 비트들(여기서, 2x＞n)을 가진다. 예를 들면, 마이크로컨트롤러가 40 개 핀을 가지는 경우에, 그 중에 33개는 범용 입력/출력 핀이다, n=33. 이 경우에, 멀티플렉서(14')는 33 개의 출력을 가지며, 구성 레지스터(16')는 6 비트를 가질 것이다. 멀티플렉서(14')는 통신회선(118)을 통하여 기능회로(12), 통신회선(124)를 통하여 구성 레지스터 및 통신회선들( 120 내지 134)을 통하여 핀들(P1 내지 Pn)에 연결되어 있다.
본 발명의 또 다른 하나의 실시예에서, 본 발명은 다중 기능 회로들로 연장된다. 이 실시예에서, 참고표시 FC1, FC2, FC3, ... FCm에 의해 표시된 다중 기능회로들은 도 4에 도시된 바와 같이, 범용 입력/출력 핀들(P1 내지 Pn)중 어느 하나에 연결될 수 있다. 이것은 구성 레지스터(16'')(이것은 구성 레지스터(16')와 유사한 것으로서 바람직하게는 멀티-비트 EPROM이다)로부터 플래그를 수신하는 크로스-포인트 스위치(30)의 사용에 의해 이루어진다. 이 실시예의 하나의 가능한 변형예에서, 플래그가 어떤 어드레스, 예를 들면, 4 기능회로 어레이에 의해 4 핀으로 “0000”를 가지는 경우에, 크로스-포인트 스위치(30)는 기능회로(FC1)를 핀(P1)에 연결한다. 이 연결은 통신회선들(41 및 51)을 통하여 이루어진다. 이 변형예의 다른 하나의 실시예에서, 플래그가 “0001”일 때, 크로스-포인트 스위치(30)는 기능회로(FC1)를 핀(P2)에 연결한다. 이 연결은 통신회선들(41 및 52)을 통하여 이루어진다. 본 변형예의 다른 하나의 실시예에서, 플래그가 “0100”일 때, 크로스-포인트 스위치(30)는 기능회로(FC2)를 핀(P1)에 연결한다. 이 후자 연결은 통신회선들(42 및 51)을 통하여 이루어진다. 이 분야의 당업자가 알 수 있듯이, 본 발명의 여러 변형예가 있다.
이 분야의 당업자가 알 수 있듯이, 본 발명의 다른 실시예들이 가능하다. 다른 하나의 실시예에서, 다중 기능회로들을 마이크로컨트롤러상의 범용 입력/출력 핀들 중 어느 하나에 연결시키기 위하여 다수의 멀티플렉서가 채용된다. 본 발명의 또 다른 하나의 태양에서, 하나 또는 그 이상의 디멀티플렉서가 다수의 기능회로들을 단일 입력/출력 핀에 연결시키기 위하여 사용될 수 있다.
따라서, 이 분야의 당업자가 알 수 있듯이, 본 발명은 언급된 목적 및 장점 및 그에 고유한 다른 것들 수행하도록 잘 변형되어진다. 본 발명은 특정한 바람직한 실시예들을 참고하여 설명하고 명확하게 되었지만, 이러한 참고는 본 발명은 제한하는 것이 아니고, 어떠한 이러한 제한은 암시되지 않을 것이다. 본 발명은 당업자에게 착상되듯이, 상당한 개량, 변형, 형태와 기능에서의 균등물이 가능하다. 본 발명의 예시되고 기술된 바람직한 실시예는 단지 전형적인 것이고 본 발명의 범위를 제한하는 것이 아니다. 예를 들면, 본 발명이 마이크로컨트롤러들에 적응성을 갖는 것으로 기술되었지만, 마이크로프로세서에 제한되지 않고, 어떠한 마이크로프로세서를 포함하는 다른 집적회로들에 적용성을 가질 것이다. 따라서, 본 발명은 첨부된 청구항의 범위와 원리에 의해서만 제한되며 모든 면에서 균등을 인식할 것이다.

Claims (19)

  1. 프로세싱 회로 및 구성 가능한 핀 배열을 갖는 전자 장치로서,
    (a) 제 1핀;
    (b) 제 2핀;
    (c) 기능 회로;
    (d) (i) 플래그를 수신하고, (ii) 상기 플래그가 1일 때 상기 기능 회로를 상기 제 1핀에 결합하고; (iii) 상기 플래그가 0일 때 상기 기능 회로를 상기 제 2핀에 결합하도록 동작하는 멀티플렉서를 구비하는 것을 특징으로 하는 전자 장치.
  2. 제 1 항에 있어서, 플래그를 저장하고 멀티플렉서에 연결되는 구성레지스터를 더 구비하는 것을 특징으로 하는 전자 장치.
  3. 제 2 항에 있어서, 상기 구성 레지스터는 단일비트 EPROM 및 플래시 메모리로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 전자 장치.
  4. 제 1 항에 있어서, 상기 기능 회로는 캡쳐, 비교 및 PWM 모듈, 타이머1, 타이머3, USART로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 전자 장치.
  5. 제 1 항에 있어서, 상기 플래그가 0일 때, 제 1 핀은 다른 기능 회로에 결합되는 것을 특징으로 하는 전자 장치.
  6. 제 5 항에 있어서, 0 또는 1인 플래그를 저장하고 다른 기능회로에 연결되는 구성 비트를 더 구비하는 것을 특징으로 하는 전자 장치.
  7. 제 6 항에 있어서, 상기 구성 비트에 저장된 플래그가 0일 때 전자 장치가 디폴트 상태에 있게되어, 전자 장치가 종래의 전자 장치와 호환될 수 있는 것을 특징으로 하는 전자 장치.
  8. 제 6 항에 있어서, 상기 구성 비트는 RAM 비트 및 단일비트 EPROM으로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 전자 장치.
  9. 제 6 항에 있어서, 구성 비트에 저장된 플래그가 1일 때, 다른 기능회로가 제 1 핀에 연결되는 것을 특징으로 하는 전자 장치.
  10. 제 9 항에 있어서, 구성 비트의 플래그가 1일 때, 2개의 기능회로가 동시에 동작할 수 있는 것을 특징으로 하는 전자 장치.
  11. 제 5 항에 있어서, 다른 기능회로가 타이머 발진기인 것을 특징으로 하는 전자 장치.
  12. 제 1 항에 있어서, 상기 멀티플렉서가 기능 회로를 전자 장치의 어떤 입력/출력에 결합하도록 동작할 수 있는 것을 특징으로 하는 전자 장치.
  13. 프로세싱 회로 및 구성가능한 핀 배열을 갖는 전자 장치로서,
    (a) 복수의 기능회로;
    (b) 복수의 핀;
    (c) 복수의 기능 회로중 어느 하나를 복수의 핀중 어느 하나에 연결하도록 동작할 수 있는 교차점 스위치를 구비하는 것을 특징으로 하는 전자 장치.
  14. 제 13 항에 있어서, 교차점 스위치에 연통되는 플래그를 저장하는 구성 레지스터를 더 구비하여, 특정한 기능회로를 특정한 핀에 연결하도록 교차점 스위치에 지시하는 것을 특징으로 하는 전자 장치.
  15. 제 14 항에 있어서, 상기 구성 레지스터가 멀티-비트 EPROM인 구비하는 것을 특징으로 하는 전자 장치.
  16. 다수의 모드에서 동작 가능한 전자 장치 상에 핀을 구성하는 방법으로서,
    (a) 하나의 동작모드에서 기능 회로를 제 1핀에 디폴팅 세팅으로써 할당하는 단계와;
    (b) 대체 동작모드에서 기능회로를 제 2핀에 재할당하는 단계를 구비하는 것을 특징으로 하는 전자 장치상에 핀을 구성하는 방법.
  17. 제 16 항에 있어서, 대체 동작 모드에서 다른 기능회로를 제 1핀에 할당하는 단계를 더 구비하여, 2개의 기능회로가 대체 동작모드에서 동시에 동작할 수 있는 것을 특징으로 하는 전자 장치상에 핀을 구성하는 방법.
  18. 제 16 항에 있어서, 전자 장치를 초기에 프로그램할 때 상기 재할당 단계가 수행되는 것을 특징으로 하는 전자 장치상에 핀을 구성하는 방법.
  19. 제 16 항에 있어서, 상기 재할당 단계가 전자 장치의 동작동안 수행되는 것을 특징으로 하는 전자 장치상에 핀을 구성하는 방법.
KR1020000018440A 1999-04-08 2000-04-08 마이크로컨트롤러에 있는 하나 이상의 기능회로들의 핀할당을 재구성배치하기 위한 장치 및 방법 KR20010006971A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US28859899A 1999-04-08 1999-04-08
US09/288,598 1999-04-08

Publications (1)

Publication Number Publication Date
KR20010006971A true KR20010006971A (ko) 2001-01-26

Family

ID=23107812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000018440A KR20010006971A (ko) 1999-04-08 2000-04-08 마이크로컨트롤러에 있는 하나 이상의 기능회로들의 핀할당을 재구성배치하기 위한 장치 및 방법

Country Status (6)

Country Link
EP (1) EP1043662B1 (ko)
JP (1) JP2000330968A (ko)
KR (1) KR20010006971A (ko)
CN (1) CN1276561A (ko)
AT (1) ATE221682T1 (ko)
DE (1) DE60000296T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379859B2 (en) * 2001-04-24 2008-05-27 Mentor Graphics Corporation Emulator with switching network connections
US6349058B1 (en) * 2001-02-16 2002-02-19 Microchip Technology Incorporated Electronic circuit and method for storing configuration and calibration information in a non-volatile memory array
US6816919B2 (en) * 2001-07-16 2004-11-09 Ge Fanuc Automation North America, Inc. Method and system for configuring input/output points
US7158536B2 (en) * 2004-01-28 2007-01-02 Rambus Inc. Adaptive-allocation of I/O bandwidth using a configurable interconnect topology
GB2411495A (en) * 2004-02-27 2005-08-31 Cyan Holdings Ltd Method and apparatus for generating configuration data
US8773059B2 (en) * 2011-03-28 2014-07-08 Mediatek Inc. Controller chip with signal swapping capability for controlling motor device and related method thereof
JP5930802B2 (ja) * 2012-03-30 2016-06-08 ラピスセミコンダクタ株式会社 汎用入出力ポート接続制御回路、半導体装置、及び汎用入出力ポート接続制御方法
US9921982B2 (en) * 2014-06-05 2018-03-20 Microchip Technology Incorporated Device and method to assign device pin ownership for multi-processor core devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4644353A (en) * 1985-06-17 1987-02-17 Intersil, Inc. Programmable interface
US5218707A (en) * 1988-10-28 1993-06-08 Dallas Semiconductor Corp. Integrated circuit with remappable interrupt pins
GB9508932D0 (en) * 1995-05-02 1995-06-21 Xilinx Inc FPGA with parallel and serial user interfaces

Also Published As

Publication number Publication date
JP2000330968A (ja) 2000-11-30
CN1276561A (zh) 2000-12-13
ATE221682T1 (de) 2002-08-15
DE60000296T2 (de) 2003-04-17
DE60000296D1 (de) 2002-09-05
EP1043662A1 (en) 2000-10-11
EP1043662B1 (en) 2002-07-31

Similar Documents

Publication Publication Date Title
US11775462B2 (en) Adaptive interface storage device with multiple storage protocols including NVMe and NVMe over fabrics storage devices
US6825689B1 (en) Configurable input/output interface for a microcontroller
US7190190B1 (en) Programmable logic device with on-chip nonvolatile user memory
US9843327B1 (en) PSOC architecture
US5737235A (en) FPGA with parallel and serial user interfaces
EP0967723B1 (en) Programmable pin designation for semiconductor devices
US7580963B2 (en) Semiconductor device having an arithmetic unit of a reconfigurable circuit configuration in accordance with stored configuration data and a memory storing fixed value data to be supplied to the arithmetic unit, requiring no data area for storing fixed value data to be set in a configuration memory
US11256653B2 (en) Adaptive interface high availability storage device
US6483183B1 (en) Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller
EP1555841B1 (en) Dual-mode mobile terminal having mode switching circuit
US5787299A (en) Pin selection system for microcontroller having multiplexer selects between address/data signals and special signals produced by special function device
WO2004030034A3 (en) Test mode control circuit for reconfiguring a device pin of an integrated circuit chip
KR20010006971A (ko) 마이크로컨트롤러에 있는 하나 이상의 기능회로들의 핀할당을 재구성배치하기 위한 장치 및 방법
EP0478149B1 (en) Workstation and method of configuring same
US11379398B2 (en) Virtual ports for connecting core independent peripherals
US6912601B1 (en) Method of programming PLDs using a wireless link
US6621295B1 (en) Reconfigurable priority encoding
JP4664724B2 (ja) 半導体集積回路装置および半導体集積回路装置の設計装置
US6847227B2 (en) Methods and apparatus for reconfiguring programmable devices
CN112685349B (zh) 可变位宽的位操作控制系统及方法
US12001376B2 (en) Adaptive interface high availability storage device
JP2005236619A (ja) プログラマブル論理回路制御装置、プログラマブル論理回路制御方法及びプログラム
KR101922019B1 (ko) 16입력들로부터 4신호들의 선택
JP2001331441A (ja) １以上の仮想ポートを規定する構成回路および集積回路
JPS63142454A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid