CN109891398A - 具有可编程优先级级别的系统仲裁器 - Google Patents

具有可编程优先级级别的系统仲裁器 Download PDF

Info

Publication number
CN109891398A
CN109891398A CN201780066544.XA CN201780066544A CN109891398A CN 109891398 A CN109891398 A CN 109891398A CN 201780066544 A CN201780066544 A CN 201780066544A CN 109891398 A CN109891398 A CN 109891398A
Authority
CN
China
Prior art keywords
programmed
priority
moderator
programming
arbiter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780066544.XA
Other languages
English (en)
Other versions
CN109891398B (zh
Inventor
肖恩·斯蒂德曼
凯文·基尔策
阿希什·塞纳帕蒂
贾斯廷·米尔克斯
普拉尚斯·普利帕卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN109891398A publication Critical patent/CN109891398A/zh
Application granted granted Critical
Publication of CN109891398B publication Critical patent/CN109891398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G06F13/34—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Programmable Controllers (AREA)

Abstract

本发明公开了一种用于准许访问多个仲裁器客户端与中央处理单元之间的系统总线的可编程系统仲裁器。所述可编程系统仲裁器可包括一个或多个中断优先级寄存器，所述一个或多个中断优先级寄存器中的每一个均与中断类型相关联；和系统仲裁逻辑，所述系统仲裁逻辑能够操作以至少基于对编程优先级顺序的分析来仲裁对所述多个仲裁器客户端与所述CPU之间的所述系统总线的访问，所述编程的优先级顺序包括所述多个仲裁器客户端中的每一个、所述中央处理单元的多个操作模式中的每一个以及所述一个或多个中断类型中的每一个的优先级顺序。

Description

具有可编程优先级级别的系统仲裁器
技术领域
本公开涉及系统仲裁，具体地讲，涉及具有可编程优先级级别的系统仲裁器。
背景技术
嵌入式控制器包括中央处理单元(CPU)、存储器和多个外围设备，以形成单芯片系统或单芯片微控制器。用于嵌入式控制器的某些现有系统仲裁方案分布在嵌入式控制器的各种组件中，因此难以对整个系统进行更改并且难以更改系统优先级顺序。
发明内容
需要提供具有可编程优先级级别的系统仲裁方案，该方案允许更大的灵活性和可扩展性，以及与某些已知的嵌入式组件的后向兼容性。根据各种实施方案，公开了可编程系统仲裁器、嵌入式控制器和用于准许访问多个仲裁器客户端与中央处理单元之间的系统总线的方法。
根据各种实施方案，公开了嵌入式控制器。嵌入式控制器可包括：系统总线、中央处理单元(“CPU”)，多个仲裁器客户端和可编程系统仲裁器。CPU可能以通信方式耦合到系统总线。CPU可还包括CPU优先级寄存器，并且能够根据多个操作模式操作以访问系统。多个仲裁器客户端可能以通信方式耦合到系统总线。多个仲裁器客户端中的每一个可包括可编程优先级寄存器。可编程系统仲裁器可能够操作以准许访问多个仲裁器客户端与中央处理单元之间的系统总线。可编程系统仲裁器可能以通信方式耦合到多个仲裁器客户端以及系统总线和中央处理单元。可编程系统仲裁器可包括一个或多个中断优先级寄存器，一个或多个中断优先级寄存器中的每一个均与中断类型相关联。可编程系统仲裁器可能够操作以至少基于对编程优先级顺序的分析来仲裁对多个仲裁器客户端与CPU之间的系统总线的访问，所编程的优先级顺序包括多个仲裁器客户端中的每一个、多个操作模式中的每一个以及一个或多个中断类型中的每一个的优先级顺序。
在一些实施方案中，多个操作模式包括失速模式。多个操作模式可还包括隐蔽模式。在一些实施方案中，多个仲裁器客户端包括直接存储器访问(“DMA”)通道。在相同或替代实施方案中，可编程系统仲裁器可进一步能够操作以至少基于锁定/解锁机制来保护编程的优先级顺序。在一些实施方案中，可编程系统仲裁器可还包括硬编码的优先级表备份。
在一些实施方案中，可在嵌入式控制器的初始化期间在可编程系统仲裁器中对编程的优先级顺序进行编程。在一些实施方案中，可在执行存储在存储器中的程序指令期间在可编程系统仲裁器中对编程的优先级顺序进行编程。
根据各种实施方案，公开了用于准许访问多个仲裁器客户端与中央处理单元之间的系统总线的可编程系统仲裁器。可编程系统仲裁器可包括一个或多个中断优先级寄存器，一个或多个中断优先级寄存器中的每一个均与中断类型相关联；和系统仲裁逻辑，该系统仲裁逻辑能够操作以至少基于对编程优先级顺序的分析来仲裁对多个仲裁器客户端与CPU之间的系统总线的访问，所编程的优先级顺序包括多个仲裁器客户端中的每一个、中央处理单元的多个操作模式中的每一个以及一个或多个中断类型中的每一个的优先级顺序。
在一些实施方案中，多个操作模式包括失速模式。多个操作模式可还包括隐蔽模式。在一些实施方案中，多个仲裁器客户端包括直接存储器访问(“DMA”)通道。在相同或替代实施方案中，可编程系统仲裁器可进一步能够操作以至少基于锁定/解锁机制来保护编程的优先级顺序。在一些实施方案中，可编程系统仲裁器可还包括硬编码的优先级表备份。
在一些实施方案中，可在嵌入式控制器的初始化期间在可编程系统仲裁器中对编程的优先级顺序进行编程。在一些实施方案中，可在执行存储在存储器中的程序指令期间在可编程系统仲裁器中对编程的优先级顺序进行编程。
根据各种实施方案，公开了用于为嵌入式控制器提供系统仲裁的方法，该嵌入式控制器包括系统总线、中央处理单元、多个仲裁器客户端和可编程系统仲裁器。该方法可包括：针对多个仲裁器客户端中的每一个将优先级级别编程到仲裁器客户端的可编程优先级寄存器中，针对中央处理单元的多个操作模式中的每一个将优先级级别编程到中央处理单元的中央处理单元优先级寄存器中，针对一个或多个中断类型中的每一个将优先级级别编程到可编程系统仲裁器的中断优先级寄存器中。然后，对编程的优先级顺序进行编程，该优先级顺序包括多个仲裁器客户端中的每一个、多个操作模式中的每一个以及一个或多个中断类型中的每一个的优先级顺序。在一些实施方案中，该方法可还包括至少基于锁定/解锁机制保护编程的优先级顺序。
在一些实施方案中，可在嵌入式控制器的初始化期间在可编程系统仲裁器中对编程的优先级顺序进行编程。在一些实施方案中，可在执行存储在存储器中的程序指令期间在可编程系统仲裁器中对编程的优先级顺序进行编程。
附图说明
图1示出了根据本公开的某些实施方案的用于在系统仲裁中提供可编程优先级级别的示例性嵌入式控制器；并且
图2示出了根据本公开的某些实施方案的用于提供可编程系统仲裁方案的方法的示例性流程图。
具体实施方式
需要提供可编程系统仲裁器，其可以处理各种操作情况，其中多个仲裁器客户端可基于操作的模式更改中央处理单元(“CPU”)执行的优先级。此外，需要提供与某些微控制器模块向后兼容的此类可编程系统仲裁器。例如，微芯科技公司(Microchip Technology)提供了某个模块NVMSCANNER，它可能需要这种向后兼容性。
图1示出了根据本公开的某些实施方案的用于在系统仲裁中提供可编程优先级级别的示例性嵌入式控制器100。在一些实施方案中，嵌入式控制器100可包括以通信方式耦合到中央处理单元(“CPU”)104和仲裁器客户端106、108、110、112的可编程系统仲裁器102。CPU 104和仲裁器客户端106、108、110以通信方式耦合到系统总线114。在一些实施方案中，嵌入式控制器100可以是任何适当的嵌入式电子系统，例如微控制器系统。在一些实施方案中，系统总线114可以是以通信方式耦合到CPU 104和仲裁器客户端106、108、110、112的任何适当的电子通信路径。例如，系统总线114可以是存储器总线，其可以提供对嵌入式控制器100的一个或多个非易失性存储器组件的访问。在一些实施方案中，仲裁器客户端106、108、110、112可以是嵌入式控制器100的任何适当的电子外围设备。例如，仲裁器客户端106、108、110、112、113可以是多个直接存储器访问(“DMA”)通道。尽管图1示出了五个仲裁器客户端106、108、110、112、113，但在不脱离本公开范围的情况下，可以在任何特定配置内存在更多、更少和/或不同的仲裁器客户端。
在某些已知的嵌入式控制器中，外围设备具有相对于CPU执行的内置优先级。此类外围设备的示例包括NVMSCANNER。因此，在此类已知的控制器中，系统仲裁已分配，使得难以更改系统优先级。此外，随着新的外围设备(例如，DMA通道)被添加到此类已知的控制器中，希望集中系统仲裁。
在本公开的某些实施方案中，嵌入式控制器可确定仲裁优先级，以便可编程系统仲裁器正确地解决任务执行。这可能涉及例如处理可基于所选操作模式更改系统优先级的传统外围设备。例如，NVMSCANNER外围设备能够根据它是在“失速”模式(例如，停止CPU)、“隐蔽”模式(例如，在不影响CPU的情况下访问系统总线)或中断模式下运行来更改系统优先级。其他外围设备提供附加要求。例如，DMA通道可具有失速或隐蔽以及基于中断改变性能的能力。
在一些实施方案中，每个仲裁器客户端、每个CPU和每个中断类型都具有优先级寄存器。例如，每个仲裁器客户端都包括可编程优先级寄存器，每个CPU都包括CPU优先级寄存器，并且每个中断类型都包括中断优先级寄存器。可以将每个组件的优先级寄存器进行编程以包括优先级级别。除了其他因素以外，优先级级别可基于组件的类型、操作的模式等。然后，可将优先级级别的集合编程到可编程系统仲裁器102中作为编程的优先级顺序。下面的表1示出了示例性编程的优先级顺序。编程的优先级顺序允许嵌入式控制器100根据编程的优先级顺序仲裁对系统总线114的访问。
在一些实施方案中，可编程系统仲裁器102和CPU 104可包括一个或多个中断优先级寄存器。一个或多个中断优先级寄存器中的每一个可以与不同的中断类型(例如，“高”中断或“低”中断)以及不执行中断服务例程的执行级别相关联。在一些实施方案中，CPU 104可单独处理所有三个执行级别(例如，高中断、低中断和无中断)。在相同或替代实施方案中，可编程系统仲裁器102可一起处理所有三个执行级别(例如，高中断、低中断和无中断)，如下面更详细地所述。
在相同或替代实施方案中，可编程系统仲裁器102可还包括系统仲裁逻辑，该逻辑能够操作以至少基于对编程优先级顺序的分析来仲裁对多个仲裁器客户端106、108、110、112、113与CPU 104之间的系统总线114的访问，如下面更详细地所述。系统仲裁逻辑可以是任何适当的电子组件和/或能够操作以实现系统仲裁模块功能的组件集合。
表1
在表1的示例性可编程优先级顺序中，每个仲裁器客户端106、108、110、112、113都具有可编程的优先级顺序(在每个客户端各自的优先级寄存器处编程)以及与CPU 104相关联的关联操作模式(例如，失速、隐蔽)。此外，每个中断类型都具有相关联的可编程优先级顺序(在每个中断类型各自的优先级寄存器处编程)。中断类型的示例包括微芯科技公司的“ISRH”和“ISRL”。此外，“主”执行(例如，不执行中断服务例程时与CPU 104相关联的优先级顺序)具有可编程优先级顺序(在CPU优先级寄存器处编程)。
在一些实施方案中，尽管编程的优先级顺序是可编程的，但优先级更改可受到保护。例如，优先级更改可受到“锁定/解锁”机制的保护，该机制与用于非易失性存储器操作的锁定/解锁机制类似。在相同或替代实施方案中，对于用户可分配重复优先级的情况，嵌入式控制器100可还包括硬编码的优先级表备份。
图2示出了根据本公开的某些实施方案的用于提供可编程系统仲裁方案的方法200的示例性流程图。在一些实施方案中，方法200包括202至208。尽管示例性流程图示出了在202处开始的方法200，但是在一些配置中，方法200可在其他适当的点开始。例如，可切换202、204的顺序。
在一些实施方案中，方法200在202处开始。在202处，用户可将优先级级别编程到仲裁器客户端的可编程优先级寄存器中，用于多个仲裁器客户端中的每一个。在为多个仲裁器客户端编程优先级顺序之后，方法200可继续到204。在204处，用户可将优先级级别编程到CPU的CPU优先级寄存器中，用于CPU的多个操作模式中的每一个。在为CPU编程优先级顺序之后，方法200可继续到206。在206处，用户可将优先级级别编程到可编程系统仲裁器的中断优先级寄存器中，用于一个或多个中断类型中的每一个。在为中断类型编程优先级顺序之后，方法200可继续到208。在208处，用户可对编程的优先级顺序进行编程，该优先级顺序包括多个仲裁器客户端中的每一个、多个操作模式中的每一个以及一个或多个中断类型中的每一个的优先级顺序。一旦对编程的优先级顺序进行编程，当需要更改优先级顺序时，方法200可以进行到方法200的任何其他适当的点。在本公开中，“用户”和“编程”可理解为使用专用软件和/或硬件来编程嵌入式控制器100的各种组件。
在各种实施方案中，公开了嵌入式控制器、可编程系统仲裁器以及用于提供系统仲裁的方法。这些各种实施方案可允许用户在基于系统需求分配资源优先级时具有更大的灵活性。例如，优先级可扩展到子模块性能(例如，中断级别、模块输出等)。此外，优先级可以在初始化期间静态设置或在执行期间动态设置。更进一步地，各种实施方案可能可扩展，使得可以添加和/或移除仲裁器客户端，同时减少对整个系统的影响。并且更进一步地，各种实施方案可为某些已知的嵌入式组件提供向后兼容性。

Claims (24)

1.一种嵌入式控制器，包括：
系统总线；
中央处理单元(“CPU”)，所述中央处理单元以通信方式耦合到所述系统总线，所述中央处理单元包括CPU优先级寄存器，并且所述中央处理单元能够根据多个操作模式操作以访问所述系统；
多个仲裁器客户端，所述多个仲裁器客户端以通信方式耦合到所述系统总线，所述多个仲裁器客户端中的每一个均包括能够编程的优先级寄存器；和
能够编程的系统仲裁器，所述能够编程的系统仲裁器用于准许访问所述多个仲裁器客户端与所述中央处理单元之间的所述系统总线，所述能够编程的系统仲裁器以通信方式耦合到所述多个仲裁器客户端以及所述系统总线和所述中央处理单元，其中：
所述能够编程的系统仲裁器包括一个或多个中断优先级寄存器，所述一个或多个中断优先级寄存器中的每一个均与中断类型相关联；并且
所述能够编程的系统仲裁器能够操作以至少基于对编程优先级顺序的分析来仲裁对所述多个仲裁器客户端与所述CPU之间的所述系统总线的访问，所述编程的优先级顺序包括所述多个仲裁器客户端中的每一个、所述多个操作模式中的每一个以及所述一个或多个中断类型中的每一个的优先级顺序。
2.根据权利要求1或权利要求3至8中任一项所述的嵌入式控制器，其中所述多个操作模式包括失速模式。
3.根据权利要求1至2或权利要求4至8中任一项所述的嵌入式控制器，其中所述多个操作模式包括隐蔽模式。
4.根据权利要求1至3或权利要求5至8中任一项所述的嵌入式控制器，其中所述多个仲裁器客户端包括直接存储器访问(“DMA”)通道。
5.根据权利要求1至4或权利要求6至8中任一项所述的嵌入式控制器，其中所述能够编程的系统仲裁器进一步能够操作以至少基于锁定/解锁机制来保护所述编程的优先级顺序。
6.根据权利要求1至5或权利要求7至8中任一项所述的嵌入式控制器，其中所述能够编程的系统仲裁器还包括硬编码的优先级表备份。
7.根据权利要求1至6或权利要求8中任一项所述的嵌入式控制器，其中在所述嵌入式控制器的初始化期间在所述能够编程的系统仲裁器中对所述编程的优先级顺序进行编程。
8.根据权利要求1至7中任一项所述的嵌入式控制器，其中在执行存储在存储器中的程序指令期间在所述能够编程的系统仲裁器中对所述编程的优先级顺序进行编程。
9.一种用于准许访问多个仲裁器客户端与中央处理单元之间的系统总线的能够编程的系统仲裁器，所述能够编程的系统仲裁器包括：
一个或多个中断优先级寄存器，所述一个或多个中断优先级寄存器中的每一个均与中断类型相关联；和
系统仲裁逻辑，所述系统仲裁逻辑能够操作以至少基于对编程优先级顺序的分析来仲裁对所述多个仲裁器客户端与所述CPU之间的所述系统总线的访问，所述编程的优先级顺序包括所述多个仲裁器客户端中的每一个、所述中央处理单元的多个操作模式中的每一个以及所述一个或多个中断类型中的每一个的优先级顺序。
10.根据权利要求9或权利要求11至16中任一项所述的能够编程的系统仲裁器，其中所述多个操作模式包括失速模式。
11.根据权利要求9至10或权利要求12至16中任一项所述的能够编程的系统仲裁器，其中所述多个操作模式包括隐蔽模式。
12.根据权利要求9至11或权利要求13至16中任一项所述的能够编程的系统仲裁器，其中所述多个仲裁器客户端包括直接存储器访问(“DMA”)通道。
13.根据权利要求9至12或权利要求13至16中任一项所述的能够编程的系统仲裁器，其中所述能够编程的系统仲裁器进一步能够操作以至少基于锁定/解锁机制来保护所述编程的优先级顺序。
14.根据权利要求9至13或权利要求14至16中任一项所述的能够编程的系统仲裁器，其中所述能够编程的系统仲裁器还包括硬编码的优先级表备份。
15.根据权利要求9至14或权利要求15至16中任一项所述的能够编程的系统仲裁器，其中在所述嵌入式控制器的初始化期间在所述能够编程的系统仲裁器中对所述编程的优先级顺序进行编程。
16.根据权利要求9至15中任一项所述的能够编程的系统仲裁器，其中在执行存储在存储器中的程序指令期间在所述能够编程的系统仲裁器中对所述编程的优先级顺序进行编程。
17.一种用于为包括系统总线、中央处理单元、多个仲裁器客户端、和能够编程的系统仲裁器的嵌入式控制器提供系统仲裁的方法，所述方法包括：
将优先级级别编程到仲裁器客户端的能够编程的优先级寄存器中，用于所述多个仲裁器客户端中的每一个；
将优先级级别编程到中央处理单元的中央处理单元优先级寄存器中，用于所述中央处理单元的多个操作模式中的每一个；
将优先级级别编程到所述能够编程的系统仲裁器的中断优先级寄存器中，用于一个或多个中断类型中的每一个；以及
对编程的优先级顺序进行编程，所述优先级顺序包括所述多个仲裁器客户端中的每一个、所述多个操作模式中的每一个以及
所述一个或多个中断类型中的每一个的优先级顺序。
18.根据权利要求17或权利要求19至24中任一项所述的方法，还包括至少基于锁定/解锁机制来保护所述编程的优先级顺序。
19.根据权利要求17至18或权利要求20至24中任一项所述的方法，其中在所述嵌入式控制器的初始化期间在所述能够编程的系统仲裁器中对所述编程的优先级顺序进行编程。
20.根据权利要求17至19或权利要求21至24中任一项所述的方法，其中在执行存储在存储器中的程序指令期间在所述能够编程的系统仲裁器中对所述编程的优先级顺序进行编程。
21.根据权利要求17至20或权利要求22至24中任一项所述的方法，其中所述多个操作模式包括失速模式。
22.根据权利要求17至21或权利要求23至24中任一项所述的方法，其中所述多个操作模式包括隐蔽模式。
23.根据权利要求17至22或权利要求24中任一项所述的方法，其中所述多个仲裁器客户端包括直接存储器访问(“DMA”)通道。
24.根据权利要求17至23中任一项所述的方法，其中所述能够编程的系统仲裁器还包括硬编码的优先级表备份。
CN201780066544.XA 2016-11-03 2017-11-03 具有可编程优先级级别的系统仲裁器 Active CN109891398B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN201611037584 2016-11-03
IN201611037584 2016-11-03
US15/498,846 2017-04-27
US15/498,846 US10114776B2 (en) 2016-11-03 2017-04-27 System arbiter with programmable priority levels
PCT/US2017/059848 WO2018085616A1 (en) 2016-11-03 2017-11-03 System arbiter with programmable priority levels

Publications (2)

Publication Number Publication Date
CN109891398A true CN109891398A (zh) 2019-06-14
CN109891398B CN109891398B (zh) 2023-06-20

Family

ID=62021496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780066544.XA Active CN109891398B (zh) 2016-11-03 2017-11-03 具有可编程优先级级别的系统仲裁器

Country Status (5)

Country Link
US (1) US10114776B2 (zh)
CN (1) CN109891398B (zh)
DE (1) DE112017005551T5 (zh)
TW (1) TW201820155A (zh)
WO (1) WO2018085616A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515871A (zh) * 2019-08-09 2019-11-29 苏州浪潮智能科技有限公司 一种中断方法、装置及fpga和存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724608B (zh) * 2019-11-04 2021-04-11 鴻海精密工業股份有限公司 微控制器架構及架構內資料讀取方法
US11055243B1 (en) * 2020-04-19 2021-07-06 Nuvoton Technology Corporation Hierarchical bandwidth allocation bus arbiter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528767A (en) * 1995-03-21 1996-06-18 United Microelectronics Corp. Programmable multi-level bus arbitration apparatus in a data processing system
US20080147907A1 (en) * 2006-12-15 2008-06-19 Microchip Technology Incorporated Direct Memory Access Controller
CN102231142A (zh) * 2011-07-21 2011-11-02 浙江大学 一种带有仲裁器的多通道dma控制器
CN102272744A (zh) * 2009-01-02 2011-12-07 国际商业机器公司 用于事务存储器管理中的冲突仲裁的优先化

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5884051A (en) * 1997-06-13 1999-03-16 International Business Machines Corporation System, methods and computer program products for flexibly controlling bus access based on fixed and dynamic priorities
US6813666B2 (en) * 2001-02-12 2004-11-02 Freescale Semiconductor, Inc. Scaleable arbitration and prioritization of multiple interrupts
US8984198B2 (en) * 2009-07-21 2015-03-17 Microchip Technology Incorporated Data space arbiter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528767A (en) * 1995-03-21 1996-06-18 United Microelectronics Corp. Programmable multi-level bus arbitration apparatus in a data processing system
US20080147907A1 (en) * 2006-12-15 2008-06-19 Microchip Technology Incorporated Direct Memory Access Controller
CN102272744A (zh) * 2009-01-02 2011-12-07 国际商业机器公司 用于事务存储器管理中的冲突仲裁的优先化
CN102231142A (zh) * 2011-07-21 2011-11-02 浙江大学 一种带有仲裁器的多通道dma控制器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515871A (zh) * 2019-08-09 2019-11-29 苏州浪潮智能科技有限公司 一种中断方法、装置及fpga和存储介质
CN110515871B (zh) * 2019-08-09 2021-05-25 苏州浪潮智能科技有限公司 一种中断方法、装置及fpga和存储介质

Also Published As

Publication number Publication date
US10114776B2 (en) 2018-10-30
US20180121380A1 (en) 2018-05-03
CN109891398B (zh) 2023-06-20
TW201820155A (zh) 2018-06-01
WO2018085616A1 (en) 2018-05-11
DE112017005551T5 (de) 2019-07-25

Similar Documents

Publication Publication Date Title
CN104424008B (zh) 安全引导rom补丁的系统及方法
CN109891398A (zh) 具有可编程优先级级别的系统仲裁器
US10572397B2 (en) Masking storage device presence
US8561064B2 (en) Retaining ownership of a virtual function while an adapter is replaced
US9921988B2 (en) Device and method to assign device pin functionality for multi-processor core devices
CN106569891B (zh) 一种存储系统中任务调度执行的方法和装置
US9805221B2 (en) Incorporating access control functionality into a system on a chip (SoC)
WO2014116861A3 (en) Parallel processing with proactive solidarity cells
DE102013203365A1 (de) Verfahren und Schaltungsanordnung für kontrollierte Zugriffe auf Slave-Einheiten in einem Ein-Chip-System
US9779047B2 (en) Universal intelligent platform management interface (IPMI) host to baseboard management controller (BMC) communication for non-x86 and legacy free systems
CN107430564A (zh) 具有多个独立微控制器的微控制器装置
ATE388439T1 (de) Speicherschnittstelle für systeme mit mehreren prozessoren und einem speichersystem
CN109507991B (zh) 一种双轴伺服控制平台调试系统及方法
EP3152671B1 (en) Device and method to assign device pin ownership for multi-processor core devices
US10552646B2 (en) System and method for preventing thin/zero client from unauthorized physical access
CN104182262A (zh) 一种基于linux系统的存储设备挂载许可方法
CN105939217B (zh) 配置回滚的方法及装置
US8977795B1 (en) Method and apparatus for preventing multiple threads of a processor from accessing, in parallel, predetermined sections of source code
CN108804221A (zh) 基于xip方式的嵌入式系统及其资源优化方法
JP6040979B2 (ja) 時系列データ処理装置、時系列データ処理方法及び時系列データ処理プログラム
CN106774111B (zh) Plc系统中的任务处理方法、装置以及plc系统
US20110145467A1 (en) Interconnecting computing modules to form an integrated system
AT517154B1 (de) Überwachung des Startvorgangs einer integrierten Schaltung
KR20220082532A (ko) 프로세스 스케줄링 시스템 및 방법
CN108496126A (zh) 用于耦联两个总线系统的设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant