CN108804221A - 基于xip方式的嵌入式系统及其资源优化方法 - Google Patents

基于xip方式的嵌入式系统及其资源优化方法 Download PDF

Info

Publication number
CN108804221A
CN108804221A CN201810325805.1A CN201810325805A CN108804221A CN 108804221 A CN108804221 A CN 108804221A CN 201810325805 A CN201810325805 A CN 201810325805A CN 108804221 A CN108804221 A CN 108804221A
Authority
CN
China
Prior art keywords
code
set code
internal storage
processor
embedded system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810325805.1A
Other languages
English (en)
Other versions
CN108804221B (zh
Inventor
赵谊科
曾检生
肖雪辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PAX Computer Technology Shenzhen Co Ltd
Original Assignee
PAX Computer Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PAX Computer Technology Shenzhen Co Ltd filed Critical PAX Computer Technology Shenzhen Co Ltd
Priority to CN201810325805.1A priority Critical patent/CN108804221B/zh
Publication of CN108804221A publication Critical patent/CN108804221A/zh
Priority to PCT/CN2019/079533 priority patent/WO2019196638A1/zh
Application granted granted Critical
Publication of CN108804221B publication Critical patent/CN108804221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明适用于嵌入式系统技术领域，提供了一种基于XIP方式的嵌入式系统及其资源优化方法，所述基于XIP方式的嵌入式系统包括基于XIP方式的处理器、QSPI接口以及通过所述QSPI接口与所述处理器连接的外部存储器，所述外部存储器包括代码区和数据区，所述处理器包括内部存储器，所述资源优化方法包括：需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到内部存储器；执行所述预设代码；所述预设代码执行完成时，跳转回所述外部存储器。本发明实施例可以在处理器的内部存储器的存储空间有限的情况下，保证处理器的代码执行效率，合理利用处理器的系统资源。

Description

基于XIP方式的嵌入式系统及其资源优化方法
技术领域
本发明属于嵌入式系统(Embedded system)技术领域，尤其涉及一种基于XIP方式的嵌入式系统及其资源优化方法。
背景技术
在嵌入式系统技术领域，出于成本考虑，逐渐推出基于XIP(eXecute In Place，芯片内执行)方式的处理器。基于XIP方式的处理器通常是直接在外部存储器中执行代码或将代码拷贝到处理器的内部存储器中运行。
然而，直接在外部存储器中执行代码的方式不能充分发挥处理器的执行效率，从而导致处理器的执行效率低下；将代码拷贝到处理器的内部存储器中运行的方式需要处理器的内部存储器的存储空间足够大，而处理器的内部存储器的存储空间通常不会太大。因此，这两种方案都不能合理利用处理器的系统资源。
发明内容
有鉴于此，本发明实施例提供了一种基于XIP方式的嵌入式系统及其资源优化方法，以解决现有技术中直接在外部存储器中执行代码和将代码拷贝到处理器的内部存储器中运行的方式都不能合理利用处理器的系统资源的问题。
本发明实施例的第一方面提供了一种基于XIP方式的嵌入式系统的资源优化方法，所述基于XIP方式的嵌入式系统包括基于XIP方式的处理器、QSPI接口以及通过所述QSPI接口与所述处理器连接的外部存储器，所述外部存储器包括代码区和数据区，所述处理器包括内部存储器，所述资源优化方法包括：
需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到内部存储器；
执行所述预设代码；
所述预设代码执行完成时，跳转回所述外部存储器。
本发明实施例的第二方面提供了一种基于XIP方式的嵌入式系统，其包括基于XIP方式的处理器、QSPI接口以及通过所述QSPI接口与所述处理器连接的外部存储器，所述外部存储器包括代码区和数据区，所述处理器包括内部存储器，所述嵌入式系统还包括：
拷贝模块，用于需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到内部存储器；
执行模块，用于执行所述预设代码；
跳转模块，用于所述预设代码执行完成时，跳转回所述外部存储器。
本发明实施例的第三方面提供了一种基于XIP方式的嵌入式系统，其包括基于XIP方式的处理器、QSPI接口以及通过所述QSPI接口与所述处理器连接的外部存储器，所述外部存储器包括代码区和数据区，所述处理器包括内部存储器，所述内部存储器中存储有程序，所述处理器执行所述程序时实现上述方法的步骤。
本发明实施例的第四方面提供了一种可读存储介质，所述可读存储介质存储有程序，所述程序被处理器执行时实现上述方法的步骤。
本发明实施例通过在嵌入式系统需要执行其外部存储器的代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到其处理器的内部存储器，并执行所述预设代码，在所述预设代码执行完成时，跳转回所述外部存储器，可以在处理器的内部存储器的存储空间有限的情况下，保证处理器的代码执行效率，合理利用处理器的系统资源。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的基于XIP方式的嵌入式系统的结构示意图；
图2是本发明实施例一提供的基于XIP方式的嵌入式系统的资源优化方法的流程示意图；
图3和4是本发明实施例二提供的基于XIP方式的嵌入式系统的资源优化方法的流程示意图；
图5是本发明实施例三提供的基于XIP方式的嵌入式系统的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
实施例一
如图1所示，本实施例提供一种基于XIP方式的嵌入式系统100，其包括基于XIP方式的处理器101、QSPI接口102以及通过QSPI接口102与处理器101连接的外部存储器103，外部存储器103包括代码区1031和数据区1032，处理器101包括内部存储器104。
在具体应用中，处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器(Microcontroller Unit，MCU，又称SingleChip Microcomputer，单片微型计算机或单片机)或者该处理器也可以是任何常规的处理器等。在具体应用中，外部存储器可以为能够支持QSPI(Queued Serial PeripheralInterface，串行外围接口)协议和SPI(Serial Peripheral Interface，串行外设接口)协议的SPI Flash存储器；代码区用于存储代码，数据(data)区用于存储用户数据。
在具体应用中，内部存储器为处理器的内部RAM(Random-Access Memory，随机存取存储器)。
如图2所示，本实施例还提供一种基于XIP方式的嵌入式系统100的资源优化方法，该资源优化方法包括：
步骤S10、需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到内部存储器。
在一个实施例中，所述内部存储器包括公有内部存储区；
对应的，步骤S10包括：
需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到公有内部存储区。
如图1所示，示例性的示出了内部存储器104包括内部存储区1041的情况。
在一个实施例中，所述预设代码包括需要高效执行的代码或用于操作所述外部存储器的代码。
在具体应用中，嵌入式系统需要高效执行代码区的特定代码或者需要执行用于操作外部存储器的代码时，可以将这些代码由代码区拷贝到内部存储器。
步骤S20、执行所述预设代码。
在具体应用中，所述预设代码由处理器利用其内部存储器的存储空间来执行，具体由处理器利用公有内部存储区的存储空间来执行。
在一个实施例中，步骤S20执行过程中还包括：
通过SPI协议读或写所述数据区的用户数据。
在具体应用中，处理器执行预设代码的过程中，可以通过QSPI接口所支持的常规SPI协议来读或写数据区的用户数据。
步骤S30、所述预设代码执行完成时，跳转回所述外部存储器。
在具体应用中，处理器执行完预设代码之后，跳转回外部存储器，然后继续通过QSPI接口所支持的QSPI协议来执行外部存储器的代码区的非预设代码，非预设代码指的是代码区中的不需要高效执行且不是用于操作外部存储器的代码。
在一个实施例中，步骤S10之前和/或步骤S30之后包括：
通过QSPI协议执行所述代码区中的非预设代码。
在具体应用中，对于代码区中的不需要高效执行且不是用于操作外部存储器的代码，可以由处理器通过QSPI协议直接在外部存储器的代码区中执行。
本实施例通过在嵌入式系统需要执行其外部存储器的代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到其处理器的内部存储器，并执行所述预设代码，在所述预设代码执行完成时，跳转回所述外部存储器，可以在处理器的内部存储器的存储空间有限的情况下，保证处理器的代码执行效率，合理利用处理器的系统资源。
实施例二
如图3所示，在本实施例中，步骤S10之前包括：
步骤S00、通过链接方式将所述代码区中的预设代码链接到内部存储器。
在具体应用中，具体由处理器通过链接方式将预设代码链接到内部存储器的公有存储区。
如图4所示，在本实施例中，步骤S00包括：
步骤S01、将所述预设代码写入指定的C文件。
在具体应用中，C文件是存储于代码区的文件。
步骤S02、编译所述C文件，生成可重定位的目标文件。
在具体应用中，目标文件具体是指.o文件，又称对象文件，是可执行文件。
步骤S03、在指定的链接文件中，通过链接命令将所述目标文件链接到指定地址段。
在具体应用中，链接命令具体是指SECTIONS命令，指定地址段是指内部存储器的公有存储区中的特定地址段。
步骤S04、通过链接变量得到所述指定地址段的起始地址和结束地址。
在本实施例中，预设代码包括.reload_text段代码。
在一个实施例中，步骤S01至S04的实现代码如下：
如图4所示，在本实施例中，步骤S10包括：
步骤S11、在text段需要执行.reload_text段代码时，在所述C文件中引用变量_reload_text_start和变量_reload_text_end，以获取.reload_text段代码的地址和大小。
在本实施例中，通过变量_reload_text_start可以得到.reload_text段代码的起始地址，通过变量_reload_text_end可以得到.reload_text段代码的结束地址。
步骤S12、将所述.reload_text段代码拷贝到所述内部存储器。
在具体应用中，具体是由处理器将.reload_text段代码拷贝到公有存储区。
步骤S13、关闭全局中断，保存现场。
在具体应用中，保存现场是指保存正在执行的操作的执行现场。
如图4所示，在本实施例中，步骤S20包括：
步骤S21、跳转到所述内部存储器中所述.reload_text段代码的起始地址，执行所述.reload_text段代码。
在本实施例中，执行步骤S21的过程中，还包括：
通过SPI协议读或写所述数据区的用户数据。
如图4所示，在本实施例中，步骤S30包括：
步骤S31、根据返回地址跳转回所述外部存储器。
在具体应用中，具体是根据返回地址跳转回代码区。
在本实施例中，步骤S11之前和/或步骤S31之后包括：
通过QSPI协议执行所述代码区中的非预设代码。
在具体应用中，通过将同时支持QSPI协议和SPI协议的QSPI接口由SPI状态切换为QSPI状态，即可继续通过QSPI协议执行非预设代码。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
实施例三
如图5所示，在本实施例中，实施例一中的基于XIP方式的嵌入式系统100，还包括由图1中的处理器101运行的软件程序模块，用于执行实施例一或二中的方法步骤，本实施例中仅介绍与软件程序模块有关的部分，该嵌入式系统100包括：
拷贝模块10，用于需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到内部存储器；
执行模块20，用于执行所述预设代码；
跳转模块30，用于所述预设代码执行完成时，跳转回所述外部存储器。
在一个实施例中，拷贝模块10具体用于：
需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到公有内部存储区。
在一个实施例中，执行模块20还用于：
通过QSPI协议执行所述代码区中的非预设代码。
在一个实施例中，嵌入式系统100还包括：
读写模块，用于通过SPI协议读或写所述数据区的用户数据。
在一个实施例中，嵌入式系统100还包括：
链接模块，用于通过链接方式将所述代码区中的预设代码链接到内部存储器。
本实施例通过在嵌入式系统需要执行其外部存储器的代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到其处理器的内部存储器，并执行所述预设代码，在所述预设代码执行完成时，跳转回所述外部存储器，可以在处理器的内部存储器的存储空间有限的情况下，保证处理器的代码执行效率，合理利用处理器的系统资源。
在一个实施例中，所述内部存储器中存储有程序，所述处理器执行所述程序时实现上述方法实施例一或二中的方法步骤。
本发明的一个实施例中还提供一种可读存储介质，所述可读存储介质存储有程序，所述程序被处理器执行时实现上述方法实施例一或二中的方法步骤。
在具体应用中，本发明实施例提供的基于XIP方式的嵌入式系统及其资源优化方法、以及可读存储介质，可以应用于任意的能够支持计算机程序运行的终端设备，例如，手机、平板电脑、个人数字助理、PC(Personal Computer)客户端、POS(point of sale，销售终端)机、自助存/取款机等。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中，应该理解到，所揭露的装置/终端设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/终端设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于XIP方式的嵌入式系统的资源优化方法，其特征在于，所述基于XIP方式的嵌入式系统包括基于XIP方式的处理器、QSPI接口以及通过所述QSPI接口与所述处理器连接的外部存储器，所述外部存储器包括代码区和数据区，所述处理器包括内部存储器，所述资源优化方法包括：
需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到内部存储器；
执行所述预设代码；
所述预设代码执行完成时，跳转回所述外部存储器。
2.如权利要求1所述的基于XIP方式的嵌入式系统的资源优化方法，其特征在于，需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到内部存储器之前，包括：
通过链接方式将所述代码区中的预设代码链接到内部存储器。
3.如权利要求2所述的基于XIP方式的嵌入式系统的资源优化方法，其特征在于，通过链接方式将所述代码区中的预设代码链接到内部存储器，包括：
将所述预设代码写入指定的C文件；
编译所述C文件，生成可重定位的目标文件；
在指定的链接文件中，通过链接命令将所述目标文件链接到指定地址段；
通过链接变量得到所述指定地址段的起始地址和结束地址。
4.如权利要求3所述的基于XIP方式的嵌入式系统的资源优化方法，其特征在于，所述预设代码包括.reload_text段代码；
需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到内部存储器，包括：
在text段需要执行.reload_text段代码时，在所述C文件中引用变量_reload_text_start和变量_reload_text_end，以获取.reload_text段代码的地址和大小；
将所述.reload_text段代码拷贝到所述内部存储器；
关闭全局中断，保存现场；
所述执行所述预设代码，包括：
跳转到所述内部存储器中所述.reload_text段代码的起始地址，执行所述.reload_text段代码；
所述预设代码执行完成时，跳转回所述外部存储器，包括：
根据返回地址跳转回所述外部存储器。
5.如权利要求1至4任意任一项所述的基于XIP方式的嵌入式系统的资源优化方法，其特征在于，需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到内部存储器之前，和/或所述预设代码执行完成时，跳转回所述外部存储器之后，包括：
通过QSPI协议执行所述代码区中的非预设代码。
6.如权利要求1至4任意任一项所述的基于XIP方式的嵌入式系统的资源优化方法，其特征在于，所述内部存储器包括公有内部存储区；
所述需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到内部存储器，包括：
需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到公有内部存储区。
7.如权利要求1至4任意任一项所述的基于XIP方式的嵌入式系统的资源优化方法，其特征在于，所述预设代码包括需要高效执行的代码或用于操作所述外部存储器的代码。
8.一种基于XIP方式的嵌入式系统，其特征在于，包括基于XIP方式的处理器、QSPI接口以及通过所述QSPI接口与所述处理器连接的外部存储器，所述外部存储器包括代码区和数据区，所述处理器包括内部存储器，所述嵌入式系统还包括：
拷贝模块，用于需要执行代码区中的预设代码或需要将所述代码区中存储所述预设代码的存储空间作为数据区时，将所述预设代码拷贝到内部存储器；
执行模块，用于执行所述预设代码；
跳转模块，用于所述预设代码执行完成时，跳转回所述外部存储器。
9.一种基于XIP方式的嵌入式系统，其特征在于，包括基于XIP方式的处理器、QSPI接口以及通过所述QSPI接口与所述处理器连接的外部存储器，所述外部存储器包括代码区和数据区，所述处理器包括内部存储器，所述内部存储器中存储有程序，所述处理器执行所述程序时实现如权利要求1至7任一项所述方法的步骤。
10.一种可读存储介质，所述可读存储介质存储有程序，其特征在于，所述程序被处理器执行时实现如权利要求1至7任一项所述方法的步骤。
CN201810325805.1A 2018-04-11 2018-04-11 基于xip方式的嵌入式系统及其资源优化方法 Active CN108804221B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810325805.1A CN108804221B (zh) 2018-04-11 2018-04-11 基于xip方式的嵌入式系统及其资源优化方法
PCT/CN2019/079533 WO2019196638A1 (zh) 2018-04-11 2019-03-25 基于xip方式的嵌入式系统及其资源优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810325805.1A CN108804221B (zh) 2018-04-11 2018-04-11 基于xip方式的嵌入式系统及其资源优化方法

Publications (2)

Publication Number Publication Date
CN108804221A true CN108804221A (zh) 2018-11-13
CN108804221B CN108804221B (zh) 2020-09-11

Family

ID=64095557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810325805.1A Active CN108804221B (zh) 2018-04-11 2018-04-11 基于xip方式的嵌入式系统及其资源优化方法

Country Status (2)

Country Link
CN (1) CN108804221B (zh)
WO (1) WO2019196638A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019196638A1 (zh) * 2018-04-11 2019-10-17 百富计算机技术（深圳）有限公司 基于xip方式的嵌入式系统及其资源优化方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1556950A (zh) * 2000-01-14 2004-12-22 �Ƚ�΢װ�ù�˾ 通过储存在序列存取内存中的激活码的计算机系统起始
CN101169729A (zh) * 2007-12-06 2008-04-30 三一重工股份有限公司 嵌入式系统及其更新应用程序的方法
CN101533357A (zh) * 2009-04-08 2009-09-16 华为技术有限公司 内存处理方法及系统
CN103135995A (zh) * 2011-11-22 2013-06-05 中兴通讯股份有限公司 一种BootLoader的备份管理方法及装置
CN203133571U (zh) * 2013-05-10 2013-08-14 成都鑫科瑞数控技术有限公司 数控系统的双核处理控制电路
CN105279439A (zh) * 2014-06-20 2016-01-27 赛普拉斯半导体公司 用于就地执行的存储器的加密方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8065563B2 (en) * 2006-03-23 2011-11-22 Mediatek Inc. System for booting from a non-XIP memory utilizing a boot engine that does not have ECC capabilities during booting
TWI327290B (en) * 2006-10-03 2010-07-11 Magic Pixel Inc Electronic system with nand flash memory storing boot code and a highly reliable boot up method
CN102866896B (zh) * 2011-07-05 2015-08-26 中国科学院上海微系统与信息技术研究所 基于单存储器的嵌入式设备的启动系统
CN103927187B (zh) * 2014-05-09 2017-03-22 金祺创（北京）技术有限公司 嵌入式系统程序执行方法
CN108804221B (zh) * 2018-04-11 2020-09-11 百富计算机技术（深圳）有限公司 基于xip方式的嵌入式系统及其资源优化方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1556950A (zh) * 2000-01-14 2004-12-22 �Ƚ�΢װ�ù�˾ 通过储存在序列存取内存中的激活码的计算机系统起始
CN101169729A (zh) * 2007-12-06 2008-04-30 三一重工股份有限公司 嵌入式系统及其更新应用程序的方法
CN101533357A (zh) * 2009-04-08 2009-09-16 华为技术有限公司 内存处理方法及系统
CN103135995A (zh) * 2011-11-22 2013-06-05 中兴通讯股份有限公司 一种BootLoader的备份管理方法及装置
CN203133571U (zh) * 2013-05-10 2013-08-14 成都鑫科瑞数控技术有限公司 数控系统的双核处理控制电路
CN105279439A (zh) * 2014-06-20 2016-01-27 赛普拉斯半导体公司 用于就地执行的存储器的加密方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
TEMP4201: "把DSP TMS320F28XXX的程序段从flash复制到ram中运行", 《百度文库》 *
矮人直升机BABY: "f2812把程序从flash搬到ram运行", 《百度文库》 *
蓝色的云TKN: "将DSP的flash里面的函数转移到ram中的步骤", 《CSDN》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019196638A1 (zh) * 2018-04-11 2019-10-17 百富计算机技术（深圳）有限公司 基于xip方式的嵌入式系统及其资源优化方法

Also Published As

Publication number Publication date
CN108804221B (zh) 2020-09-11
WO2019196638A1 (zh) 2019-10-17

Similar Documents

Publication Publication Date Title
US20210342071A1 (en) Input/output processing in a distributed storage node with rdma
JP2020531976A (ja) ブロックチェーンのリンクの暗号保護され且つフィルタリングされ且つソートされたトランザクションデータセットの集合を提供する装置
CN101120324B (zh) 用于在存储设备中设置保留区域的存储管理装置和方法
CN109299587A (zh) 基于go语言的算法保护方法、装置、设备及存储介质
CN105684020B (zh) 硬件平台中的订单账簿管理设备
CN104246742A (zh) 用于远程客户端访问存储设备的命令验证的技术
CN109960587A (zh) 超融合云计算系统的存储资源分配方法和装置
JP2018514867A (ja) Ｄｓｐエンジンおよび改良されたコンテキストスイッチ能力を有する中央処理ユニット
CN106855861A (zh) 一种文件合并方法、装置及电子设备
US9672047B1 (en) Systems and methods for accessing a bootable partition on a serial peripheral interface device
CN108255989A (zh) 图片存储方法、装置、终端设备及计算机存储介质
CN109741038A (zh) 基于区块链账户的token处理方法、计算机可读存储介质及电子设备
CN103246482A (zh) 用于存储器覆盖的设备和方法
CN108804221A (zh) 基于xip方式的嵌入式系统及其资源优化方法
JP2015506519A (ja) ユーザ生成によるデータセンターの省電力
US8930929B2 (en) Reconfigurable processor and method for processing a nested loop
CN109376165A (zh) 内存数据库锁的实现方法和装置及计算机可读存储介质
US8560805B1 (en) Efficient allocation of address space resources to bus devices
CN109461072A (zh) 一种交易执行方法及装置
CN116866167A (zh) 一种网卡混合亲核的硬件绑定方法、装置及存储介质
CN113253978A (zh) 嵌入式软件开发方法、模型、电子设备和介质
KR20130010467A (ko) 듀얼 모드 리더 라이터 락
CN109891398A (zh) 具有可编程优先级级别的系统仲裁器
CN103226480A (zh) 用于动态地重新配置多核系统的操作系统的设备和方法
CN100445949C (zh) 只读存储器内建程序代码内容的修改方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant