CN101120324B - 用于在存储设备中设置保留区域的存储管理装置和方法 - Google Patents

用于在存储设备中设置保留区域的存储管理装置和方法 Download PDF

Info

Publication number
CN101120324B
CN101120324B CN200680005313XA CN200680005313A CN101120324B CN 101120324 B CN101120324 B CN 101120324B CN 200680005313X A CN200680005313X A CN 200680005313XA CN 200680005313 A CN200680005313 A CN 200680005313A CN 101120324 B CN101120324 B CN 101120324B
Authority
CN
China
Prior art keywords
memory device
data
reserve part
integrated circuit
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680005313XA
Other languages
English (en)
Other versions
CN101120324A (zh
Inventor
M·罗思曼
V·齐默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101120324A publication Critical patent/CN101120324A/zh
Application granted granted Critical
Publication of CN101120324B publication Critical patent/CN101120324B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

根据一个实施例的方法可以包括在存储设备上创建保留部分。这个实施例的方法还可以包括接收至少一个数据写请求，以向包括在主机系统中的闪速存储器写入数据。这个实施例的方法还可以包括重定向所述数据写请求，以将数据写入所述存储设备的所述保留部分。当然，在不脱离这个实施例的情况下，许多替换、变型和修改都是可能的。

Description

用于在存储设备中设置保留区域的存储管理装置和方法
技术领域
本发明涉及一种能够进行闪速存储器存储管理的集成电路。
背景技术
一个传统的计算机系统可以包括主处理器，其运行一个或多个操作系统和应用程序；以及闪速存储器，其存储系统级信息。在传统的计算机系统中，主处理器、操作系统和应用程序可能试图向闪速存储器顶部写入数据，以存储操作系统运行时间变量、固件变量或引导代码信息。然而，闪速存储器的大小是有限制的，许多试图写入闪速存储器的资源可能超过闪速存储器的容量。
发明内容
根据本发明的一个方面，提供了一种装置，包括：集成电路，其用于在存储设备上创建保留部分，所述集成电路进一步用于接收至少一个数据写请求，以向包括在主机系统中的闪速存储器写入数据，并重定向所述数据写请求，以将该数据写入所述存储设备的所述保留部分，其中所述闪速存储器包括变量空间部分并且所述集成电路进一步用于确定所述变量空间部分的大小，如果所述变量空间部分不足以存储所述数据就将所述数据写入所述保留部分，并且响应于确定所述保留部分被隐藏，所述集成电路进一步用于返回反映所述存储设备的缩小大小的信息，所述缩小大小包括所述存储设备的实际大小减去所述保留部分。
根据本发明的另一个方面，提供了一种系统，包括：至少一个用于连接到总线的电路板，所述电路板包括集成电路，所述集成电路用于在连接到所述总线的存储设备上创建保留部分，所述集成电路进一步用于接收至少一个数据写请求，以向连接到所述总线的闪速存储器写入数据，并重定向所述数据写请求，以将该数据写入所述保留部分，其中所述闪速存储器包括变量空间部分并且所述集成电路进一步用于确定所述变量空间部分的大小，如果所述变量空间部分不足以存储所述数据就将所述数据写入所述保留部分，并且响应于确定所述保留部分被隐藏，所述集成电路进一步用于返回反映所述存储设备的缩小大小的信息，所述缩小大小包括所述存储设备的实际大小减去所述保留部分。
根据本发明的再一个方面，提供了一种方法，包括：在存储设备上创建保留部分；接收至少一个数据写请求，以向包括在主机系统中的闪速存储器写入数据，所述闪速存储器包括变量空间部分；确定所述变量空间部分的大小；以及如果所述变量空间部分不足以存储所述数据，则重定向所述数据写请求，以将数据写入所述保留部分，并且响应于确定所述保留部分被隐藏，返回反映所述存储设备的缩小大小的信息，所述缩小大小包括所述存储设备的实际大小减去所述保留部分。
附图说明
通过下面的“具体实施方式”的进行，并且参考“说明书附图”，所要求的主题的实施例的特征和优势将变得显而易见，其中在附图中相同的标号表示相同的部分，并且其中：
图1是说明一个系统实施例的图；
图2A是说明根据图1的实施例的示例性存储设备的图；
图2B是说明根据图1的实施例的示例性闪速存储器的图；
图3是说明根据一个实施例的平台管理控制器的图；
图4是说明另一个系统实施例的图；
图5是说明根据一个实施例的示例性操作的图；以及
图6是说明根据另一个实施例的示例性操作的图。
虽然下面的“具体实施方式”将参考说明性实施例来进行，但是许多替换、修改及其变化对本领域技术人员来说将是显而易见的。因此，所要求的主题旨在从广泛的角度考虑，并仅如所附权利要求中阐明的那样来限定。
具体实施方式
图1说明了所要求的主题的一个系统实施例100。该系统100一般可以包括主处理器112、第一总线122、第二总线126、用户接口系统116、芯片集114、系统存储器121、平台管理控制器电路110和闪速存储器106。这个实施例还可以包括存储设备118。存储设备118例如可以包括磁的、光的和/或半导体介质，例如，硬盘设备。主处理器112可以包括现有技术中已知的任何种类的处理器，如可从本申请的受让人处商业获得的处理器。总线122、126可以包括各种传送数据和命令的总线类型。例如，总线122可以遵守2002年7月22日公布的外围元件互连(PCI)ExpressTM基础规范修订本1.0(下文中称为“PCI ExpressTM总线”)，该修订本可从美国俄勒冈州波特兰市的PCI专业兴趣组获得。总线126也可以遵守串行外设接口(SPI)规范(下文中称为“SPI总线”)。处理器112、系统存储器121、芯片集114、总线122和126、闪速存储器106以及平台管理控制器电路110包括在单个电路板(例如母板132)中，并且这些组件可以集中地或单独地形成主机系统。
用户接口116可以包括多种设备，用于人类用户输入命令和/或数据，并监控诸如键盘、指示设备和视频显示器之类的系统。芯片集114可以包括主桥/集线器系统(未示出)，其使处理器112、系统存储器121、用户接口系统116、存储设备118和平台管理控制器电路110互相连接，并将它们连接到总线122。芯片集114还能够将闪速存储器106、主处理器112、系统存储器121和平台管理控制器电路110互相连接，并将它们连接到总线126。芯片集114可以包括集成电路芯片，如可商业地从本申请的受让人处获得的集成电路芯片集中选择的那些(如图形存储器和I/O控制器集线器芯片集)，当然也可以或可替换地使用其它集成电路芯片。
系统存储器121可以包括一个或多个下述类型的存储器：半导体固件存储器、可编程存储器、非易失性存储器、只读存储器、电可编程存储器、随机存取存储器、闪速存储器(其可以包括例如NAND或NOR型存储器结构)、磁盘存储器和/或光盘存储器。在这个实施例中，存储器106可以包括闪速存储器。额外地或可选地。存储器121和/或106可以包括其它和/或后来开发的计算机可读存储器。可机读固件程序指令可以存储在存储器121和/或106中。如下所述，这些指令可以由主处理器112和/或平台管理控制器110访问并执行。当由主处理器112和/或平台管理控制器110执行时，这些指令可以使得主处理器112和/或平台管理控制器110进行这里所述的由主处理器112和/或平台管理控制器110执行的操作。
其中，主处理器112能够产生一个或多个输入/输出(I/O)事务，以从闪速存储器106和/或存储设备118读数据，和/或向闪速存储器106和/或存储设备118写数据。主处理器112例如可以响应于主机系统的引导操作、在主机系统上运行的操作系统(OS)操作和/或应用程序(如，执行主处理器112上的一个或多个指令和/或固件指令的软件应用程序)，产生这些I/O事务。可选择地或额外地，内插式附件设备(例如，连接到主机系统132(未示出)的内插式附件卡)和/或远程应用程序(未示出)能够产生一个或多个输入/输出(I/O)事务，以从闪速存储器106和/或存储设备118读数据，和/或向闪速存储器106和/或存储设备118写数据。
闪速存储器106能够存储引导代码信息，其可以包括，例如，内置操作系统(BIOS)数据和/或固件变量，其可以定义在图1的系统100中描述的主机系统的一个或多个组件的一个或多个操作特性，和/或由图1的系统中描述的一个活多个组件所执行的应用程序数据。图2B描述了闪速存储器106的一个示例性实施例。在这个示例性实施例中，闪速存储器106可以包括固件引导块数据部分250、主要固件图像数据部分252和变量空间数据部分254。固件引导块数据部分250能够为主机系统132存储与引导过程有关的指令和/或数据变量。换句话说，当主机系统132初始化时(例如，从断电状态或系统重置开始引导)，处理器112能够通过芯片集114和总线126读取并执行存储在闪速存储器106上的引导块数据部分250中的引导代码信息。主要固件图像部分252可以包含包括在引导块数据部分250中的数据的拷贝，并可以进一步包含在后引导操作期间使用的附加数据。
变量空间数据部分254可以包括三个空间，一个或多个资源可以向其写入数据。在这个实施例中，资源可以包括，例如，主处理器112、芯片集114和/或一个或多个连接到网络124的系统。可以写入变量空间数据部分254的数据的种类可以包括，例如，引导代码数据、应用程序数据和/或操作系统(OS)数据。然而，因为很多资源可能竞争向闪速存储器106的变量空间部分254写入数据的能力，并且给定变量空间部分254的大小有限，所以闪速存储器106可能不能支持与系统100有关的多种资源的所有写入数据的企图。
因此，再次参考图1的实施例，平台管理控制器电路110能够控制通过总线126对闪速存储器106的读和/或写访问，和/或通过总线122对存储设备118的读和/或写访问。这样例如，在这个实施例中，平台管理控制器电路110能够接收向闪速存储器106写入数据的写请求，并将该数据写操作重定向到存储设备118。如在这里的任何实施例中使用的，“电路”可以包括，例如，单个的或以任何组合的硬件电路、可编程电路、状态机电路和/或存储由可编程电路执行的指令的固件。同样，在这里的任何实施例中，电路110可以被实现为一个或多个集成电路，和/或形成其一部分。在这个实施例中，平台管理控制器电路110能够与闪速存储器106(通过总线126)、芯片集114和存储设备118(通过总线122)交换命令和数据。可选择地或附加地，平台管理控制器电路110能够与闪速存储器106(通过总线126)、芯片集114和存储设备118(通过总线122)，以及网络124(通过网络通信链路125)交换命令和数据。网络124可以允许一个或多个远程系统和/或在连接到网络124的一个或多个远程系统(未示出)上运行的远程应用程序与平台管理控制器电路110交换命令和数据，以使得能够，例如，对闪速存储器106进行读和/或写访问。
平台管理控制器电路110还能够产生对闪速存储器106和/或存储设备118的带外(out-of-band，OOB)读和/或写操作。OOB读和/或写操作可以包括，例如，在没有来自主处理器112、芯片集114和/或来自在主机系统132上运行的操作系统指令或应用程序指令的进行读和/或写操作的特定指令的情况下，进行读和/或写操作。
平台管理控制器电路110能够从主处理器112接收I/O事务(这可以响应于例如来自应用程序、OS的指令，和/或在芯片集114中运行的固件指令)，以向闪速存储器106的变量空间数据部分254写入数据。如果在闪速存储器106的变量空间数据部分254中没有足够的空间来向其写入数据，则平台管理控制器电路110能够通过产生与存储设备118的I/O事务来重定向数据写事务，以将数据写入到存储设备118。可选择地或额外地，平台管理控制器电路110能够通过网络124从一个或多个远程系统接收I/O事务，以将数据写入到闪速存储器106的变量空间数据部分254。如果在闪速存储器106的变量空间数据部分254中没有足够的空间来向其写入数据，则平台管理控制器电路110能够通过产生与存储设备118的I/O事务来重定向数据写事务，以将数据写入到存储设备118。
图2A描述了根据一个实施例的一个示例性存储设备118。存储设备118可以包括数据部分202和保留部分204。数据部分202可以被主处理器112访问，以在其上读和/或写数据，并且通常对于主处理器112和OS运行时间应用程序来说是可访问的。在这个实施例中，平台管理控制器电路110能够控制存储设备118创建保留部分204。根据存储设备118的介质类型，保留部分204的大小可以例如由所选择的LBA地址范围来定义。平台管理控制器电路110还能够隐藏保留部分204，使其不被其它电路访问，例如，隐藏保留部分204不被主处理器112和/或芯片集114和/或连接到网络124的一个或多个系统访问，以防止主处理器112和/或芯片集114和/或连接到网络124的一个或多个系统访问存储设备118的保留部分204。在这个实施例中，如果在闪速存储器106的变量空间数据部分254中没有足够的空间来向其写入数据(例如，响应于来自主处理器112的数据写请求)，平台管理控制器电路110能够通过产生与存储设备118的I/O事务来重定向数据写事务，以将数据写入到存储设备118的保留部分204。
因为由平台管理控制器电路110写入存储设备118的数据可以在引导操作和/或OS运行时间操作(其可以包括，例如，由主处理器112和/或芯片集114运行的操作系统应用程序和/或指令)期间使用，所以平台管理控制器电路110进一步能够利用一个或多个指示引导数据和/或OS运行时间数据存储在存储设备118上的指令来更新闪速存储器106。因此，在引导操作和/或OS运行时间操作期间，响应于来自主处理器112、芯片集114和/或通过网络124来自一个或多个远程系统的I/O事务请求，平台管理控制器电路110能够从存储设备118读取数据，其可以包括例如从保留部分204读取。
平台管理控制器电路110还能够仲裁存储设备118的读和/或写访问，以保护保留部分204不被访问。这样，例如，如果主处理器112产生对存储设备118读或写数据的I/O事务，则平台管理控制器电路110可以接收这个请求(通过总线120)，并且，如果数据存储在(或者将要写入)存储设备118的保留部分204，就拒绝该读和/或写请求，如果数据存储在(或者将要写入)存储设备118的数据部分202，就同意该读和/或写请求。
图3描述了一个示例性平台管理控制器电路110。在图3中，为了清楚起见，省略了图1中描述的系统100的某些部分(如电路板132)，但是应当理解，图3中的相同部分可以以与图1中描述的实施例一致的方式来实现，或者可选择地在其它不脱离这个实施例的系统实施中实现。电路110可以包括控制器电路304，其能够执行这里所述的属于平台电路110的操作。控制器电路304可以包括各种电路，所述各种电路可以兼容和/或遵照由本申请的受让人于2000年12月公布的“
Figure G200680005313XD00071
XScaleTM Core Developers Manual”中描述的
Figure G200680005313XD00072
XScaleTM Core微结构。当然，控制器电路304在不脱离这个实施例的情况下可以包括其它类型的处理器核心电路。电路110还可以包括存储器310。存储器310例如可以包括计算机可读程序指令存储器，其可以包含控制器电路304可以执行的各种微代码程序指令集。控制器电路304执行这些各种程序指令集可以使得执行这里所描述的由控制器电路304执行的操作。
存储器310可以包括一个或多个平台策略指令，其可以定义一个规则或一组规则，这些规则例如可以指示存储器设备118的管理和用于对闪速存储器106进行读和/或写访问的策略规则。示例性的平台策略指令可以包括保留部分204的大小、保留部分204的隐藏启用或隐藏禁用、启用和/或禁用对闪速存储器106的读和/或写访问、与对闪速存储器106的数据写和/或读有关的优先权规则和/或其它平台策略指令。在平台管理控制器电路110操作期间，控制器电路304可以执行平台策略指令。当然，这些只是示例性指令，其它平台策略指令在这里同样是可以使用的。
在这个实施例中，电路110还可以包括PCIe接口电路302，其可以允许控制器电路304通过PCIe总线122与芯片集114和/或存储设备118交换命令和数据。电路110还可以包括SPI接口电路308，其可以允许控制器电路304通过SPI总线126与闪速存储器106交换命令和数据。然而，与总线接口电路相对应的其它总线技术和总线同样可以用于这个实施例。电路110可以进一步包括网络接口电路306，其可以允许控制器电路304通过网络124和通信链路125与一个或多个远程系统交换命令和数据。网络124可以遵守或兼容传输通信协议/因特网协议(TCP/IP)通信协议，然而，其它通信协议同样可以用于这个实施例。
图4说明了所要求主题的另一系统实施例400。在这个实施例中，平台管理控制器电路110’可以包括在电路卡120中，电路卡120可以连接到总线122。如图1的实施例，平台管理控制器电路110’可以包括在一个或多个集成电路芯片中，或形成其一部分。这个实施例可以包括电路卡槽130。电路卡120可以被构造为允许其插入槽130中。当电路卡120适当地插入槽130时，连接器134和137可以互相电连接和机械连接。当连接器134和137这样互相连接时，卡120可以电连接到总线122，并可以通过总线122和/或总线126以及芯片集114，与系统存储器121、主处理器112、用户接口系统116和/或闪速存储器106交换数据和/或命令。可选择地或附加地，平台管理控制器电路110’可以通过通信链路125’，与主机系统132’和连接到网络124’的一个或多个远程系统交换命令和数据。在这个实施例中平台管理控制器电路110的操作可以与上面参考图1-3描述的操作相同，除了省略了SPI总线接口电路308，以及相反地，命令和数据可以通过芯片集114在电路卡120和闪速存储器106之间交换。
图5是说明可以根据一个实施例来执行的示例性操作的流程图(500)。操作可以包括系统电源通电操作(502)，其可以包括例如，主处理器、系统存储器和芯片集的通电，而且还可以包括初始化系统存储器(504)。操作可以进一步包括判断是否启用对闪速存储器的写访问(506)。如果写访问是启用的，则操作可以包括判断与对闪速存储器的写请求相对应的数据大小是否大于闪速存储器上的自由空间(508)。如果不是，则操作可以包括向闪速存储器写入数据(520)。如果与对闪速存储器的写请求相对应的数据大小大于闪速存储器上的自由空间，则操作可以进一步包括将该数据存储在存储设备的保留区域上(516)，并继续操作(518)。如果闪速存储器写访问没有启用，则操作可以进一步包括判断闪速存储器读访问是否是启用的(510)。如果是启用的，则操作可以包括判断与读请求有关的数据是否位于闪速存储器上(524)。如果与读请求有关的数据位于闪速存储器上，则操作可以包括从闪速存储器读取该数据(514)，并且操作可以继续(518)。如果与读请求有关的数据不位于闪速存储器上，则操作可以包括从存储设备读取数据(522)。如果读访问没有启用，则操作可以包括完成系统引导操作(512)。
图6是说明可以根据另一个实施例来执行的示例性操作的流程图(600)。操作可以包括创建存储设备的保留部分(602)。操作可以进一步包括接收指向存储设备的I/O(604)。操作还可以包括判断I/O是否要确定存储设备的大小(606)。如果是，则操作可以包括判断存储设备的保留部分是否是隐藏的(608)。如果是，则操作可以包括返回反映存储设备的缩小大小的信息(618)，并继续进行I/O(614)。缩小大小可以包括，例如，存储设备的实际大小减去存储设备的保留部分。如果不是，则操作可以包括返回反映存储设备实际大小的信息(616)，并继续进行I/O(614)。操作还可以包括判断I/O是否用于保留部分中的数据读和/或数据写。如果是，则操作可以包括阻止对存储设备的保留部分的访问(612)。如果不是，则操作还可以包括继续进行I/O(614)。
因此，简言之，这里的至少一个实施例提供一种能够在存储设备上创建保留部分的集成电路。这个实施例的集成电路进一步能够接收至少一个数据写请求，以向包括在主机系统中的闪速存储器写入数据，并能够重定向所述数据写请求，以将数据写入存储设备的保留部分。
有利地，这个实施例的集成电路可以通过允许使用较小的闪速存储器来降低成本。进一步有利地，这个实施例的集成电路可以允许在存储设备的保留部分存储事件日志和数据，其可以被用于系统审计。进一步有利地，这个实施例的集成电路能够将数据存储在存储设备的安全的(隐藏的)保留部分，其对于操作系统和/或芯片集读/写操作来说可能是不可访问的。同样，这个实施例的操作电路能够将重要的文件系统结构保存到存储设备的保留部分，以允许，例如，恢复可能由病毒或闪速存储器故障引起的故障的引导结构。
这里使用的术语和表述被用作描述性的而不是限制性的，并且，使用这种术语和表述不是旨在排除所显示和描述的特征(或其部分)的任何等价形式，应当认识到，在权利要求范围内的各种修改都是可能的。其它修改、变型和替换也是可能的。因此，权利要求旨在覆盖所有这些等价形式。

Claims (15)

1.一种用于在存储设备中设置保留区域的装置，包括：
集成电路，其用于在存储设备上创建保留部分，所述集成电路进一步用于接收至少一个数据写请求，以向包括在主机系统中的闪速存储器写入数据，并重定向所述数据写请求，以将该数据写入所述存储设备的所述保留部分，其中所述闪速存储器包括变量空间部分并且所述集成电路进一步用于确定所述变量空间部分的大小，如果所述变量空间部分不足以存储所述数据就将所述数据写入所述保留部分，并且响应于确定所述保留部分被隐藏，所述集成电路进一步用于返回反映所述存储设备的缩小大小的信息，所述缩小大小包括所述存储设备的实际大小减去所述保留部分。
2.如权利要求1所述的装置，其中：
所述集成电路进一步用于接收至少一个数据读请求，以读取所述闪速存储器，并将所述数据读请求重定向到所述存储设备的所述保留部分。
3.如权利要求1所述的装置，其中：
所述存储设备包括硬盘设备。
4.如权利要求1所述的装置，其中响应于确定所述保留部分未被隐藏，所述集成电路进一步用于返回反映所述存储设备的所述实际大小的信息。
5.如权利要求1所述的装置，其中：
所述集成电路进一步用于阻挡对所述存储设备的所述保留部分的访问。
6.一种用于在存储设备中设置保留区域的系统，包括：
至少一个用于连接到总线的电路板，所述电路板包括集成电路，所述集成电路用于在连接到所述总线的存储设备上创建保留部分，所述集成电路进一步用于接收至少一个数据写请求，以向连接到所述总线的闪速存储器写入数据，并重定向所述数据写请求，以将该数据写入所述保留部分，其中所述闪速存储器包括变量空间部分并且所述集成电路进一步用于确定所述变量空间部分的大小，如果所述变量空间部分不足以存储所述数据就将所述数据写入所述保留部分，并且响应于确定所述保留部分被隐藏，所述集成电路进一步用于返回反映所述存储设备的缩小大小的信息，所述缩小大小包括所述存储设备的实际大小减去所述保留部分。
7.如权利要求6所述的系统，其中：
所述集成电路进一步用于接收至少一个数据读请求，以读取所述闪速存储器，并将所述数据读请求重定向到所述存储设备的所述保留部分。
8.如权利要求6所述的系统，其中：
所述存储设备包括硬盘设备。
9.如权利要求6所述的系统，其中响应于确定所述保留部分未被隐藏，所述集成电路进一步用于返回反映所述存储设备的所述实际大小的信息。
10.如权利要求6所述的系统，其中：
所述集成电路进一步用于阻挡对所述存储设备的所述保留部分的访问。
11.一种用于在存储设备中设置保留区域的方法，包括：
在存储设备上创建保留部分；
接收至少一个数据写请求，以向包括在主机系统中的闪速存储器写入数据，所述闪速存储器包括变量空间部分；
确定所述变量空间部分的大小；以及
如果所述变量空间部分不足以存储所述数据，则重定向所述数据写请求，以将数据写入所述保留部分，并且响应于确定所述保留部分被隐藏，返回反映所述存储设备的缩小大小的信息，所述缩小大小包括所述存储设备的实际大小减去所述保留部分。
12.如权利要求11所述的方法，进一步包括：
接收至少一个数据读请求，以读取所述闪速存储器；以及
将所述数据读请求重定向到所述存储设备的所述保留部分。
13.如权利要求11所述的方法，
其中所述存储设备包括硬盘设备。
14.如权利要求11所述的方法，进一步包括：阻挡对所述存储设备的所述保留部分的访问。
15.如权利要求11所述的方法，其中响应于确定所述保留部分未被隐藏，所述方法进一步包括返回反映所述存储设备的所述实际大小的信息。
CN200680005313XA 2005-02-17 2006-01-30 用于在存储设备中设置保留区域的存储管理装置和方法 Expired - Fee Related CN101120324B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/059,768 2005-02-17
US11/059,768 US20060184717A1 (en) 2005-02-17 2005-02-17 Integrated circuit capable of flash memory storage management
PCT/US2006/003319 WO2006088636A1 (en) 2005-02-17 2006-01-30 Integrated circuit capable of flash memory storage management

Publications (2)

Publication Number Publication Date
CN101120324A CN101120324A (zh) 2008-02-06
CN101120324B true CN101120324B (zh) 2010-05-19

Family

ID=36648820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680005313XA Expired - Fee Related CN101120324B (zh) 2005-02-17 2006-01-30 用于在存储设备中设置保留区域的存储管理装置和方法

Country Status (5)

Country Link
US (1) US20060184717A1 (zh)
EP (1) EP1849080A1 (zh)
CN (1) CN101120324B (zh)
TW (1) TW200632648A (zh)
WO (1) WO2006088636A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7543179B2 (en) * 2005-03-21 2009-06-02 Intel Corporation Error management topologies
US7412619B2 (en) 2005-03-21 2008-08-12 Intel Corporation Integrated circuit capable of error management
US8463968B2 (en) * 2005-03-31 2013-06-11 Intel Corporation Mechanism for a shared serial peripheral interface
US7840616B2 (en) * 2005-07-08 2010-11-23 Panasonic Corporation File recording method, file recording apparatus, and program
EP1764803A1 (en) * 2005-09-09 2007-03-21 STMicroelectronics S.r.l. Memory architecture with serial peripheral interface
US20070106842A1 (en) * 2005-11-04 2007-05-10 Conley Kevin M Enhanced first level storage caching methods using nonvolatile memory
US7634585B2 (en) * 2005-11-04 2009-12-15 Sandisk Corporation In-line cache using nonvolatile memory between host and disk device
US20080244212A1 (en) * 2007-03-29 2008-10-02 Rothman Michael A System and method to enable hierarchical data spilling
US7861119B1 (en) 2007-12-07 2010-12-28 American Megatrends, Inc. Updating a firmware image using a firmware debugger application
US8839227B2 (en) * 2008-02-29 2014-09-16 Arris Enterprises, Inc. Preventing overwrite of nonessential code during essential code update
US8151101B2 (en) * 2008-11-06 2012-04-03 Lenovo (Singapore) Pte. Ltd. Method, apparatus, and system for quiescing a boot environment
US20120036308A1 (en) * 2010-08-06 2012-02-09 Swanson Robert C Supporting a secure readable memory region for pre-boot and secure mode operations
US20140126879A1 (en) * 2011-03-23 2014-05-08 Thomson Licensing Method for controlling a memory interface and associated interface
US20130268726A1 (en) * 2011-07-01 2013-10-10 Xin Guo Dual Mode Write Non-Volatile Memory System
EP2795513A4 (en) * 2011-12-22 2015-12-16 Intel Corp SYSTEMS AND METHODS FOR PROVIDING PROTECTION AGAINST MALICIOUS SOFTWARE ON STORAGE DEVICES
WO2013095568A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Systems and methods for providing anti-malware protection and malware forensics on storage devices
WO2013095573A1 (en) 2011-12-22 2013-06-27 Intel Corporation Activation and monetization of features built into storage subsystems using a trusted connect service back end infrastructure
CN106709361B (zh) * 2016-11-30 2020-03-03 中国人民解放军信息工程大学 基于容量隐藏和多文件系统的文件内容隐藏存储访问方法及其存储装置
CN107086967A (zh) * 2017-04-19 2017-08-22 济南浪潮高新科技投资发展有限公司 一种报文数据审计电路及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5860083A (en) * 1996-11-26 1999-01-12 Kabushiki Kaisha Toshiba Data storage system having flash memory and disk drive
US6016530A (en) * 1991-09-27 2000-01-18 Sandisk Corporation Mass computer storage system having both solid state and rotating disk types of memory
CN1345427A (zh) * 1999-03-30 2002-04-17 国际商业机器公司 从删除的应用软件中回收存储器
US6629192B1 (en) * 1999-12-30 2003-09-30 Intel Corporation Method and apparatus for use of a non-volatile storage management system for PC/AT compatible system firmware

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW261687B (zh) * 1991-11-26 1995-11-01 Hitachi Seisakusyo Kk
GB9613088D0 (en) * 1996-06-21 1996-08-28 Memory Corp Plc Memory device
US6467048B1 (en) * 1999-10-07 2002-10-15 Compaq Information Technologies Group, L.P. Apparatus, method and system for using cache memory as fail-over memory
US6785767B2 (en) * 2000-12-26 2004-08-31 Intel Corporation Hybrid mass storage system and method with two different types of storage medium
US7228379B2 (en) * 2001-06-21 2007-06-05 Steven Bress Systems and methods for removing data stored on long-term memory devices
US6845470B2 (en) * 2002-02-27 2005-01-18 International Business Machines Corporation Method and system to identify a memory corruption source within a multiprocessor system
KR20050099495A (ko) * 2003-01-31 2005-10-13 마츠시타 덴끼 산교 가부시키가이샤 반도체 메모리카드, 및 이 반도체 메모리카드를 제어하기위한 프로그램
US7047361B2 (en) * 2003-08-04 2006-05-16 Phison Electronics Corp. Data storage device using SDRAM
KR100558551B1 (ko) * 2003-12-22 2006-03-10 삼성전자주식회사 불휘발성 메모리 소자에서의 전원 검출장치 및 그에 따른검출방법
US7412619B2 (en) * 2005-03-21 2008-08-12 Intel Corporation Integrated circuit capable of error management

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016530A (en) * 1991-09-27 2000-01-18 Sandisk Corporation Mass computer storage system having both solid state and rotating disk types of memory
US5860083A (en) * 1996-11-26 1999-01-12 Kabushiki Kaisha Toshiba Data storage system having flash memory and disk drive
CN1345427A (zh) * 1999-03-30 2002-04-17 国际商业机器公司 从删除的应用软件中回收存储器
US6629192B1 (en) * 1999-12-30 2003-09-30 Intel Corporation Method and apparatus for use of a non-volatile storage management system for PC/AT compatible system firmware

Also Published As

Publication number Publication date
WO2006088636A1 (en) 2006-08-24
TW200632648A (en) 2006-09-16
EP1849080A1 (en) 2007-10-31
US20060184717A1 (en) 2006-08-17
CN101120324A (zh) 2008-02-06

Similar Documents

Publication Publication Date Title
CN101120324B (zh) 用于在存储设备中设置保留区域的存储管理装置和方法
KR101093124B1 (ko) 메모리를 소거하는 메모리 제어기를 포함하는 신뢰성있는실행 환경을 이용한 컴퓨터 시스템
CN103198450B (zh) 图像形成装置
AU734920B2 (en) Modifiable partition boot record for a computer memory device
CN101038555A (zh) 用于对系统bios本地及远程更新及配置的独立于芯片组的方法
KR20010006749A (ko) 설치된 모든 대용량 저장 장치들의 리부트/파워 온리컨피그레이션을 최종 사용한 컨피그레이션과 동일하게하도록 각각의 대용량 저장 장치의 비휘발성 메모리에시스템 레벨 대용량 저장 컨피그레이션 데이터를 저장하는장치 및 방법
CN111176739A (zh) 一种系统启动方法、装置、设备及存储介质
CN101405700B (zh) 错误管理拓扑结构
US11341076B2 (en) Hot-plugged PCIe device configuration system
US6446139B1 (en) Multiple chip single image BIOS
US20080052427A1 (en) Computer backup system at BIOS level
CN112417802B (zh) 一种模拟存储芯片的方法、系统、设备及存储介质
CN104461977A (zh) 记忆卡存取装置、其控制方法与记忆卡存取系统
US7412619B2 (en) Integrated circuit capable of error management
US7979699B2 (en) Processing capacity on demand
CN116107945A (zh) 一种配置带宽的装置、方法、系统、设备及介质
CN110825421A (zh) 一种固件升级方法、系统及可读存储介质
US11372792B1 (en) Automatic bus resource adjustment in a multiple root bridge computing system
CN209560583U (zh) 一种多状态多分区u盘
US20030084257A1 (en) Flash emulator
CN114217737A (zh) 一种数据存储处理方法、数据存储处理电路及电子设备
US20060242351A1 (en) Method and apparatus for loading instructions into high memory
US20060047934A1 (en) Integrated circuit capable of memory access control
CN115586981B (zh) 一种防止sio信号丢失的方法、系统、计算机和存储介质
CN101091168B (zh) 实现多阶段软件的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20200130

CF01 Termination of patent right due to non-payment of annual fee