CN107086967A - 一种报文数据审计电路及方法 - Google Patents

一种报文数据审计电路及方法 Download PDF

Info

Publication number
CN107086967A
CN107086967A CN201710256434.1A CN201710256434A CN107086967A CN 107086967 A CN107086967 A CN 107086967A CN 201710256434 A CN201710256434 A CN 201710256434A CN 107086967 A CN107086967 A CN 107086967A
Authority
CN
China
Prior art keywords
audit
module
message
request
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710256434.1A
Other languages
English (en)
Inventor
王子彤
姜凯
于治楼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Inspur Hi Tech Investment and Development Co Ltd
Original Assignee
Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Inspur Hi Tech Investment and Development Co Ltd filed Critical Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority to CN201710256434.1A priority Critical patent/CN107086967A/zh
Publication of CN107086967A publication Critical patent/CN107086967A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/50Queue scheduling
    • H04L47/62Queue scheduling characterised by scheduling criteria
    • H04L47/6245Modifications to standard FIFO or LIFO
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/32Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00Network architectures or network communication protocols for network security
    • H04L63/02Network architectures or network communication protocols for network security for separating internal from external traffic, e.g. firewalls
    • H04L63/0227Filtering policies
    • H04L63/0236Filtering by address, protocol, port number or service, e.g. IP-address or URL

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种报文数据审计电路及方法,所述电路包括审计接口模块、报文解析模块、审计请求响应模块、审计存储模块和审计条目更新模块。本发明通过设置审计存储缓存,响应审计请求,可高速、准确的返回网络报文数据的审计信息,为设备正常运转提供有力依据。通过设置审计存储更新策略,可按需对审计数据进行读取查看,接口部分兼容一般存储器接口时序,具有一定的通用性。

Description

一种报文数据审计电路及方法
技术领域
本发明涉及网络报文数据处理技术领域,具体涉及一种报文数据审计电路及方法。
背景技术
网络数据处理设备在正常运行时,有时需返回某个时间段内报文的IP地址、端口号、协议类型、处理方式等信息,由监测者或监测软件进行审计,作为设备运转状态的参照和依据,为使用人员和调试人员提供相关设备信息,方便正常使用和调试维护。
目前报文审计处理方式多采用在通用处理器框架下由软件编程实现,在速度和精确度方面难以达到高速互联网络的需求,不能实时准确的进行审计记录,当设备出现故障时可能无法通过审计数据信息进行纠错调试。
发明内容
本发明要解决的技术问题是:本发明针对以上问题,提供一种报文数据审计电路及方法。
本发明所采用的技术方案为:
一种报文数据审计电路,所述电路包括审计接口模块、报文解析模块、审计请求响应模块、审计存储模块和审计条目更新模块;
所述审计接口模块,包括接收前级电路报文参数的传输接口,和与发出审计条目查看请求的上位机之间的传输接口;二者分别负责将报文参数数据送入所述报文解析模块及负责将审计读请求送至所述审计请求响应模块并回读审计数据;
所述报文解析模块,根据读入报文参数数据的标志位,分别存入所述审计存储模块相应位置,组成一条完整的审计条目;
所述审计请求响应模块,接收上位机审计条目查看请求,并将审计条目数及审计内容从所述审计存储模块读出并返回至上位机;
所述审计存储模块,用于存储解析后的审计条目,并按照所述审计条目更新模块的更新策略对所述审计请求进行响应;
所述审计条目更新模块,用于设置所述审计存储模块的更新策略,包括返回当前审计请求时刻前若干个条目的审计数据、返回上一审计请求时候之后若干个条目的审计数据、返回两次审计请求之间全部条目的审计数据等。
所述与发出审计条目查看请求的上位机之间的传输接口,其读、写、使能等信号符合外部存储器控制器(EMC)接口标准,且与一般存储器接口时序兼容。
所述一条完整的审计条目包括当前数据包的源IP地址、目的IP地址、协议类型、源端口号或ICMP类型、目的端口号或ICMP代码、报文处理方式及备注信息等。
所述审计存储模块采用异步FIFO实现;当更新策略为返回当前审计请求时刻前若干个条目的审计数据时,采用FIFO满信号作为FIFO的读使能,将最早存储的审计条目读出并丢弃;当更新策略为返回上一审计请求时候之后若干个条目的审计数据时,当FIFO满后将写使能失效;当更新策略为返回两次审计请求之间全部条目的审计数据时,根据审计请求频率和报文传输速率共同决定异步FIFO的深度,并留出适当阈量。
一种报文数据审计方法,所述方法包括以下步骤:
(1)报文参数经报文解析后存入审计存储模块中,组成审计条目;
(2)审计请求响应模块接收上位机审计请求,将审计条目返回至上位机,同时终止当前审计解析过程;
(3)审计存储模块根据审计条目更新策略,返回请求的审计条目并使能审计解析过程,继续进行新的审计条目存储。
本发明的有益效果为:
本发明通过设置审计存储缓存,响应审计请求,可高速、准确的返回网络报文数据的审计信息,为设备正常运转提供有力依据。通过设置审计存储更新策略,可按需对审计数据进行读取查看,接口部分兼容一般存储器接口时序,具有一定的通用性。
附图说明
图1为本发明报文数据审计电路结构示意图。
具体实施方式
下面根据说明书附图,结合具体实施方式对本发明进一步说明:
实施例1:
如图1所示,一种报文数据审计电路,所述电路包括审计接口模块、报文解析模块、审计请求响应模块、审计存储模块和审计条目更新模块;
所述审计接口模块,包括接收前级电路报文参数的传输接口,和与发出审计条目查看请求的上位机之间的传输接口;二者分别负责将报文参数数据送入所述报文解析模块及负责将审计读请求送至所述审计请求响应模块并回读审计数据;
所述报文解析模块,根据读入报文参数数据的标志位,分别存入所述审计存储模块相应位置,组成一条完整的审计条目;
所述审计请求响应模块,接收上位机审计条目查看请求,并将审计条目数及审计内容从所述审计存储模块读出并返回至上位机;
所述审计存储模块,用于存储解析后的审计条目,并按照所述审计条目更新模块的更新策略对所述审计请求进行响应;
所述审计条目更新模块,用于设置所述审计存储模块的更新策略,包括返回当前审计请求时刻前若干个条目的审计数据、返回上一审计请求时候之后若干个条目的审计数据、返回两次审计请求之间全部条目的审计数据等。
实施例2
在实施例1的基础上,本实施例所述与发出审计条目查看请求的上位机之间的传输接口,其读、写、使能等信号符合外部存储器控制器(EMC)接口标准,且与一般存储器接口时序兼容。
实施例3
在实施例1的基础上,本实施例所述一条完整的审计条目包括当前数据包的源IP地址、目的IP地址、协议类型、源端口号或ICMP类型、目的端口号或ICMP代码、报文处理方式及备注信息等。
实施例4
在实施例1、2或3的基础上,本实施例所述审计存储模块采用异步FIFO实现;当更新策略为返回当前审计请求时刻前若干个条目的审计数据时,采用FIFO满信号作为FIFO的读使能,将最早存储的审计条目读出并丢弃;当更新策略为返回上一审计请求时候之后若干个条目的审计数据时,当FIFO满后将写使能失效;当更新策略为返回两次审计请求之间全部条目的审计数据时,根据审计请求频率和报文传输速率共同决定异步FIFO的深度,并留出适当阈量。
实施例5
一种报文数据审计方法,所述方法包括以下步骤:
(1)报文参数经报文解析后存入审计存储模块中,组成审计条目;
(2)审计请求响应模块接收上位机审计请求,将审计条目返回至上位机,同时终止当前审计解析过程;
(3)审计存储模块根据审计条目更新策略,返回请求的审计条目并使能审计解析过程,继续进行新的审计条目存储。
实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。

Claims (5)

1.一种报文数据审计电路,其特征在于,所述电路包括审计接口模块、报文解析模块、审计请求响应模块、审计存储模块和审计条目更新模块;其中,
所述审计接口模块,包括接收前级电路报文参数的传输接口,和与发出审计条目查看请求的上位机之间的传输接口;二者分别负责将报文参数数据送入所述报文解析模块及负责将审计读请求送至所述审计请求响应模块并回读审计数据;
所述报文解析模块,根据读入报文参数数据的标志位,分别存入所述审计存储模块相应位置,组成一条完整的审计条目;
所述审计请求响应模块,接收上位机审计条目查看请求,并将审计条目数及审计内容从所述审计存储模块读出并返回至上位机;
所述审计存储模块,用于存储解析后的审计条目,并按照所述审计条目更新模块的更新策略对所述审计请求进行响应;
所述审计条目更新模块,用于设置所述审计存储模块的更新策略,包括返回当前审计请求时刻前若干个条目的审计数据、返回上一审计请求时候之后若干个条目的审计数据、返回两次审计请求之间全部条目的审计数据。
2.根据权利要求1所述的一种报文数据审计电路,其特征在于,所述与发出审计条目查看请求的上位机之间的传输接口,其读、写、使能信号符合外部存储器控制器接口标准。
3.根据权利要求1所述的一种报文数据审计电路,其特征在于,所述一条完整的审计条目包括当前数据包的源IP地址、目的IP地址、协议类型、源端口号或ICMP类型、目的端口号或ICMP代码、报文处理方式及备注信息。
4.根据权利要求1、2或3所述的一种报文数据审计电路,其特征在于,所述审计存储模块采用异步FIFO实现,当更新策略为返回当前审计请求时刻前若干个条目的审计数据时,采用FIFO满信号作为FIFO的读使能,将最早存储的审计条目读出并丢弃;当更新策略为返回上一审计请求时候之后若干个条目的审计数据时,当FIFO满后将写使能失效;当更新策略为返回两次审计请求之间全部条目的审计数据时,根据审计请求频率和报文传输速率共同决定异步FIFO的深度,并留出适当阈量。
5.一种报文数据审计方法,其特征在于,所述方法包括以下步骤:
(1)报文参数经报文解析后存入审计存储模块中,组成审计条目;
(2)审计请求响应模块接收上位机审计请求,将审计条目返回至上位机,同时终止当前审计解析过程;
(3)审计存储模块根据审计条目更新策略,返回请求的审计条目并使能审计解析过程,继续进行新的审计条目存储。
CN201710256434.1A 2017-04-19 2017-04-19 一种报文数据审计电路及方法 Pending CN107086967A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710256434.1A CN107086967A (zh) 2017-04-19 2017-04-19 一种报文数据审计电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710256434.1A CN107086967A (zh) 2017-04-19 2017-04-19 一种报文数据审计电路及方法

Publications (1)

Publication Number Publication Date
CN107086967A true CN107086967A (zh) 2017-08-22

Family

ID=59612114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710256434.1A Pending CN107086967A (zh) 2017-04-19 2017-04-19 一种报文数据审计电路及方法

Country Status (1)

Country Link
CN (1) CN107086967A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101120324A (zh) * 2005-02-17 2008-02-06 英特尔公司 能够进行闪速存储器存储管理的集成电路
CN101426008A (zh) * 2007-10-30 2009-05-06 北京启明星辰信息技术有限公司 一种基于回显的审计方法及系统
US20150135287A1 (en) * 2013-11-13 2015-05-14 Evident.io, Inc. Automated sdk ingestion
CN104881353A (zh) * 2015-06-15 2015-09-02 成都千寻科技有限公司 面向Hive平台的用户行为审计系统及方法
CN105743868A (zh) * 2014-12-11 2016-07-06 中国科学院声学研究所 一种支持加密和非加密协议的数据采集系统与方法
CN105978916A (zh) * 2016-07-19 2016-09-28 北京工业大学 一种sdn网络的安全审计系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101120324A (zh) * 2005-02-17 2008-02-06 英特尔公司 能够进行闪速存储器存储管理的集成电路
CN101426008A (zh) * 2007-10-30 2009-05-06 北京启明星辰信息技术有限公司 一种基于回显的审计方法及系统
US20150135287A1 (en) * 2013-11-13 2015-05-14 Evident.io, Inc. Automated sdk ingestion
CN105743868A (zh) * 2014-12-11 2016-07-06 中国科学院声学研究所 一种支持加密和非加密协议的数据采集系统与方法
CN104881353A (zh) * 2015-06-15 2015-09-02 成都千寻科技有限公司 面向Hive平台的用户行为审计系统及方法
CN105978916A (zh) * 2016-07-19 2016-09-28 北京工业大学 一种sdn网络的安全审计系统

Similar Documents

Publication Publication Date Title
US11726946B2 (en) I2C bus communication control method, device and system, and readable storage medium
CN112000394B (zh) 用于访问小程序的方法、装置、设备以及存储介质
EP3771169A1 (en) Message processing method and related device
CN107016027A (zh) 实现业务信息快速搜索的方法和装置
US9755982B2 (en) Method and apparatus for checking data frame length
RU2007101287A (ru) Усовершенствованное устройство обработки сетевой статистики
CN107544926A (zh) 处理系统及其访存方法
WO2024183410A1 (zh) 硬件流表老化方法、软件流表老化方法、装置及电子设备
CN109525495B (zh) 一种数据处理装置、方法和fpga板卡
CN111831383A (zh) 窗口拼接方法、装置、设备以及存储介质
CN107491398A (zh) 数据同步方法、装置和电子设备
US7366817B2 (en) Frame order processing apparatus, systems, and methods
US8886878B1 (en) Counter management algorithm systems and methods for high bandwidth systems
US7975183B2 (en) Dynamic debugging of platform transactions via context aware transactional debug marking
CN118093219A (zh) 一种消息处理方法、装置、设备及存储介质
CN107086967A (zh) 一种报文数据审计电路及方法
CN113326020A (zh) 缓存器件、缓存器、系统、数据处理方法、装置及介质
CN115297082B (zh) 基于FPGA、eBPF协同的ARP协议处理方法及系统
CN110445730A (zh) 基于WinPcap的网络数据实时采集存储方法和装置
US11038797B2 (en) Forwarding table entry access
CN115914327A (zh) 一种控制方法、装置、设备及存储介质
CN112732176B (zh) 基于fpga的ssd访问方法及装置、存储系统及存储介质
CN112416820B (zh) 一种数据包分类存储方法及系统
CN111061744B (zh) 图数据的更新方法、装置、计算机设备及存储介质
WO2020252142A1 (en) Telemetry capture system for storage systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170822