CN112416820B - 一种数据包分类存储方法及系统 - Google Patents
一种数据包分类存储方法及系统 Download PDFInfo
- Publication number
- CN112416820B CN112416820B CN202011219782.XA CN202011219782A CN112416820B CN 112416820 B CN112416820 B CN 112416820B CN 202011219782 A CN202011219782 A CN 202011219782A CN 112416820 B CN112416820 B CN 112416820B
- Authority
- CN
- China
- Prior art keywords
- data
- data buffer
- buffer area
- address
- rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000003139 buffering effect Effects 0.000 claims description 2
- 230000008676 import Effects 0.000 claims 1
- 238000013507 mapping Methods 0.000 claims 1
- 238000007635 classification algorithm Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 13
- 238000004590 computer program Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013145 classification model Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0877—Cache access modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0871—Allocation or management of cache space
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种数据包分类存储方法及系统,所述方法包括:获取数据包报文头部的控制信息,根据所述控制信息匹配查找对应的规则地址;数据缓冲区存储数据包报文,将数据包的帧头信息在数据缓冲区的地址偏移和对应的规则地址记录在数据缓冲区存储表中;当数据缓冲区满时,外部存储区取出数据缓冲区的数据,文件管理系统反馈外部存储区所在物理块地址,通过数据缓冲区存储表的记录信息将数据的外部存储区地址块号和块内偏移值记录到索引表中。所述系统包括分类模块、缓冲模块和外部存储区。本发明能够加快数据分类算法的执行速度,提高硬件的可重用性。
Description
技术领域
本发明涉及网络数据传输领域,具体涉及一种数据包分类存储方法及系统。
背景技术
目前,网络需求随着互联网的发展正在不断增加,网络上的服务趋于复杂多样,客户的需求形态各异。为了在不同的需求下采取不同的服务,需要对数据包进行分类,将不同类的数据包存储在不同的区域。
现如今,一般使用通用的中央处理器(Central Processing Unit,CPU)或专用的集成电路芯片来实现数据包分类功能,但是,通用CPU存在I/O性能不足、功耗大等问题,而专用芯片的研发周期长,开发成本高,一旦有新的需求就要重新设计芯片,重新流片,重新加工制作。
而在数据包分类方法方面,常用的软件算法包括线性查找方法、分级树方法、递归流算法等。其中,线性查找方法在面对庞大的规则集时,查找效率不高;分级树方法易形成冗余结构,建立和更新困难;递归流分类算法的存储开销大。硬件方法在速度、效率上优于软件,但其实现欠缺灵活性。三态内容寻址存储器(Ternary Content AddressableMemory,TCAM)的实现方法中,需要专用器件的支持,使得成本增加;基于位向量(BitVector,BV)的算法有利于在硬件电路上实现,但是在电路设计方面需要专门的硬件设计人员。因此,上述数据包分类方法都无法满足当前复杂多样的网络需求。
发明内容
为了解决上述技术问题,本发明提出了一种数据包分类存储方法及系统,能够加快数据分类算法的执行速度,提高硬件的可重用性。
为实现上述目的,本发明采用以下技术方案:
一种数据包分类存储方法,包括:
获取数据包报文头部的控制信息,根据所述控制信息匹配查找对应的规则地址;
数据缓冲区存储数据包报文,将数据包的帧头信息在数据缓冲区的地址偏移和对应的规则地址记录在数据缓冲区存储表中;
当数据缓冲区满时,外部存储区取出数据缓冲区的数据,文件管理系统反馈外部存储区所在物理块地址,通过数据缓冲区存储表的记录信息将数据的外部存储区地址块号和块内偏移值记录到索引表中。
进一步地,所述根据所述控制信息匹配查找对应的规则地址,包括:
将获取的控制信息与规则集进行匹配,计算规则序号;
规则序号=(S1-1)(N2*L*ND)+(S2-1)(N3*L*ND)+L+(SN-1-1)ND+SN
其中,Si表示报文在第i个域中匹配的前缀序号,Ni表示第i个域中的前缀数,D表示规则集中域的数量;
将规则序号映射到规则地址。
进一步地,所述数据缓冲区满的标志为:当数据包输入时,判断数据缓冲区的剩余空间是否大于数据包帧头信息中的报文最大长度;如果数据缓冲区的剩余空间小于报文最大长度,则判断数据缓冲区满。
进一步地,所述方法还包括:当数据缓冲区满时,启用备用数据缓冲区,并切换数据缓冲区和备用数据缓冲区的主备状态。
进一步地,所述方法还包括:当外部存储区的数据包删除时,将外部存储区的数据块导入碎片整理缓冲区进行碎片整理;
完成碎片整理后,若外部存储区的剩余空间足够存储一个以上的数据包,在取出数据缓冲区的数据时,优先启用该外部存储区。
进一步地,还包括:
当数据包内容为规则配置信息时,将数据缓冲区的对应数据导入规则存储区和查找块的前缀/掩码存储区。
进一步地,数据包内容判定为规则配置信息的触发条件为:数据包包含预设的固定的IP地址和端口。
本发明还提出了一种数据包分类存储系统,包括:
分类模块,用于获取数据包报文头部的控制信息,根据所述控制信息匹配查找对应的规则地址;
缓冲模块,包括数据缓冲区,数据缓冲区用于存储数据包报文,将数据包的帧头信息在数据缓冲区的地址偏移和对应的规则地址记录在数据缓冲区存储表中;
外部存储区,用于当数据缓冲区满时,外部存储区取出缓冲数据,文件管理系统反馈外部存储区所在物理块地址,通过数据缓冲区存储表的记录信息将数据的外部存储区地址块号和块内偏移值记录到索引表中。
进一步地,所述缓冲模块还包括备用数据缓冲区和碎片整理缓冲区;
所述备用数据缓冲区用于在数据缓冲区满时,启用备用数据缓冲区,并切换数据缓冲区和备用数据缓冲区的主备状态;
所述碎片整理缓冲区用于在外部存储区的数据包删除时,将外部存储区的数据块导入碎片整理缓冲区进行碎片整理。
进一步地,还包括更新模块,用于在数据包内容为规则配置信息时,将缓冲模块的对应数据导入规则存储区和查找块的前缀/掩码存储区。
本发明的有益效果是:
本发明通过提出一种数据包分类存储方法及系统,对软件算法进行硬件化的优化,加快了算法的执行速度,不仅实现了数据包的分类存储,还能在规则集发生变更时,及时更新规则集配置。
附图说明
图1是本发明实施例数据包分类存储方法流程示意图;
图2是本发明实施例数据包分类存储方法模型示意图;
图3是本发明实施例数据包分类存储方法数据包分类模型示意图;
图4是本发明实施例数据包分类存储方法数据包缓冲模型示意图;
图5是本发明实施例数据包分类存储方法规则集更新模型示意图;
图6是本发明实施例数据包分类存储系统结构示意图。
具体实施方式
为能清楚说明本方案的技术特点,下面通过具体实施方式,并结合其附图,对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意,在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
如图1-2所示,本发明实施例公开了一种数据包分类存储方法,包括:
1)数据包分类。
获取数据包报文头部的控制信息,根据所述控制信息匹配查找对应的规则地址。
具体步骤包括:
11)提取数据包报文头部的控制信息。
12)将提取出的控制信息同规则集进行匹配,计算出规则序号。
所述规则序号=(S1-1)(N2*L*ND)+(S2-1)(N3*L*ND)+L+(SN-1-1)ND+SN
其中,Si表示报文在第i个域中匹配的前缀序号,Ni表示第i个域中的前缀数,D表示规则集中域的数量。
13)将规则序号映射到规则地址。
如图3所示,输入的控制信息分别为目的地址IP、源地址IP、目的端口号、源端口号以及协议号,输出为规则存储区中的规则。标识定位会产生一个标识,每三位为一个域的标识,该标识通过地址计算模块会直接得出规则在存储区中的地址,即规则地址,所述规则地址可以用于定位其对应的规则存储区中存储的规则,最后将规则输出。
2)数据包缓冲。
数据缓冲区存储数据包报文,将数据包的帧头信息在数据缓冲区的地址偏移和对应的规则地址记录在数据缓冲区存储表中。
本发明实施例设计为多缓冲区,共同构成缓冲模块,执行类似于乒乓操作,当一个数据缓冲区满时,切换到另一个备用数据缓冲区,同时通知外部存储区取出已满缓冲区中的数据。本发明实施例设置两个用于存储数据包的数据缓冲区,其中一个接收存储数据包时,另一个作为备用数据缓冲区。
数据缓冲区满的标志为:当数据包输入时,数据包的帧头信息中包含报文最大长度(MTU),判断数据缓冲区的剩余空间是否大于数据包帧头信息中的报文最大长度;如果数据缓冲区的剩余空间小于报文最大长度,则判断数据缓冲区满。本发明实施例避免了通过报文的实际长度判断空间,报文实际长度在报文头部的控制信息中,如果通过报文头部的长度字段分配空间将增加模块的复杂度。使用MTU作为临界值可以避免数据溢出,假设报文长度随机,那么缓冲区内最终剩余的空间依概率平均为MTU/2。
每个数据缓冲区维护一张存储表,当帧头信息到来时,存储表记录帧头信息在数据缓冲区的地址偏移和对应的规则地址。
本发明实施例共设置三个数据缓冲区,两个用于存储数据块的数据缓冲区联合组成双路缓冲,当一个数据缓冲区数据满时,立即将数据缓冲区的数据传送到外部存储区,同时启用另一个数据缓冲区。第三个数据缓冲区为碎片整理缓冲区,当外部存储区删除部分数据包时会产生空余的空间,为了回收该部分空间,需要进行碎片整理,当进行碎片整理时,会将外部存储区中的数据块导入缓冲区,在完成整理后,如若空余空间足够存储一个以上的数据包,该外部存储区会在数据缓冲区满的时候优先启用。
3)数据包存储。
当数据缓冲区满时,外部存储区取出数据缓冲区的数据,文件管理系统反馈外部存储区所在物理块地址,通过数据缓冲区存储表的记录信息将数据的外部存储区地址块号和块内偏移值记录到索引表中。图4示出了本发明实施例数据缓冲区与索引表的结构。
每一个数据缓冲区含两个地址,分别是读地址和写地址,在数据取出时读地址逐渐增大,当读地址等于写地址时说明数据完全取出,这时会将读地址和写地址重置为开始地址(数据缓冲区的起始地址),同时将数据缓冲区满的标志设为0。
此外,本发明实施例的数据包分类存储方法还包括:
4)规则集更新。
当规则集发生更变时,配置新的规则集信息,对于配置信息,使用固化式的规则查找在分支选择中可以对前缀识别,而非前缀部分使用未定值通配。
当数据包内容为规则配置信息时,将数据缓冲区的对应数据导入规则存储区和查找块的前缀/掩码存储区。数据包内容判定为规则配置信息的触发条件为:数据包包含预设的固定的IP地址和端口。一旦发生触发,将从数据缓冲区内将数据导入规则存储区、查找块的前缀/掩码存储区。
如图5所示,复位信号来时,所有RAM的地址将复位至第0号地址,然后先将配置信息前4B的各域的前缀数信息导入Profile Handle中,然后通过每个域中的前缀数依次将配置信息存储区中的信息导入到相应的RAM中。
如图6所示,本发明实施例还公开了一种数据包分类存储系统,包括:
分类模块,用于获取数据包报文头部的控制信息,根据所述控制信息匹配查找对应的规则地址;
缓冲模块,包括数据缓冲区,数据缓冲区用于存储数据包报文,将数据包的帧头信息在数据缓冲区的地址偏移和对应的规则地址记录在数据缓冲区存储表中;
外部存储区,用于当数据缓冲区满时,外部存储区取出缓冲数据,文件管理系统反馈外部存储区所在物理块地址,通过数据缓冲区存储表的记录信息将数据的外部存储区地址块号和块内偏移值记录到索引表中。
所述缓冲模块还包括备用数据缓冲区和碎片整理缓冲区;
所述备用数据缓冲区用于在数据缓冲区满时,启用备用数据缓冲区,并切换数据缓冲区和备用数据缓冲区的主备状态;
所述碎片整理缓冲区用于在外部存储区的数据包删除时,将外部存储区的数据块导入碎片整理缓冲区进行碎片整理。
数据包分类存储系统还包括更新模块,用于在数据包内容为规则配置信息时,将缓冲模块的对应数据导入规则存储区和查找块的前缀/掩码存储区。
本发明实施例所述数据包分类存储方法及系统可以通过现场可编程门阵列(Field Programmable Gate Array,FPGA)等可定制硬件实现。本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
上述虽然结合附图对本发明的具体实施方式进行了描述,但并非对本发明保护范围的限制。对于所属领域的技术人员来说,在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上,本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (9)
1.一种数据包分类存储方法,其特征在于,包括:
获取数据包报文头部的控制信息,根据所述控制信息匹配查找对应的规则地址;
数据缓冲区存储数据包报文,将数据包的帧头信息在数据缓冲区的地址偏移和对应的规则地址记录在数据缓冲区存储表中;
当数据缓冲区满时,外部存储区取出数据缓冲区的数据,文件管理系统反馈外部存储区所在物理块地址,通过数据缓冲区存储表的记录信息将数据的外部存储区地址块号和块内偏移值记录到索引表中;
所述根据所述控制信息匹配查找对应的规则地址,包括:
将获取的控制信息与规则集进行匹配,计算规则序号;
规则序号=(S1-1)(N2*L*ND)+(S2-1)(N3*L*ND)+L+(SN-1-1)ND+SN
其中,Si表示报文在第i个域中匹配的前缀序号,Ni表示第i个域中的前缀数,D表示规则集中域的数量;
将规则序号映射到规则地址。
2.根据权利要求1所述的数据包分类存储方法,其特征在于,所述数据缓冲区满的标志为:当数据包输入时,判断数据缓冲区的剩余空间是否大于数据包帧头信息中的报文最大长度;如果数据缓冲区的剩余空间小于报文最大长度,则判断数据缓冲区满。
3.根据权利要求1所述的数据包分类存储方法,其特征在于,所述方法还包括:
当数据缓冲区满时,启用备用数据缓冲区,并切换数据缓冲区和备用数据缓冲区的主备状态。
4.根据权利要求1所述的数据包分类存储方法,其特征在于,所述方法还包括:
当外部存储区的数据包删除时,将外部存储区的数据块导入碎片整理缓冲区进行碎片整理;
完成碎片整理后,若外部存储区的剩余空间足够存储一个以上的数据包,在取出数据缓冲区的数据时,优先启用该外部存储区。
5.根据权利要求1所述的数据包分类存储方法,其特征在于,还包括:
当数据包内容为规则配置信息时,将数据缓冲区的对应数据导入规则存储区和查找块的前缀/掩码存储区。
6.根据权利要求5所述的数据包分类存储方法,其特征在于,数据包内容判定为规则配置信息的触发条件为:数据包包含预设的固定的IP地址和端口。
7.一种数据包分类存储系统,其特征在于,包括:
分类模块,用于获取数据包报文头部的控制信息,根据所述控制信息匹配查找对应的规则地址;
所述根据所述控制信息匹配查找对应的规则地址,包括:
将获取的控制信息与规则集进行匹配,计算规则序号;
规则序号=(S1-1)(N2*L*ND)+(S2-1)(N3*L*ND)+L+(SN-1-1)ND+SN
其中,Si表示报文在第i个域中匹配的前缀序号,Ni表示第i个域中的前缀数,D表示规则集中域的数量;
将规则序号映射到规则地址;
缓冲模块,包括数据缓冲区,数据缓冲区用于存储数据包报文,将数据包的帧头信息在数据缓冲区的地址偏移和对应的规则地址记录在数据缓冲区存储表中;
外部存储区,用于当数据缓冲区满时,外部存储区取出缓冲数据,文件管理系统反馈外部存储区所在物理块地址,通过数据缓冲区存储表的记录信息将数据的外部存储区地址块号和块内偏移值记录到索引表中。
8.根据权利要求7所述的数据包分类存储系统,其特征在于,所述缓冲模块还包括备用数据缓冲区和碎片整理缓冲区;
所述备用数据缓冲区用于在数据缓冲区满时,启用备用数据缓冲区,并切换数据缓冲区和备用数据缓冲区的主备状态;
所述碎片整理缓冲区用于在外部存储区的数据包删除时,将外部存储区的数据块导入碎片整理缓冲区进行碎片整理。
9.根据权利要求7所述的数据包分类存储系统,其特征在于,还包括更新模块,用于在数据包内容为规则配置信息时,将缓冲模块的对应数据导入规则存储区和查找块的前缀/掩码存储区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011219782.XA CN112416820B (zh) | 2020-11-04 | 2020-11-04 | 一种数据包分类存储方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011219782.XA CN112416820B (zh) | 2020-11-04 | 2020-11-04 | 一种数据包分类存储方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112416820A CN112416820A (zh) | 2021-02-26 |
CN112416820B true CN112416820B (zh) | 2022-05-27 |
Family
ID=74827947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011219782.XA Active CN112416820B (zh) | 2020-11-04 | 2020-11-04 | 一种数据包分类存储方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112416820B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113518130B (zh) * | 2021-08-19 | 2023-03-24 | 北京航空航天大学 | 一种基于多核处理器的分组突发负载均衡方法及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107229575A (zh) * | 2016-03-23 | 2017-10-03 | 上海复旦微电子集团股份有限公司 | 缓存性能的评估方法及装置 |
CN109344092A (zh) * | 2018-09-11 | 2019-02-15 | 天津易华录信息技术有限公司 | 一种提高冷存储数据读取速度的方法和系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8074026B2 (en) * | 2006-05-10 | 2011-12-06 | Intel Corporation | Scatter-gather intelligent memory architecture for unstructured streaming data on multiprocessor systems |
CN101841545B (zh) * | 2010-05-14 | 2012-08-01 | 中国科学院计算技术研究所 | 一种tcp流重组拼包方法和装置 |
CN103023806B (zh) * | 2012-12-18 | 2015-09-16 | 武汉烽火网络有限责任公司 | 共享缓存式以太网交换机的缓存资源控制方法及装置 |
CN103441951A (zh) * | 2013-08-19 | 2013-12-11 | 南京邮电大学 | 一种基于网卡驱动的数据包处理优化方法 |
CN106330764B (zh) * | 2016-08-15 | 2019-11-15 | 北京蓝海讯通科技股份有限公司 | 管理数据缓冲的方法、应用及计算设备 |
CN106656558B (zh) * | 2016-11-04 | 2020-04-24 | 上海枫昱能源科技有限公司 | 一种延长数据采集服务器存储单元使用寿命的方法 |
US11249910B2 (en) * | 2019-12-17 | 2022-02-15 | Intel Corporation | Initialization and management of class of service attributes in runtime to optimize deep learning training in distributed environments |
-
2020
- 2020-11-04 CN CN202011219782.XA patent/CN112416820B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107229575A (zh) * | 2016-03-23 | 2017-10-03 | 上海复旦微电子集团股份有限公司 | 缓存性能的评估方法及装置 |
CN109344092A (zh) * | 2018-09-11 | 2019-02-15 | 天津易华录信息技术有限公司 | 一种提高冷存储数据读取速度的方法和系统 |
Non-Patent Citations (2)
Title |
---|
Yi He.《Influence of packaging materials on postharvest physiology and texture of garlic cloves during refrigeration storage》.《Food Chemistry》.2019, * |
杜文平.《基于结构化方法的产品数据包生成设计开发》.《机械研究与应用》.2019,(第2期), * |
Also Published As
Publication number | Publication date |
---|---|
CN112416820A (zh) | 2021-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5920886A (en) | Accelerated hierarchical address filtering and translation using binary and ternary CAMs | |
US7281085B1 (en) | Method and device for virtualization of multiple data sets on same associative memory | |
US6775281B1 (en) | Method and apparatus for a four-way hash table | |
US8200686B2 (en) | Lookup engine | |
US9871727B2 (en) | Routing lookup method and device and method for constructing B-tree structure | |
CN110808910A (zh) | 一种支持QoS的OpenFlow流表节能存储架构及其应用 | |
CN107528783B (zh) | 利用对前缀长度进行两个搜索阶段的ip路由缓存 | |
US20050018683A1 (en) | IP address storage technique for longest prefix match | |
CN111131084B (zh) | 一种QoS感知的OpenFlow流表查找方法 | |
CN111030998B (zh) | 一种可配置的协议解析方法及系统 | |
US7403526B1 (en) | Partitioning and filtering a search space of particular use for determining a longest prefix match thereon | |
CN111988231B (zh) | 一种掩码五元组规则匹配的方法及装置 | |
KR102126592B1 (ko) | 멀티코어 프로세서들에 대한 내부 및 외부 액세스를 갖는 룩-어사이드 프로세서 유닛 | |
US10997140B2 (en) | Method and apparatus for acceleration of hash-based lookup | |
US20110113197A1 (en) | Queue arrays in network devices | |
CN111526134B (zh) | 一种报文检测系统、方法及装置 | |
US9985885B1 (en) | Aggregating common portions of forwarding routes | |
WO2008119242A1 (fr) | Méthode de recherche dans un arbre multi-bit de type trie | |
CN112416820B (zh) | 一种数据包分类存储方法及系统 | |
US20200226099A1 (en) | Method and apparatus for improving hash searching throughput in the event of hash collisions | |
CN113411380B (zh) | 基于fpga可编程会话表的处理方法、逻辑电路和设备 | |
CN112866139A (zh) | 一种多规则流分类的实现方法、设备和存储介质 | |
US7369554B1 (en) | Method and apparatus for performing filter operations on data packets using an instruction | |
US7039627B1 (en) | Method and apparatus for performing a radix search by selecting one of a valid table and a transition table | |
CN114079634B (zh) | 一种报文转发方法、装置及计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |