JPWO2017056725A1 - 車載制御装置 - Google Patents

車載制御装置 Download PDF

Info

Publication number
JPWO2017056725A1
JPWO2017056725A1 JP2017542989A JP2017542989A JPWO2017056725A1 JP WO2017056725 A1 JPWO2017056725 A1 JP WO2017056725A1 JP 2017542989 A JP2017542989 A JP 2017542989A JP 2017542989 A JP2017542989 A JP 2017542989A JP WO2017056725 A1 JPWO2017056725 A1 JP WO2017056725A1
Authority
JP
Japan
Prior art keywords
core
safety
processing
cores
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017542989A
Other languages
English (en)
Other versions
JP6486485B2 (ja
Inventor
伊藤　慎悟
慎悟 伊藤
広生 後藤
広生 後藤
毅 福田
毅 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of JPWO2017056725A1 publication Critical patent/JPWO2017056725A1/ja
Application granted granted Critical
Publication of JP6486485B2 publication Critical patent/JP6486485B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
    • B60W50/04—Monitoring the functioning of the control system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
    • B60W2050/0001—Details of the control system
    • B60W2050/0002—Automatic control, details of type of controller or control system architecture
    • B60W2050/0004—In digital systems, e.g. discrete-time systems involving sampling
    • B60W2050/0005—Processor details or data handling, e.g. memory registers or chip architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Mechanical Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Physics (AREA)
  • Transportation (AREA)
  • Human Computer Interaction (AREA)
  • Microcomputers (AREA)
  • Multi Processors (AREA)
  • Storage Device Security (AREA)
  • Hardware Redundancy (AREA)

Abstract

マルチコアマイコンにおけるコア間通信において、異なる（安全水準レベル低からレベル高）機能安全の安全水準レベル（ＡＳＩＬ）間の安全要求を満たしつつ処理負荷を最小限に抑えることが出来るだけでなく、ユーザのタイミングでコア間通信によるデータの授受を可能とする車載制御装置を提供する。複数のコア２，３の間のデータ通信を、コアのレジスタ１１のデータをハードウェア機能（ＤＭＡ等）によりコア間の共有メモリ７の安全水準レベルが設定された領域８に書き込む書込み手段により行い、前記コア２，３は、それぞれ機能安全レベルが異なるように車載制御装置を構成する。

Description

本発明は、車載制御装置に関するものである。
近年、車載制御（機能）における技術的、機能的要求は高度かつ複雑化している。自動車業界では、機能安全（ＩＳＯ２６２６２）が策定され、車載制御装置においても対応が必須となっている。機能安全には機能に応じて守るべき基準を示した安全水準レベル（ＡＳＩＬ）を設け、実装する機能にはＡＳＩＬに応じた処理が必要となる（ＡＳＩＬは最も低い安全水準のＱＭ（Quality Management）から最も高い安全水準のＡＳＩＬ Ｄまでの５段階で定義されている）。その為、マイコンは機能だけでなくＡＳＩＬにも対応する必要があるため、さらに実行する処理が増えるという現状がある。
そのような中、マイコンは、増え続ける処理に対応する為、コア（処理の実行部）のマルチコア化（複数化）がなされ、マイコンの処理能力の向上および処理負荷の分散が図られ、高機能化が進んでいる。
しかし、マルチコアマイコンは各コアが独自で動作（処理）を実行しているため、情報（データ）の共有が必要な時、各コアで実行した情報（データ）をどこかのコアに纏める必要がある。コアに情報を纏めるには各コア間で通信（以降、コア間通信）を行う必要があるが、このコア間通信は使い方（制御方法）によっては、従来のシングルコアのマイコンより処理能力が落ちてしまう可能性がある。
例えば、１つのコアが通信を実施したくても、一方のコアが処理中の場合、通信を実行することが出来ず処理が待たされてしまう可能性がある。
この結果、一方のコアの処理が待たされることによって、結果的に全体的に処理の遅延が発生してしまい処理能力が低下することにつながる可能性がある。
あわせて、安全水準レベルを満足する為には、扱う情報（データ）の健全性も保障する必要がある。
このようにマルチコアマイコンで、ＡＳＩＬを満たしつつ複数のコアに処理を分散したとしても、コア間通信の制御をどのように実装するかで処理能力が大きく変わってしまう可能性がある為、ＡＳＩＬおよびコア間通信をどう実装するかが大きな技術課題となっている。
特開２０１４−１９３６９０号公報 特開２０１２−１２８７８８号公報
そのような中、特許文献１では、マイコン内（１つのコア）で異なるＡＳＩＬレベルの処理が共存する場合の技術について記載している。
例えば、ＱＭ（Quality Management）レベル（安全要求事項無し）とＡＳＩＬ Ｄレベル（安全要求レベル最高位）のソフトウェアをマイコン内に混在させるため、パーティショニング技術を用い各々の領域のアクセスを監視することで、安全性を確保する技術が提供されている。
しかしながら、上記特許文献１の技術では、マルチコアマイコンにおける複数のコアが独立して動作している状況および各コア間の通信については考慮されていない為、この技術ではコア間通信時のマイコンの処理負荷の増加（処理効率の低下）という課題がある。
また、特許文献２では、マルチコアマイコン内のコア間通信の技術について記載している。
しかしながら、上記特許文献２の技術では、機能安全の安全水準レベル（ＡＳＩＬ）を満たす場合の技術について提供が無い為、低いＡＳＩＬレベルから高いＡＳＩＬレベル等コア間通信時の安全性の確保という課題がある。
また、車載制御用のＯＳとしてＡＵＴＯＳＡＲ ＯＳがある。
このＡＵＴＯＳＡＲ ＯＳには、異なるＡＳＩＬレベルのコア間のコア間通信の機能としてＩＯＣ（Inter-OS-Application Communicator）が提供されている。
しかし、本機能は各コアに搭載したＯＳによって制御されるため、ＯＳの処理による処理時間のオーバッドやＯＳが実行中の処理が遅延した時にはコア間通信処理の開始が遅れてしまうなど、処理負荷の増加やユーザが想定したタイミングでコア間通信が出来ない課題がある。
そこで、本発明の目的は、マルチコアマイコンにおけるコア間通信において、異なる（安全水準レベル低からレベル高）機能安全の安全水準レベル（ＡＳＩＬ）間の安全要求を満たしつつ処理負荷を最小限に抑えることが出来るだけでなく、ユーザのタイミングでコア間通信によるデータの授受を可能とする技術を提供する事である。
上記目的は、特許請求の範囲に記載の発明により達成することが出来る。
本発明によれば、マルチコアマイコンにおけるコア間通信において、異なる（安全水準レベル低からレベル高）機能安全の安全水準レベル（ＡＳＩＬ）間の安全要求を満たしつつ処理負荷を最小限に抑えることが出来るだけでなく、ユーザのタイミングでコア間通信によるデータの授受をすることが出来る。
本実施例によるマルチコアマイコンのコア構成図 本実施例による異なるＡＳＩＬレベルのコア間通信の構成図 本実施例を使用した場合のコア間通信の処理例構成図 本実施例を使用したコア間通信の処理フロー図
以下、本発明の実施例を、図面を用いて説明する。
なお、以下の実施例では、ＱＭを“安全要求無し”、ＡＳＩＬを“安全要求有り”として扱う。
本実施例によるマルチコアＭＣＵ（Micro Control Unit）１の構成について図１を用いて説明する。
図１はマルチコアＭＣＵ１の構成を示している。マルチコアＭＣＵ１には安全水準レベルがＡＳＩＬの処理を実行する第一コア２と安全水準レベルがＱＭの処理を実行する第二コア３が搭載されている。内部メモリ４は、第一コア用内部メモリ５と第二コア用内部メモリ６、各コアが共通で使用することが出来る共有メモリ７で構成されている。
なお、本実施例ではコアは２つとしているが、２つ以上のコアで構成しても良い。また、各コアの安全水準レベルをＡＳＩＬ、ＱＭとしているが、コア内の処理で異なる安全水準レベルの処理を定義しても構わない。
なお、本実施例では、ＲＯＭ、ＲＡＭを区別せず、メモリに統一して説明する。
次に図２を用いて各コア間（異なる安全水準レベル）のデータの管理方法について説明する。コア間のデータの授受には共有メモリ７を使用する。ただ、共有メモリをそのまま使用すると、異なる安全水準レベルのデータを混在して扱うことになるため安全要求を満たすことが出来ない可能性がある。
そこで、共有メモリには、各コアの安全水準レベルに応じたメモリ領域を用意する。ＡＳＩＬ処理用のＡＳＩＬ領域８とＱＭ処理用のＱＭ領域９を定義する。ただし、領域を定義しただけでは、ＱＭ処理がＡＳＩＬ領域８にアクセス出来てしまうので、ＭＰＵ（Memory Protection Unit）１０の機能を利用して、定義したメモリ領域に対してアクセス制限を設定する。
このように、ＭＰＵ１０によるアクセス制限を設定することで、各メモリ領域の安全要求を満たすことが可能となる。
なお、本実施例ではマルチコアＭＣＵ１内の内部メモリを使用してコア間のデータ管理方法を説明したが、内部メモリに限定する物ではない。また、各コア間のデータの授受には共有メモリを使用したが、共通のメモリに限定したものではなく、各コア専用の外部メモリなどの記憶媒体を設けてもよい。
次に図３を用いて、低い安全水準レベルのコアから高い安全水準レベルのコアへのデータの授受の方法（本実施例ではＱＭからＡＳＩＬ）について説明する。
なお、本実施例で扱うデータとは、ソフトウェアの処理で作成したデータではなく、ＡＤ変換やＣＡＮ通信などのレジスタ値や通信バッファ（第二コア処理用レジスタ・通信バッファ１１）に格納されたソフトウェア処理で作成されない値をデータとして扱う。
第二コア３で処理するデータを第一コア２に送信する場合、通常はソフトウェアの処理で共有メモリ７のＱＭ領域９へコピーする。しかし、本技術では、第二コア３のデータをステップＳ１でＤＭＡ（Direct Memory Access）などのハードウェアの通信（転送）機能を使用して直接、共有メモリ７のＡＳＩＬ領域８へコピーする。こうすることで、転送先の安全水準レベルより低いコアのソフトウェアを使用せずに、安全に安全水準レベルが高いメモリ領域へコピーすることが出来る。
本実施例ではＤＭＡを用いてデータの転送を行ったが、直接、レジスタやバッファなの領域から転送できる手段、すなわちユーザのソフトウェアを介さずに転送出来る方法であれば何でも良い。
その後、第一コア２はステップＳ２で自身が管理するメモリ領域であるＡＳＩＬ領域８へアクセスしデータを取得することが出来る。
次に図４を用いて図３の構成で処理を実施した場合の処理フローについて記載する。
ステップＳ３で第二コア３でのＡＤ変換やＣＡＮ通信など処理が実施され、ステップＳ４でレジスタや通信バッファにＡＤ変換やＣＡＮ通信などの結果（処理）の値が格納される。
レジスタや通信バッファに格納された値をステップＳ５のＤＭＡ転送を用いて値を転送し、ステップＳ６で内部メモリ内の共有メモリ領域にあるＡＳＩＬ領域に直接格納（Ｗｒｉｔｅ）する。ステップＳ６で内部メモリ内の共有メモリ領域にあるＡＳＩＬ領域に格納された値をステップＳ７で第一コア２に値をＲｅａｄする。ステップＳ８ではＳ７でＲｅａｄした値を第一コア２の処理実行で使用する内部メモリに格納し、ステップＳ９で、第一コア２での処理を実行し処理を終了する。
もし、この技術を用いず、転送先の安全水準レベルが低いソフトウェアの処理でコア間のデータの授受を行った場合、安全水準レベルが高いコアは安全水準レベルが低い処理で行ったデータの安全性を確認や監視または両方を実施しなければならない為、処理負荷の増加や任意のタイミングでデータの授受が出来ないなどの可能性がある。
このように、データ転送元が転送先の安全水準レベルよりも低いコアから高いコア間でデータの授受を行うとき、安全水準レベルが低いコアのソフトウェアを使用せず安全水準レベルが高いコアのデータ領域にハードウェアの機能を用いてコピーすることで安全かつ高速にデータの授受を実現することが出来る。
また、ソフトウェアの処理を介してデータの転送を行わないので、ＯＳなどの影響を受けずにデータの授受を行うことが出来る。
なお、本実施例で説明した図１のマルチコアＭＣＵ１の構成は、あくまで一例であり、コアの数やメモリ構成、機能などを限定するものではない。
また、図２、図３、図４で示した、構成や処理内容はあくまで処理の一例に過ぎず、データの転送手段や格納場所等、本実施例の内容を満たすことが出来れば手段や構成を限定するものではない。
１ … マルチコアＭＣＵ
２ … 第一コア
３ … 第二コア
４ … 内部メモリ
５ … 第一コア用内部メモリ
６ … 第二コア用内部メモリ
７ … 共有メモリ
８ … ＡＳＩＬ領域
９ … ＱＭ領域
１０ … ＭＰＵ
１１ … 第二コア処理用レジスタ・通信バッファ

Claims (4)

  1. 複数のコアの間のデータ通信を、コアのレジスタのデータをハードウェア機能によりコア間の共有メモリの安全水準レベルが設定された領域に書き込む書込み手段により行い、
    前記コアは、それぞれ機能安全レベルが異なる車載制御装置。
  2. 請求項１に記載の車載制御装置であって、
    第１のコアにはＡＳＩＬの機能、
    第２のコアにはＱＭの機能が割り当てられている車載制御装置。
  3. 請求項２に記載の車載制御装置であって、
    前記書込み手段は、前記第２のコアから前記第１のコアへ通信をする際、当該第２のコアから前記共有メモリのＡＳＩＬ領域に前記ハードウェア機能を用いてデータを書き込む車載制御装置。
  4. 請求項１乃至３のいずれかに記載の車載制御装置であって、
    前記ハードウェア機能がＤｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓである車載制御装置。
JP2017542989A 2015-09-30 2016-08-05 車載制御装置 Active JP6486485B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015192513 2015-09-30
JP2015192513 2015-09-30
PCT/JP2016/073030 WO2017056725A1 (ja) 2015-09-30 2016-08-05 車載制御装置

Publications (2)

Publication Number Publication Date
JPWO2017056725A1 true JPWO2017056725A1 (ja) 2018-03-15
JP6486485B2 JP6486485B2 (ja) 2019-03-20

Family

ID=58427362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017542989A Active JP6486485B2 (ja) 2015-09-30 2016-08-05 車載制御装置

Country Status (5)

Country Link
US (1) US10552368B2 (ja)
EP (1) EP3357761B1 (ja)
JP (1) JP6486485B2 (ja)
CN (1) CN108025685B (ja)
WO (1) WO2017056725A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190243698A1 (en) * 2018-02-02 2019-08-08 Robert Bosch Gmbh Electronic Control Unit for Flexible Replacement of Replaceable Components in a Vehicle
JP6968726B2 (ja) * 2018-02-15 2021-11-17 日立Astemo株式会社 車両制御装置
DE102018123563B4 (de) * 2018-09-25 2020-04-02 Iav Gmbh Ingenieurgesellschaft Auto Und Verkehr Verfahren zur Zwischenkernkommunikation in einem Mehrkernprozessor
JP7096376B2 (ja) * 2019-02-04 2022-07-05 日立Astemo株式会社 異種非対称システムのための混在する重要な機能を管理するためのシステムおよび方法
JP2022065218A (ja) * 2019-03-05 2022-04-27 日立Astemo株式会社 車両制御装置
DE102019220461A1 (de) 2019-12-20 2021-06-24 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Betreiben einer Recheneinrichtung
US11836475B2 (en) 2020-11-27 2023-12-05 Denso Corporation Electronic control unit, software update method, software update program product and electronic control system
CN112434325B (zh) * 2021-01-27 2021-05-11 南京芯驰半导体科技有限公司 数据高速加解密方法及车载单元
US20220349353A1 (en) * 2021-04-30 2022-11-03 Raytheon Technologies Corporation Gas turbine engine communication data management function
US20230073618A1 (en) * 2021-09-02 2023-03-09 Rivian Ip Holdings, Llc E2e synchronization

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63165951A (ja) * 1986-12-27 1988-07-09 Pfu Ltd 共通メモリ保護方式
JP2012128788A (ja) * 2010-12-17 2012-07-05 Toyota Motor Corp 車両制御装置、データ通信方法
JP2013161299A (ja) * 2012-02-06 2013-08-19 Toyota Motor Corp 情報処理装置、インタフェースアクセス方法
WO2014097442A1 (ja) * 2012-12-20 2014-06-26 三菱電機株式会社 車載装置及びプログラム
JP2015067107A (ja) * 2013-09-30 2015-04-13 日立オートモティブシステムズ株式会社 車両用制御装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8543286B2 (en) * 2011-06-24 2013-09-24 GM Global Technology Operations LLC Vehicle hardware integrity analysis systems and methods
JP2015518605A (ja) * 2012-04-09 2015-07-02 ダナ ベルジャン エヌ．ブイ． 安全アプリケーションのための機能アーキテクチャパターン
US8527139B1 (en) * 2012-08-28 2013-09-03 GM Global Technology Operations LLC Security systems and methods with random and multiple change-response testing
US9090265B2 (en) * 2012-08-28 2015-07-28 GM Global Technology Operations LLC Active safety systems of vehicles with graphical microprocessors
DE102012218363A1 (de) * 2012-10-09 2014-04-10 Continental Automotive Gmbh Verfahren zur Steuerung eines getrennten Ablaufs von verknüpften Programmblöcken und Steuergerät
US9170956B2 (en) * 2013-02-07 2015-10-27 Texas Instruments Incorporated System and method for virtual hardware memory protection
JP5975923B2 (ja) 2013-03-29 2016-08-23 日立オートモティブシステムズ株式会社 車両用制御装置
US20140358346A1 (en) * 2013-06-04 2014-12-04 Trw Automotive U.S. Llc Optimized Power Supply Architecture
JP5867495B2 (ja) 2013-12-20 2016-02-24 株式会社デンソー 電子制御装置
JP6507169B2 (ja) * 2014-01-06 2019-04-24 ジョンソン コントロールズ テクノロジー カンパニーＪｏｈｎｓｏｎ Ｃｏｎｔｒｏｌｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｍｐａｎｙ 複数のユーザインターフェース動作ドメインを有する車両
EP3092566B1 (en) * 2014-01-06 2019-07-17 Johnson Controls Technology Company Vehicle with multiple user interface operating domains
DE102014201682A1 (de) * 2014-01-30 2015-07-30 Robert Bosch Gmbh Verfahren zur Koexistenz von Software mit verschiedenen Sicherheitsstufen in einem Multicore-Prozessorsystem
US9836318B2 (en) * 2014-02-21 2017-12-05 Infineon Technologies Ag Safety hypervisor function
US9389793B2 (en) * 2014-03-06 2016-07-12 Freescale Semiconductor, Inc. Trusted execution and access protection for embedded memory
JP6151669B2 (ja) * 2014-06-27 2017-06-21 ファナック株式会社 加工プログラム指令内容に応じてｃｐｕ負荷を分散可能な数値制御装置
FR3026708B1 (fr) * 2014-10-07 2016-11-18 Jtekt Europe Sas Securisation d'une fonction d'aide a la conduite au sein d'une direction assistee
EP3085596B1 (en) * 2015-04-20 2017-11-29 Autoliv Development AB A vehicle safety electronic control system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63165951A (ja) * 1986-12-27 1988-07-09 Pfu Ltd 共通メモリ保護方式
JP2012128788A (ja) * 2010-12-17 2012-07-05 Toyota Motor Corp 車両制御装置、データ通信方法
JP2013161299A (ja) * 2012-02-06 2013-08-19 Toyota Motor Corp 情報処理装置、インタフェースアクセス方法
WO2014097442A1 (ja) * 2012-12-20 2014-06-26 三菱電機株式会社 車載装置及びプログラム
JP2015067107A (ja) * 2013-09-30 2015-04-13 日立オートモティブシステムズ株式会社 車両用制御装置

Also Published As

Publication number Publication date
CN108025685B (zh) 2020-12-01
EP3357761A4 (en) 2019-05-08
CN108025685A (zh) 2018-05-11
US20180203823A1 (en) 2018-07-19
US10552368B2 (en) 2020-02-04
WO2017056725A1 (ja) 2017-04-06
JP6486485B2 (ja) 2019-03-20
EP3357761B1 (en) 2022-10-05
EP3357761A1 (en) 2018-08-08

Similar Documents

Publication Publication Date Title
JP6486485B2 (ja) 車載制御装置
EP2657836A1 (en) Acceleration method, device and system for co-processing
WO2018157836A1 (zh) 一种可编程硬件的资源管理方法、可编程硬件设备及存储介质
US9940278B2 (en) System on chip having semaphore function and method for implementing semaphore function
WO2007004696A1 (ja) アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法
US9170963B2 (en) Apparatus and method for generating interrupt signal that supports multi-processor
JP2006309512A (ja) マルチプロセッサシステム、及びマルチプロセッサシステムのメッセージ伝達方法
JP2009230201A (ja) Ｕｓｂコントローラ、及びバッファメモリ制御方法
JPWO2010097925A1 (ja) 情報処理装置
US20130247065A1 (en) Apparatus and method for executing multi-operating systems
US10481951B2 (en) Multi-queue device assignment for application groups
CN102043741A (zh) 用于管道仲裁的电路和方法
CN114328350A (zh) 一种基于axi总线的通讯方法、装置以及介质
US10606770B2 (en) Microcontroller system and method for controlling memory access in a microcontroller system
JP2008276322A (ja) 情報処理装置、情報処理システムおよび情報処理方法
CN105264494A (zh) 鉴权处理装置和方法
US20090265515A1 (en) Information Processing Apparatus, Information Processing Method, and Computer Program
TWI486783B (zh) 存取資料的方法及系統
JP2008176646A (ja) マルチプロセッサシステム
WO2019038834A1 (ja) 情報処理装置及びリソース使用調停方法
US11119931B1 (en) Data pipeline for microkernel operating system
JP2006003981A (ja) 情報処理装置および方法、記録媒体、並びにプログラム
JP2007219925A (ja) バス制御装置、バス制御プログラム及び記録媒体
WO2020179344A1 (ja) 車両制御装置
JP5482302B2 (ja) 情報処理装置、及び、情報処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190219

R150 Certificate of patent or registration of utility model

Ref document number: 6486485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250