CN106460153A - 透明导电性膜及其制造方法 - Google Patents

Abstract

本发明提供一种实现透明导电层的低电阻特性的透明导电性膜。本发明是具备高分子膜基材、和形成于所述高分子膜基材的至少一个面侧的透明导电层的透明导电膜，在所述高分子膜基材与所述透明导电层之间，具备利用真空成膜法形成的无机底涂层，所述透明导电层中的碳原子的存在原子量为3×10²⁰原子/cm³以下。

Description

透明导电性膜及其制造方法

技术领域

本发明涉及透明导电性膜及其制造方法。

背景技术

以往，作为透明导电性膜，广为人知的是在玻璃基材上形成了ITO膜(铟-锡复合氧化物膜)的所谓导电性玻璃。另一方面，玻璃基材的挠曲性、加工性差，存在有因用途不同而无法使用的情况。由此，近年来，由于不仅挠曲性、加工性优异、而且耐冲击性优异、轻质等优点，而提出了在以聚对苯二甲酸乙二醇酯膜为首的各种高分子膜基材上形成了ITO膜的透明导电性膜。

对于以触控面板为代表的透明导电材料要求高透明、高透射、高耐久性之类的特性。作为用于提高透射率的对策，已知有在透明薄膜的溅射成膜时以使薄膜中的溅射气体的构成原子为0.05原子％以下的方式进行溅射的构成等(参照专利文献1)。

此外，为了应对触控面板的大画面化，以高灵敏度(操作性提高)及低耗电为目标，对于在高分子膜基材上形成的ITO膜而言降低电阻率值及表面电阻值的要求提高起来。作为赋予优异的光透射性、并且电阻率小的透明导电性膜的对策，提出了利用使靶材上的水平方向磁场为50mT以上的磁控溅射法在膜基材上形成ITO膜的技术(参照专利文献2)。

现有技术文献

专利文献

专利文献1：日本特开2002-371355号公报

专利文献2：国际公开第2013/080995号

发明内容

发明所要解决的问题

虽然在上述技术中根据用途不同作为电阻率而言也会充分地降低，然而本发明人等从开发下一代的透明导电性膜的观点出发，进行了进一步低电阻率化的研究。因此，尝试从ITO膜的形成过程及组成的两方面进行了研究。

图3是示意性地表示利用溅射形成ITO膜的过程的概念图。导入溅射室内的以氩作为主成分的溅射气体(根据需要含有氧。)与因ITO靶13与搬送膜基材的辊52之间的电位差而产生的电子碰撞后离子化，产生等离子体5。如此产生的离子(特别是氩离子4)与靶13碰撞，飞出的靶粒子2′堆积在高分子膜基材1上，由此形成透明导电层2。

此时，与靶13碰撞的离子的一部分从靶13反跳而飞向基材1侧，从而有作为氩原子4′纳入透明导电层2的情况。另外，除了氩原子以外，有时还会向透明导电层2中纳入来自于高分子膜基材1中所含的水分或有机成分、或者溅射气氛中的水分等的氢原子6或碳原子。

本发明人等基于纳入透明导电层中的氢原子、碳原子等作为杂质发挥作用、并且它们可能对电阻特性产生影响的预测反复进行了研究。

本发明的目的在于，提供一种实现透明导电层的低电阻特性的透明导电性膜。

用于解决问题的方法

本发明人等为了达成上述的目的，进行了深入研究，结果发现，在透明导电层中所含的杂质与电阻值之间存在有一定的相关性，通过控制它可以达成上述目的，基于此种新的技术见解，完成了本发明。

即，本发明提供一种透明导电性膜，是具备高分子膜基材、和形成于所述高分子膜基材的至少一个面侧的透明导电层的透明导电膜，

所述透明导电层中的碳原子的存在原子量为3×10²⁰原子/cm³以下，

在所述高分子膜基材与所述透明导电层之间，具备利用真空成膜法形成的无机底涂层。

另外，本发明提供一种透明导电性膜，是具备高分子膜基材、和形成于所述高分子膜基材的至少一个面侧的透明导电层的透明导电性膜，

在所述高分子膜基材与所述透明导电层之间，具备利用真空成膜法形成的无机底涂层，

所述透明导电层中的氢原子的存在原子量为3.7×10²⁰原子/cm³以下。

该透明导电性膜中，由于将透明导电层中的碳原子的存在原子量(以下也简称为“存在量”。)设为3×10²⁰原子/cm³以下，或将氢原子的存在原子量设为3.7×10²⁰原子/cm³以下，因此可以效率优良地实现透明导电层的低电阻化。虽然对于其理由还不能限定为任何的理论，然而可以如下所示地推测。在溅射时，有时向透明导电层中纳入主要来自于高分子膜基材中所含的有机成分的碳原子或氢原子。在溅射工序中纳入透明导电层中的碳原子或氢原子作为杂质发挥作用。透明导电层的电阻特性依赖于材料固有的迁移率和载流子密度，然而一般而言可以认为透明导电层中的杂质会导致晶体生长的阻碍或由中子散射造成的迁移率的降低，因此如果纳入透明导电层中的碳原子及氢原子的存在量多，则透明导电层的电阻值变高，晶体转化时间液变长。该透明导电性膜中，由于压低了透明导电层中的碳原子或氢原子的存在量，因此可以增大透明导电层的迁移率，由此就可以有效地实现透明导电层的低电阻化，并且在进行透明导电层的晶体转化时也可以使之在短时间内完成。

如果透明导电层中的碳原子的存在量大于3×10²⁰原子/cm³，或氢原子的存在量大于3.7×10²⁰原子/cm³，则碳原子或氢原子的作为杂质的作用变大，有可能导致载流子散乱及晶体生长阻碍而使透明导电层的迁移率降低，另外有可能延长晶体转化时间。

该透明导电性膜在所述高分子膜基材与所述透明导电层之间，具备利用真空成膜法形成的无机底涂层。通过在高分子膜基材与透明导电层之间夹设无机底涂层，可以阻断来自于高分子膜基材的水分、有机成分的氢原子及碳原子向透明导电层的纳入，可以更加有效地推进透明导电层的低电阻率化。

另外，该透明导电性膜中，透明导电层的电阻率优选为1.1×10^-4Ω·cm以上2.8×10^-4Ω·cm以下的范围。由此可以有助于透明导电性膜的低电阻化。

所述透明导电层优选为铟-锡复合氧化物层。通过使透明导电层为铟-锡复合氧化物(以下也称作“ITO”。)层，可以形成更低电阻的透明导电层。

所述透明导电层优选为结晶质。通过使透明导电层为结晶质，就会带来透明性提高、而且加湿热试验后的电阻变化小、加湿热可靠性提高等优点。

所述铟-锡复合氧化物层中的氧化锡的含量优选相对于氧化锡及氧化铟的合计量为0.5重量％～15重量％。由此就可以提高载流子密度，可以进一步推进低电阻率化。所述氧化锡的含量可以根据透明导电层的电阻率在上述范围中适当地选择。

优选所述透明导电层具有层叠了多个铟-锡复合氧化物层的结构，在所述多个铟-锡复合氧化物层中的至少2层中锡的存在量彼此不同。通过不仅设定透明导电层中的氩原子及氢原子的存在量，而且将透明导电层设为此种特定的层结构，就可以促进晶体转化时间的缩短和透明导电层的进一步的低电阻化。

优选所述铟-锡复合氧化物层的全部为结晶质。通过使全部的铟-锡复合氧化物层为结晶质，就可以带来透明导电性膜的透明性提高、而且加湿热试验后的电阻变化小、加湿热可靠性提高等优点。

在本发明的一个实施方式中，优选所述透明导电层从所述高分子膜基材侧起，依次具有第一铟-锡复合氧化物层及第二铟-锡复合氧化物层，所述第一铟-锡复合氧化物层中的氧化锡的含量相对于氧化锡及氧化铟的合计量为6重量％～15重量％，所述第二铟-锡复合氧化物层中的氧化锡的含量相对于氧化锡及氧化铟的合计量为0.5重量％～5.5重量％。通过设为所述2层结构，就可以实现透明导电层的低电阻率化及晶体转化时间的缩短。

在本发明的一个实施方式中，该透明导电性膜在所述高分子膜基材与所述透明导电层之间，具备利用湿式涂布法形成的有机底涂层。由此就会有高分子膜基材的表面被平滑化的趋势，因此形成于其上的ITO膜也被平滑化，其结果是，可以有助于ITO膜的低电阻化。另外，通过具备有机底涂层，透明导电性膜的反射率的调整就会变得容易，因此可以使光学特性也提高。

在本发明的一个实施方式中，该透明导电性膜在所述高分子膜的至少一个面侧，依次具备：

利用湿式涂布法形成的有机底涂层、

利用真空成膜法形成的无机底涂层、和

所述透明导电层。

另外，本发明提供一种透明导电膜的制造方法，是该透明导电性膜的制造方法，包括：

工序A，将高分子膜基材放置在极限真空度为3.5×10^-4Pa以下的真空下；以及

工序B，在所述高分子膜基材的至少一个面侧，利用溅射法形成透明导电层，

在所述工序A后且在所述工序B前，包括在所述高分子膜基材的形成有所述透明导电层的面侧利用真空成膜法形成无机底涂层的工序。

由于该制造方法包括将高分子膜基材抽真空至给定的极限真空度的工序A，因此可以降低高分子膜基材、溅射气氛中的水分或有机成分的量，进而可以降低纳入透明导电层中的碳原子的量。

该制造方法在所述工序A后且在所述工序B前，包括在所述高分子膜基材的形成有所述透明导电层的面侧利用真空成膜法形成无机底涂层的工序。利用高分子膜基材与透明导电层之间的无机底涂层的夹设，可以阻断高分子膜基材的水分或来自于有机成分的氢原子及碳原子向透明导电层的纳入，可以更加有效地推进透明导电层的低电阻率化。

该制造方法优选包括将所述透明导电层加热而进行晶体转化的工序。通过将透明导电层设为结晶质，就会带来透明性提高、而且加湿热试验后的电阻变化小、加湿热可靠性提高等优点。

附图说明

图1是本发明的一个实施方式的透明导电性膜的示意性剖面图。

图2是表示本发明的一个实施方式的溅射成膜装置的构成的概念图。

图3是示意性地表示利用溅射形成ITO膜的过程的概念图。

图4是利用动态SIMS测定检出的氢原子及碳原子的深度剖面分析。

具体实施方式

在参照附图的同时，对本发明的透明导电性膜的实施方式说明如下。其中，在图的一部分或全部中，省略说明中不需要的部分，另外还有为了使说明容易而进行放大或缩小等来图示的部分。表示上下等位置关系的用语只要没有特别提及，就是单纯地为了使说明容易而使用的，没有任何限定本发明的构成的意图。

[透明导电性膜]

如图1所示，在透明导电性膜10中，在高分子膜基材1的一个面侧形成有透明导电层2。而且，透明导电层也可以形成于基材1的两个面侧。另外，也可以在高分子膜基材1与透明导电层2之间，具备1层或2层以上的底涂层。图1所示的方式中，从高分子膜基材1侧起具备底涂层3及4。

＜高分子膜基材＞

高分子膜基材1具有对于处置性而言必需的强度，并且在可见光区域具有透明性。作为高分子膜基材，优选使用透明性、耐热性、表面平滑性优异的膜，例如，作为其材料，可以举出聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯、聚烯烃、聚环烯烃、聚碳酸酯、聚醚砜、聚芳酯、聚酰亚胺、聚酰胺、聚苯乙烯、降冰片烯等单一成分的高分子或与其他的成分的共聚高分子等。其中，聚酯系树脂由于透明性、耐热性、以及机械特性优异而可以合适地使用。作为聚酯系树脂，特别适合为聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)等。另外，从强度的观点考虑，优选对高分子膜基材进行拉伸处理，更优选进行双轴拉伸处理。作为拉伸处理没有特别限定，可以采用公知的拉伸处理。

作为高分子膜基材的厚度没有特别限定，然而优选为2～200μm的范围内，更优选为2～150μm的范围内，进一步优选为20～150μm的范围内。如果膜的厚度小于2μm，则机械强度不足，会有难以进行将膜制成卷筒状而连续地形成透明导电层2的操作的情况。另一方面，如果膜的厚度大于200μm，则会有无法实现透明导电层2的耐擦伤性或形成触控面板时的打点特性(打点特性)等的提高的情况。

也可以对基材的表面预先实施溅射、电晕放电、火焰、紫外线照射、电子束照射、化成、氧化等蚀刻处理或底涂处理，使之与形成于膜基材上的透明导电层2的密合性提高。另外，也可以在形成透明导电层之前，根据需要利用溶剂清洗或超声波清洗等，对膜基材表面进行除尘、洁净化。

作为基材1的高分子膜被作为将长尺寸膜卷绕成卷筒状的材料供给，在其上利用卷对卷法连续地形成透明导电层2，可以得到长尺寸透明导电性膜。

＜透明导电层＞

透明导电层2形成于高分子膜基材1的至少一个面侧。

透明导电层2中的碳原子的存在原子量优选为3×10²⁰原子/cm³以下，更优选为2×10²⁰原子/cm³以下，进一步优选为1×10²⁰原子/cm³以下，特别优选为0.5×10²⁰原子/cm³以下。而且，虽然碳原子的存在原子浓度的下限越低越好，然而优选为0.001×10²⁰原子/cm³以上，更优选为0.01×10²⁰原子/cm³以上。如果透明导电层中的碳原子的存在量过多，则碳原子的作为杂质的作用变大，导致载流子散乱及晶体生长阻碍而使透明导电层的迁移率降低，另外有可能延长晶体转化时间。而且，透明导电层中能够包含的作为杂质的碳原子被认为来自于高分子膜基材中所含的有机成分，另外在下层具有利用有机物形成的底涂层的情况下，被认为来自于该底涂层中所含的有机成分。

透明导电层中的碳原子的定量可以在对透明导电层用Cs+离子从表面起依次溅射的同时，利用二次离子质量分析法(Secondary Ion Mass Spectrometry)测定深度方向的杂质量(本分析方法一般被称作动态SIMS)。ITO层中所含的杂质量采用ITO膜厚的中心地点(如果ITO层为50nm，则为25nm地点)的数据。碳原子不会受到透明导电层表面的污染或基材中所含的该元素的影响，可以进行透明导电层中所含的该元素的检测。测定方法的详情基于实施例的记载。

透明导电层2中的氢原子的存在原子量优选为3.7×10²⁰原子/cm³以下，更优选为2×10²⁰原子/cm³以下，进一步优选为1.5×10²⁰原子/cm³以下，特别优选为1×10²⁰原子/cm³以下。而且，虽然氢原子的存在原子浓度的下限越低越好，然而优选为0.001×10²⁰原子/cm³以上，更优选为0.05×10²⁰原子/cm³以上。如果透明导电层中的氢原子的存在量过多，则氢原子的作为杂质的作用变大，导致载流子散乱及晶体生长阻碍而有可能使透明导电层的迁移率降低。另一方面，如果氢原子的存在量过少，则虽然大大有助于透明导电层的低电阻化，然而在晶体转化时，透明导电层的结晶粒度会变得过大，其结果是，透明导电层的弯曲性有可能降低。而且，作为透明导电层中能够包含的杂质的氢原子被认为来自于高分子膜基材中所含的水分或有机成分、溅射气氛中的水分，而且在下层具有利用有机物形成的底涂层的情况下，被认为来自于该底涂层中所含的水分或有机成分。

透明导电层中的氢原子的定量可以利用与上述碳原子的定量相同的步骤进行。

透明导电层2的构成材料没有特别限定，可以合适地使用选自In、Sn、Zn、Ga、Sb、Ti、Si、Zr、Mg、Al、Au、Ag、Cu、Pd、W中的至少1种金属的金属氧化物。在该金属氧化物中，根据需要，也可以还含有上述组中所示的金属原子。例如优选使用铟-锡复合氧化物(ITO)、锑-锡复合氧化物(ATO)等，特别优选使用ITO。

在作为透明导电层2的构成材料使用ITO(铟-锡复合氧化物)的情况下，该金属氧化物中的氧化锡(SnO₂)含量优选相对于氧化锡及氧化铟(In₂O₃)的合计量为0.5重量％～15重量％，更优选为3～15重量％，进一步优选为5～12重量％，特别优选为6～12重量％。如果氧化锡的量过少，则会有ITO膜的耐久性差的情况。另外，如果氧化锡的量过多，则ITO膜难以被晶体转化，会有透明性、电阻值的稳定性不够充分的情况。

本说明书中的所谓“ITO”，只要是至少含有铟(In)和锡(Sn)的复合氧化物即可，也可以含有它们以外的追加成分。作为追加成分，例如可以举出In、Sn以外的金属元素，具体而言，可以举出Zn、Ga、Sb、Ti、Si、Zr、Mg、Al、Au、Ag、Cu、Pd、W、Fe、Pb、Ni、Nb、Cr、Ga、以及它们的组合。追加成分的含量没有特别限制，然而可以设为3重量％以下。

透明导电层2也可以具有层叠了锡的存在量彼此不同的多个铟-锡复合氧化物层的结构。该情况下，ITO层无论是2层还是3层以上都可以。

在透明导电层2具有从高分子膜基材1侧起依次层叠了第一铟-锡复合氧化物层及第二铟-锡复合氧化物层的2层结构的情况下，第一铟-锡复合氧化物层中的氧化锡含量优选相对于氧化锡及氧化铟的合计量为6重量％～15重量％，更优选为6～12重量％，进一步优选为6.5～10.5重量％。另外，第二铟-锡复合氧化物层中的氧化锡含量优选相对于氧化锡及氧化铟的合计量为0.5重量％～5.5重量％，更优选为1～5.5重量％，进一步优选为1～5重量％。通过将各ITO层的锡的量设为上述范围内，就可以制成电阻率小、借助加热的晶体转化时间短的透明导电膜。

在透明导电层2具有从高分子膜基材1侧起依次层叠了第一铟-锡复合氧化物层、第二铟-锡复合氧化物层及第三铟-锡复合氧化物层的3层结构的情况下，第一铟-锡复合氧化物层中的氧化锡含量优选相对于氧化锡及氧化铟的合计量为0.5重量％～5.5重量％，更优选为1～4重量％，进一步优选为2～4重量％。另外，第二铟-锡复合氧化物层中的氧化锡含量优选相对于氧化锡及氧化铟的合计量为6重量％～15重量％，更优选为7～12重量％，进一步优选为8～12重量％。另外，第三铟-锡复合氧化物层中的氧化锡含量优选相对于氧化锡及氧化铟的合计量为0.5重量％～5.5重量％，更优选为1～4重量％，进一步优选为2～4重量％。通过将各ITO层的锡的量设为上述范围内，就可以制成电阻率小的透明导电膜。

通过使透明导电层2的厚度为15nm以上且40nm以下，优选为15nm以上且35nm以下，就可以适用于触控面板用途。

透明导电层2既可以是结晶质，也可以是非晶质。本实施方式中，在作为透明导电层利用溅射法形成ITO膜时，如果基材1为高分子膜，则会有由耐热性造成的制约，因此无法在高的温度下进行溅射成膜。由此，刚刚成膜后的ITO实质上为非晶质膜(也有一部分发生了结晶化的情况)。此种非晶质的ITO膜与结晶质的ITO膜相比透射率低，会有产生加湿热试验后的电阻变化大等问题的情况。从该观点考虑，一旦形成非晶质的透明导电层后，也可以通过在大气中的氧存在下进行退火处理，而将透明导电层转化为结晶膜。通过将透明导电层结晶化，会带来透明性提高、而且加湿热试验后的电阻变化小、加湿热可靠性提高等优点。而且，透明导电层也可以是没有完全地完成向结晶膜的转化的半结晶膜。如果是半结晶膜，则与非晶质膜相比容易获得上述的优点。

可以通过如下操作来判断透明导电层2为结晶质膜，即，在将透明导电层2在20℃的盐酸(浓度5重量％)中浸渍15分钟后，进行水洗、干燥，测定15mm左右间距的端子间电阻而判断。本说明书中，将在盐酸中的浸渍、水洗、干燥后，15mm间距的端子间电阻不超过10kΩ的情况，视为ITO膜的晶体转化完成。

将非结晶质的透明导电层利用加热进行晶体转化所需的时间越短越优选，然而在想要获得低电阻率的膜的情况下，晶体转化时间有变长的趋势。例如，在作为透明导电层的形成材料使用ITO的情况下，可以通过增加氧化锡添加量(例如15重量％)而大幅度降低电阻率。如此所述，掺杂剂浓度的增加成为对于电阻率的降低而言合适的方法，然而另一方面，由于掺杂剂作为相对于主体(主成分)而言的杂质发挥作用，因此会因增加掺杂剂添加量而难以形成理想的晶体结构，在结晶化中需要更多的能量，因而晶体转化处理所需的时间变长。

用于非结晶质的透明导电层的晶体转化的加热时间可以适当地设定，然而在考虑产业用途中的生产率的情况下，优选实质上为10分钟以上且90分钟以下，更优选为10分钟以上且60分钟以下，进一步优选为10分钟以上且30分钟以下。通过设定为该范围，可以在确保生产率的同时完成晶体转化。

用于非结晶质的透明导电层的晶体转化的加热温度优选为110℃～180℃，然而从因设为高温而产生的不佳状况(例如PET膜中的低聚物的析出)的观点考虑，优选为110℃以上且150℃以下，更优选为110℃以上且140℃以下。通过设定为该范围，可以在抑制膜基材的不佳状况的同时完成透明导电层的晶体转化。

将非结晶质的透明导电层利用加热转化为结晶质后的透明导电层的表面电阻值优选为200Ω/□以下，更优选为150Ω/□以下，进一步优选为90Ω/□以下。

透明导电层2只要作为电阻率值具有1.1×10^-4Ω·cm以上且2.8×10^-4Ω·cm以下的低的值即可。特别是只要晶体转化后的透明导电层的电阻率值处于上述范围内即可。电阻率值优选为1.1×10^-4Ω·cm以上且2.5×10^-4Ω·cm以下，更优选为1.1×10^-4Ω·cm以上且2.4×10^-4Ω·cm以下，进一步优选为1.1×10^-4Ω·cm以上且2.2×10^-4Ω·cm以下。

另外，透明导电层2也可以利用蚀刻等进行图案化。例如，在静电容量式的触控面板或矩阵式的电阻膜式的触控面板中所用的透明导电性膜中，优选将透明导电层2图案化为条纹状。而且，在利用蚀刻将透明导电层2图案化的情况下，如果先进行透明导电层2的晶体转化，则会有难以进行借助蚀刻的图案化的情况。由此，优选在将透明导电层2图案化后进行透明导电层2的退火处理。

＜底涂层＞

另外，也可以在基材1与透明导电层2之间，考虑光学特性或电气特性、机械特性等而形成底涂层。作为底涂层的层结构既可以是单层结构，也可以是层叠了2层以上的多层结构。

作为底涂层的材料，可以举出NaF(1.3)、Na₃AlF₆(1.35)、LiF(1.36)、MgF₂(1.38)、CaF₂(1.4)、BaF₂(1.3)、BaF₂(1.3)、SiO₂(1.46)、LaF₃(1.55)、CeF(1.63)、Al₂O₃(1.63)等无机物〔括号内的数值表示折射率〕、折射率为1.4～1.6左右的丙烯酸类树脂、氨基甲酸酯树脂、蜜胺树脂、醇酸树脂、硅氧烷系聚合物、有机硅烷缩合物等有机物、或者上述无机物与上述有机物的混合物。

在底涂层为单层结构的情况下，既可以是利用上述无机物形成的无机底涂层，也可以利用上述有机物或上述有机物与上述无机物的混合物形成的有机底涂层。在底涂层为多层结构的情况下，既可以将无机底涂层层叠，也可以将有机底涂层层叠，还可以将无机底涂层与有机底涂层组合地层叠。

优选在高分子膜基材1与透明导电层2之间，具备利用湿式涂布法(例如凹版涂布法)形成的有机底涂层3。通过采用湿式涂布法，可以减小高分子膜基材1的表面粗糙度，可以有助于透明导电层2的电阻率的降低。从该观点考虑，形成于高分子膜基材1上的有机底涂层3的表面粗糙度Ra优选为0.1nm～5nm，更优选为0.1nm～3nm，进一步优选为0.1nm～1.5nm。而且，表面粗糙度Ra的测定可以利用使用Seiko Instruments公司制的扫描型探针显微镜(SPI3800)的AFM观察进行，以接触模式使用Si₃N₄制(弹簧常数为0.09N/m)的探针，以1μm见方扫描进行，测定表面粗糙度(Ra)。

有机底涂层3的厚度可以在合适的范围中适当地设定，然而优选为15nm～1500nm，更优选为20nm～1000nm，最优选为20nm～800nm。通过设定为上述范围，就可以充分地抑制表面粗糙度，因此对于低电阻率化起到高的效果。另外，也可以是将在折射率中存在有0.01以上的差的2种以上的所述有机物或所述无机物与所述有机物的混合物层叠多层而得的有机底涂层。

优选在高分子膜基材1与透明导电层2之间，具备利用真空成膜法(例如溅射法、真空蒸镀法)形成的无机底涂层4。真空成膜法中，通过形成密度高的无机底涂层4，可以抑制利用溅射形成透明导电层2时的从高分子膜基材中放出的水或有机气体等杂质气体。其结果是，可以减少纳入透明导电层内的杂质气体量，从而可以有助于电阻率的抑制。

无机底涂层3的厚度优选为2nm～100nm，更优选为3nm～50nm，最优选为4nm～30nm。通过设定为上述范围，可以抑制杂质气体的放出。另外，也可以是将在折射率中存在有0.01以上的差的2种以上的无机物层叠多层而得的无机底涂层。

如图1所示，透明导电性膜10优选在高分子膜1的至少一个面侧依次具备利用湿式涂布法形成的有机底涂层3、利用真空成膜法形成的无机底涂层4、和透明导电层2。通过将所述有机底涂层与所述无机底涂层组合，就会形成表面平滑、并且能够抑制溅射时的杂质气体的基材，可以有效地降低透明导电层的电阻率。而且，所述有机底涂层及所述无机底涂层的各自的厚度可以从上述范围中适当地设定。

通过像这样在高分子膜基材1的透明导电层形成面侧形成底涂层，例如即使在将透明导电层2图案化为多个透明电极的情况下，也可以减少透明导电层形成区域与透明导电层非形成区域之间的观察性的差。另外，在作为透明基材使用膜基材的情况下，底涂层也可以作为抑制低聚物等低分子量成分从高分子膜中的析出的密封层发挥作用。

也可以在高分子膜基材1的与透明导电层2形成面相反一侧的面上，根据需要设置硬涂层或易粘接层、防粘连层等。另外，也可以是使用粘合剂等适当的粘接方法贴合了其他的基材的材料、或在用于与其他的基材贴合的粘合剂层等上临时贴附了隔膜等保护层的材料。

[透明导电性膜的制造方法]

本实施方式的透明导电性膜的制造方法包括：将高分子膜基材放置在极限真空度为3.5×10^-4Pa以下的真空下的工序A、及在所述高分子膜基材的至少一个面侧利用溅射法形成透明导电层的工序B，此外，在所述工序A后且在所述工序B前，包括在所述高分子膜基材的形成有所述透明导电层的面侧利用真空成膜法形成无机底涂层的工序。

在无机底涂层的形成时，可以采用溅射法、真空蒸镀法等公知的真空成膜法。

从获得长尺寸状的层叠体的观点考虑，优选例如利用卷对卷法等，在搬送基材的同时进行透明导电层2的成膜。图2是表示本发明的一个实施方式的溅射成膜装置的构成的概念图。溅射成膜装置100采用了如下的卷对卷方式，即，基材1被从送出辊53送出，经过导辊55，由温度调节辊52搬送，经过导辊56，由卷绕辊54卷绕。溅射成膜装置100内被排气到给定的压力以下(排气机构未图示)。温度调节辊52可以控制为给定的温度。

本实施方式的溅射成膜装置100具备1个溅射室11。溅射室11是由溅射成膜装置100的壳体101、隔壁12和温度调节辊52包围的区域，在溅射成膜时可以形成独立的溅射气氛。溅射室11具备铟-锡复合氧化物(ITO)靶13、以及使该靶13上产生水平磁场的磁电极14。ITO靶13与DC电源16及RF电源17连接，由这些电源进行放电，在基材1上形成透明导电层。在溅射室11内进行借助DC电源16及RF电源17的等离子体控制，并且作为等离子体发生源将氩气及氧气以给定的体积比(例如氩气：氧气＝99：1)导入溅射室11内。

ITO靶13的形状既可以是如图2所示的平板型(planer)，也可以是圆筒型(rotary)。

作为ITO靶13，适合使用含有铟-锡复合氧化物的靶(In₂O₃-SnO₂靶)。在使用In₂O₃-SnO₂金属氧化物靶的情况下，该金属氧化物靶中的氧化锡(SnO₂)的量相对于氧化锡(SnO₂)及氧化铟(In₂O₃)的合计重量，优选为0.5重量％～15重量％，更优选为3～15重量％，进一步优选为5～12重量％，特别优选为6～12重量％。如果靶中的氧化锡的量过少，则会有ITO膜的耐久性差的情况。另外，如果氧化锡的量过多，则ITO膜难以结晶化，会有透明性、电阻值的稳定性不够充分的情况。

在使用了此种ITO靶的叠加RF的DC溅射成膜时，将溅射成膜装置100内的极限真空度排气到优选为3.5×10^-4Pa以下，更优选为1.0×10^-4Pa以下，将高分子膜基材1放置在真空环境下(工序A)。由此，就可以形成去除了溅射成膜装置100内的水分或从高分子膜基材中产生的有机气体等杂质的气氛。这是因为，水分、有机气体的存在会使溅射成膜中产生的悬挂键终结，妨碍ITO等导电性氧化物的晶体生长，并且引发透明导电层中的载流子散乱而使迁移率降低。

向像这样排气了的溅射室11内，作为溅射气体导入Ar等不活泼气体，并且根据需要导入作为反应性气体的氧气等后在1Pa以下的减压下进行溅射成膜。成膜时的溅射室11内的放电气压优选为0.09Pa～1Pa，更优选为0.1Pa～0.8Pa。如果放电气压过高，则溅射速率有降低的趋势，相反如果放电气压过低，则放电有可能变得不稳定。

本实施方式的溅射法中，利用放电电压的低电压化，抑制了作为杂质的氩原子向透明导电层2内的纳入。虽然对于通过抑制放电电压可以抑制杂质的纳入的理由并不清楚地确定，然而推测为如下所示。可以认为，在高放电电压下进行溅射的情况下，朝向靶运动的氩离子具有高的动能。其结果是，从靶中反跳的氩依旧具有高能量地与透明导电层2碰撞，因此纳入透明导电层2中的氩原子的量增加。

本发明人等研究的结果是，为了使放电电压降低，例如有将电源设为叠加RF的DC电源、将溅射时的气压(放电气压)在优选的范围内设定为高气压(例如0.6Pa)、提高磁铁的水平磁场强度(例如100mT)、在优选的范围中设定放电输出的方法等。本实施方式的溅射法中，作为电源采用叠加RF的DC电源来降低实际的放电电压，并且利用磁电极14在靶13上产生比较高的水平磁场，将体系内的等离子体封入靶13的附近的空间中而提高等离子体密度，由此来降低放电电压而抑制氩原子向透明导电层2中的纳入。

对于设置于本实施方式的溅射装置中的电源的种类没有限定，可以是在参照附图的同时说明的叠加RF的DC电源，也可以是DC电源，还可以是MF电源，还可以是RF电源，还可以将这些电源组合。从放电电压的有效降低的方面考虑优选叠加RF的DC电源。放电电压(绝对值)优选为100V以上且400V以下，更优选为120V以上且380V以下，进一步优选为120V以上且300V以下，更进一步优选为120V以上且250V以下。通过设为这些范围中，就可以在确保成膜速率的同时，减小纳入透明导电层2内的杂质量。

另外，靶表面的水平磁场的强度可以考虑氩原子的纳入量或成膜速度等来设定，优选为20mT以上且200mT以下，更优选为60mT以上且150mT以下，进一步优选为80mT以上且130mT以下。

由于成膜气氛中的水分子的存在会使成膜中产生的悬挂键终结，妨碍铟系复合氧化物的晶体生长，因此成膜气氛中的水的分压越小越好。成膜时的水的分压优选相对于不活泼气体的分压为1.0％以下，更优选为0.8％以下，进一步优选为0.1％以下。本实施方式中，由于在成膜开始前在工序A中将溅射装置内减压到给定的极限真空度，因此可以将成膜时的水分压设为上述范围，可以形成去除了装置内的水分或从基材中产生的有机气体等杂质的气氛。

形成透明导电层时的膜基材温度没有特别限定。通常可以设为-40℃以上且200℃以下的温度。

以往，已知通过将基材温度设为例如大于100℃且为200℃以下的高温，就可以提高透明导电性膜的晶体转化性，有助于低电阻化。另一方面，由于本发明的透明导电性膜将氩原子、氢原子等杂质量设为给定的范围内，因此由此种杂质引起的透明导电层的晶体转化阻碍少，即使在基材温度为100℃以下的低温下制膜，晶体转化性也良好，可以实现低电阻率。

从进一步提高透明导电层的晶体转化性的观点考虑，膜基材温度例如大于100℃且为200℃以下，优选为120℃以上且180℃以下，更优选为130℃以上且160℃以下。

从容易进一步减少透明导电层中的氢原子、碳原子等杂质的观点考虑，膜基材温度例如为-40℃以上，优选为-30℃以上，更优选为-20℃以上，进一步优选为-15℃以上，另外，例如为80℃以下，优选为40℃以下，更优选为30℃以下，进一步优选为20℃以下，特别优选为10℃以下。通过像这样将基材温度设为低温，在溅射成膜时可以抑制来自于膜基材的杂质气体(水或有机溶剂等)的放出，可以抑制氢原子、碳原子杂质被纳入透明导电层中。

而且，本发明中，所谓膜基材温度，是溅射成膜时的基材的基底的设定温度。例如，利用具备成膜滚筒(图2的实施方式中是温度调节辊52)的辊筒溅射装置连续地进行成膜时的所谓膜基材温度，是进行溅射成膜的成膜滚筒表面的温度。

另外，在间歇式的溅射装置中进行溅射成膜时的所谓膜基材温度，是用于载放膜基材的基材夹具表面的温度。

[实施例]

以下，使用实施例对本发明进行详细说明，然而本发明只要不超出其主旨，就不限定于以下的实施例。实施例中，只要没有特别指出，记作“份”的就是指“重量份”。另外，放电电压以绝对值记载。

[实施例1]

(底涂层的形成)

将以固体成分计以2：2：1的重量比含有蜜胺树脂：醇酸树脂：有机硅烷缩合物的热固化型树脂组合物用甲乙酮稀释为固体成分浓度为8重量％。将所得的稀释组合物涂布在由厚度50μm的PET膜(三菱树脂制、商品名“DIAFOIL”)构成的高分子膜基材的一个主面，在150℃加热固化2分钟，形成膜厚35nm的有机底涂层。用AFM(Seiko Instruments公司制、“SPI3800”)测定出所形成的有机底涂层的表面粗糙度，其结果是Ra为0.5nm。此外，在有机底涂层上，作为无机底涂层，利用使用了MF电源的溅射形成厚5nm的SiO₂层。

(透明导电层的形成)

将形成有上述有机底涂层的高分子膜基材设置在真空溅射装置中，以使极限真空度为0.9×10^-4Pa的方式充分地进行真空排气，进行了膜的脱气体处理。其后，在导入了Ar及O₂(流量比为Ar：O₂＝99.9：0.1)的真空气氛下(0.40Pa)，作为靶使用10重量％的氧化锡和90重量％的氧化铟的烧结体，将膜基材温度设为130℃，利用将水平磁场设为100mT的叠加RF的DC磁控溅射法(放电电压为150V、RF频率为13.56MHz、RF输出与DC输出的比(RF输出/DC输出)为0.8)，形成由厚度20nm的铟-锡复合氧化物层构成的第一透明导电体层。在该第一透明导电体层上，在导入了Ar及O₂(流量比为Ar：O₂＝99.9：0.1)的真空气氛下(0.40Pa)，作为靶使用3重量％的氧化锡和97重量％的氧化铟的烧结体，将膜基材温度设为130℃，利用将水平磁场设为100mT的叠加RF的DC磁控溅射法(放电电压为150V、RF频率为13.56MHz、RF输出与DC输出的比(RF输出/DC输出)为0.8)，形成由厚度5nm的铟-锡复合氧化物层构成的第二透明导电体层。如此所述地制作出将第一透明导电体层与第二透明导电体层层叠而成的透明导电层。将所制作的透明导电层在150℃热风烤炉中加热而进行晶体转化处理，得到具有结晶质的透明导电层的透明导电性膜。

[实施例2]

除了在所述有机底涂层上，作为无机底涂层，利用使用了MF电源的溅射形成厚10nm的SiO₂层，此外将溅射電源设为DC电源，将Ar与O₂的流量比设为Ar：O₂＝99：1，将放电电压设为235V而形成透明导电层以外，与实施例1相同地制作出透明导电层及透明导电性膜。

[实施例3]

除了作为靶使用10重量％的氧化锡与90重量％的氧化铟的烧结体形成厚25nm的单层的透明导电层以外，与实施例2相同地制作出透明导电层及透明导电性膜。

[比较例1]

除了未形成无机底涂层、且将膜的脱气处理中的极限真空度设为3.9×10^-4Pa以外，与实施例3相同地制作出透明导电层及透明导电性膜。

[比较例2]

除了未形成无机底涂层、且将膜的脱气处理中的极限真空度设为4.8×10^-4Pa以外，与实施例3相同地制作出透明导电层及透明导电性膜。

[参考例1]

除了未形成无机底涂层以外，与实施例1相同地制作出透明导电层及透明导电性膜。

[参考例2]

除了未形成无机底涂层、作为靶使用10重量％的氧化锡与90重量％的氧化铟的烧结体形成厚25nm的单层的透明导电层以外，与参考例1相同地制作出透明导电层及透明导电性膜。

[参考例3]

除了有机底涂层及无机底涂层都没有形成、且将Ra为2.1nm的PET膜作为高分子膜基材以外，与参考例2相同地制作出透明导电层及透明导电性膜。

[参考例4]

除了未形成无机底涂层以外，与实施例2相同地制作出透明导电层及透明导电性膜。

[参考例5]

除了未形成无机底涂层以外，与实施例3相同地制作出透明导电层及透明导电性膜。

＜评价＞

对实施例、比较例及参考例中制作的透明导电性膜的测定或评价方法如下所示。将各评价结果表示于表1～4中。

(1)膜厚的评价

ITO膜的膜厚是以X射线反射率法作为测定原理，使用粉末X射线衍射装置(Rigaku公司制、“RINT-2000”)，利用以下的测定条件测定出X射线反射率，通过对所取得的测定数据用分析软件(Rigaku公司制、“GXRR3”)进行分析而算出膜厚。分析条件设为以下的条件，采用膜基材和密度为7.1g/cm³的ITO薄膜的2层模型，通过以ITO膜的膜厚和表面粗糙度作为变数，进行最小二乘拟合，而分析ITO膜的膜厚。

＜测定条件＞

光源：Cu-Kα射线(波长：)、40kV、40mA

光学系统：平行光束光学系统

发散狭缝：0.05mm

受光狭缝：0.05mm

单色化·平行化：使用多层Gbel镜

测定模式：θ/2θ扫描模式

测定范围(2θ)：0.3～2.0°

＜分析条件＞

分析手法：最小二乘拟合

分析范围(2θ)：2θ＝0.3～2.0°

(2)碳原子的定量测定

使用以动态SIMS作为测定原理的装置(装置：PHI ADEPT-1010、Ulvac-Phi公司制)，以0.15nm间隔测定出深度方向的碳原子的存在量(原子/cm³)。图4是利用本测定检出的碳原子的深度剖面分析。该图中，左端为表面，右端为基材侧，In峰的右终端部即为ITO膜的深度方向的末端。本测定中，在图4所示的透明导电层的表面侧及膜基材侧，包括表面的污染物成分、膜中所含的碳原子在内地检出。

由此，此处将没有受到污染物成分、膜基材中所含的碳原子的影响的、在透明导电层的膜厚的大致中心地点检出的碳原子的量作为ITO膜厚的碳原子的存在原子量。

上述中心地点的确定方法如下所示。如上所述，在图4中，左端为表面，右端为基材侧，In峰的右终端部即为ITO膜的深度方向的末端。ITO膜厚的中心地点是将In检测强度相对于峰强度分别在表面侧及基材侧减半的位置设为ITO层的最表部、最深部，将其中间点设为中心地点。

(3)结晶质ITO层的电阻率的测定

在将透明导电性膜在150℃加热处理而使透明导电层发生晶体转化后，依照JISK7194(1994年)利用四端子法测定出透明导电层的表面电阻(Ω/□)。根据上述(1)膜厚的测定中求出的透明导电层的厚度和所述表面电阻算出电阻率。

(4)结晶化的评价

将在高分子膜基材上形成有ITO膜的透明导电性膜在150℃的热风烤炉中加热而进行晶体转化处理，在20℃、浓度5重量％的盐酸中浸渍15分钟后，进行水洗、干燥，利用测定器测定出15mm间距的端子间电阻。本说明书中，在向盐酸中浸渍、水洗、干燥后，15mm间距的端子间电阻不大于10kΩ的情况下，则认为ITO膜的晶体转化已经完成。另外，每30分钟的加热时间实施上述测定，将可以确认结晶化完成的时间作为晶体转化时间进行评价。

[表1]

(结果及考察)

实施例1～3中透明导电层中的碳原子及氢原子的各存在原子量都被降低到给定范围以下，透明导电层的晶体转化后的电阻率也是低至2.8×10^-4Ω·cm以下的值，无论是从碳原子的存在量的方面还是从氢原子的存在量的方面，都可知实现了透明导电层的低电阻化。另一方面，比较例1中，由于碳原子及氢原子的存在原子量变多，因此电阻率变高。另外，由于由碳原子及氢原子造成的晶体生长阻碍作用，晶体转化所需的时间也变长。比较例2中，由于碳原子及氢原子的存在原子量过高，因此ITO膜不会结晶化，电阻率变高。

[表2]

[表3]

[表4]

符号的说明

1 基材，

2 透明导电层，

10 透明导电性膜，

11 溅射室，

13 靶，

14 磁电极，

16 DC电源，

17 RF电极，

100 溅射成膜装置

Claims (13)

1.一种透明导电性膜，是具备高分子膜基材、和形成于所述高分子膜基材的至少一个面侧的透明导电层的透明导电性膜，

在所述高分子膜基材与所述透明导电层之间具备利用真空成膜法形成的无机底涂层，

所述透明导电层中的碳原子的存在原子量为3×10²⁰原子/cm³以下。

2.一种透明导电性膜，是具备高分子膜基材、和形成于所述高分子膜基材的至少一个面侧的透明导电层的透明导电性膜，

在所述高分子膜基材与所述透明导电层之间具备利用真空成膜法形成的无机底涂层，

所述透明导电层中的氢原子的存在原子量为3.7×10²⁰原子/cm³以下。

3.根据权利要求1或2所述的透明导电性膜，其中，

所述透明导电层的电阻率为1.1×10^-4Ω·cm以上且2.8×10^-4Ω·cm以下。

4.根据权利要求1～3中任一项所述的透明导电性膜，其中，

所述透明导电层为铟-锡复合氧化物层。

5.根据权利要求1～4中任一项所述的透明导电性膜，其中，

所述透明导电层为结晶质。

6.根据权利要求4所述的透明导电性膜，其中，

所述铟-锡复合氧化物层中的氧化锡的含量相对于氧化锡及氧化铟的合计量为0.5重量％～15重量％。

7.根据权利要求1～3中任一项所述的透明导电性膜，其中，

所述透明导电层具有层叠了多个铟-锡复合氧化物层的结构，

在所述多个铟-锡复合氧化物层中的至少2层中锡的存在量彼此不同。

8.根据权利要求7所述的透明导电性膜，其中，

所述铟-锡复合氧化物层的全部为结晶质。

9.根据权利要求7或8所述的透明导电性膜，其中，

所述透明导电层从所述高分子膜基材侧起，依次具有第一铟-锡复合氧化物层及第二铟-锡复合氧化物层，

所述第一铟-锡复合氧化物层中的氧化锡的含量相对于氧化锡及氧化铟的合计量为6重量％～15重量％，

所述第二铟-锡复合氧化物层中的氧化锡的含量相对于氧化锡及氧化铟的合计量为0.5重量％～5.5重量％。

10.根据权利要求1～9中任一项所述的透明导电性膜，其中，

在所述高分子膜基材与所述透明导电层之间，具备利用湿式涂布法形成的有机底涂层。

11.根据权利要求1～9中任一项所述的透明导电性膜，其中，

在所述高分子膜的至少一个面侧依次具备：

利用湿式涂布法形成的有机底涂层、

利用真空成膜法形成的无机底涂层、和

所述透明导电层。

12.一种透明导电膜的制造方法，是权利要求1～9中任一项所述的透明导电性膜的制造方法，

包括：

工序A，将高分子膜基材放置在极限真空度为3.5×10^-4Pa以下的真空条件下；以及

工序B，在所述高分子膜基材的至少一个面侧利用溅射法形成透明导电层，

在所述工序A后且在所述工序B前，包括在所述高分子膜基材的形成有所述透明导电层的面侧利用真空成膜法形成无机底涂层的工序。

13.根据权利要求12所述的透明导电性膜的制造方法，其中，

包括将所述透明导电层加热而进行晶体转化的工序。