CN106449924B - 一种光热电分离的倒装led芯片及其制作方法 - Google Patents
一种光热电分离的倒装led芯片及其制作方法 Download PDFInfo
- Publication number
- CN106449924B CN106449924B CN201610770822.7A CN201610770822A CN106449924B CN 106449924 B CN106449924 B CN 106449924B CN 201610770822 A CN201610770822 A CN 201610770822A CN 106449924 B CN106449924 B CN 106449924B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- thermally conductive
- gan
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Abstract
本发明公开一种光热电分离的倒装LED芯片,在衬底上形成缓冲层,在缓冲层上形成N‑GaN,在N‑GaN上形成有源层,在有源层上形成P‑GaN,依次部分蚀刻P‑GaN和有源层直至裸露部分N‑GaN;在P‑GaN上形成金属反射层,在裸露部分N‑GaN形成欧姆接触层,在金属反射层和欧姆接触层上形成导热绝缘层,导热绝缘层上形成导热金属层、P电极和N电极,P电极穿过导热绝缘层与金属反射层连接,N电极穿过导热绝缘层与欧姆接触层连接。本发明还公开一种光热电分离的倒装LED芯片制作方法。本发明实现LED芯片光、热及电三重分离,出光面无电极挡光,取光效率高,热量由导热金属层导出,增加芯片可靠性。
Description
技术领域
本发明涉及LED芯片技术领域,尤其是指一种光热电分离的倒装LED芯片及其制作方法。
背景技术
现有技术中,LED芯片通常包括正装LED芯片和倒装LED芯片,其中,现有的正装LED芯片,其出光面和电极面在同一面,出光会受到电极的遮挡,影响取光效率。
现有的倒装LED芯片,光从背面取出,正面布置电极结构,该倒装芯片结构实现了芯片的光电分离。但是,热不能通过衬底流出,热通过电极流向LED封装基板或者支架。在LED封装基板或者支架导热不好时,热量会在LED芯片电极处积累,过量的热积累会导致LED电极失效,从而导致LED失效。
有鉴于此,为克服现有技术倒装LED芯片的上述缺陷,本发明研发出一种光热电分离的倒装LED芯片及其制作方法,本案由此产生。
发明内容
本发明的目的在于提供一种光热电分离的倒装LED芯片及其制作方法,实现光、热及电的三重分离,出光面没有电极挡光,取光效率较高,热量由导热金属层导出到基板或者支架,减少热量在P电极和N电极的积累而导致芯片失效的风险,增加芯片可靠性。
为达成上述目的,本发明的解决方案为:
一种光热电分离的倒装LED芯片,在衬底上形成缓冲层,在缓冲层上形成N-GaN,在N-GaN上形成有源层,在有源层上形成P-GaN,依次部分蚀刻P-GaN和有源层直至裸露部分N-GaN;在P-GaN上形成金属反射层,在裸露部分N-GaN形成欧姆接触层,在金属反射层和欧姆接触层上形成导热绝缘层,导热绝缘层上形成导热金属层、P电极和N电极,P电极穿过导热绝缘层与金属反射层连接,N电极穿过导热绝缘层与欧姆接触层连接。
进一步,在金属反射层与导热绝缘层之间形成导电金属扩散阻挡层。
进一步,导电金属扩散阻挡层为TiW合金或者Pt。
进一步,在导热绝缘层上形成绝热绝缘层,导热金属、P电极和N电极形成在绝热绝缘层上,导热金属穿过绝热绝缘层与导热绝缘层连接,P电极依次穿过绝热绝缘层和导热绝缘层与金属反射层连接,N电极依次穿过绝热绝缘层和导热绝缘层与欧姆接触层连接。
进一步,绝热绝缘层由绝缘DBR结构构成。
进一步,绝热绝缘层为SiO2或TiO2。
进一步,金属反射层为Ag或Al。
进一步,在欧姆接触层上形成电流扩展条。
进一步,导热绝缘层的材质为AlN。
一种光热电分离的倒装LED芯片制作方法,包括以下步骤:
一,在衬底上形成缓冲层,在缓冲层上形成N-GaN,在N-GaN上形成有源层,在有源层上形成P-GaN,ICP依次刻蚀P-GaN和有源层,形成台阶区域,裸露N-GaN;
二,通过蒸镀以及剥离的方式在P-GaN上方形成金属反射层,该金属反射层与P-GaN形成欧姆接触;
三,通过蒸镀以及剥离的方式在N-GaN上方形成N-GaN欧姆接触层;
四,在金属反射层和欧姆接触层上蒸镀导热绝缘层;
五,在导热绝缘层上刻蚀多个通孔,其中通孔通向金属反射层,其中通孔通向欧姆接触层;
六,通过蒸镀以及剥离的方式在导热绝缘层上分别形成P电极和N电极及导热金属层,其中P电极通过导热绝缘层的通孔与金属反射层连接,N电极通过导热绝缘层的通孔与欧姆接触层连接,导热金属层与导热绝缘层直接相连。
进一步,在步骤二之后还包括:通过蒸镀以及剥离的方式在金属反射层上方形成导电金属扩散阻挡层,导电金属扩散阻挡层包覆在金属反射层的上方及外围。
进一步,导电金属扩散阻挡层为TiW合金或者Pt。
进一步,在步骤五之后还包括:在导热绝缘层蒸镀绝热绝缘层,绝热绝缘层对应刻蚀多个通孔,通过蒸镀以及剥离的方式在绝热绝缘层上形成导热金属、P电极和N电极,导热金属通过绝热绝缘层的通孔与导热绝缘层连接,P电极依次通过绝热绝缘层和导热绝缘层的通孔与金属反射层连接,N电极依次通过绝热绝缘层和导热绝缘层的通孔与欧姆接触层连接。
进一步,绝热绝缘层由绝缘DBR结构构成。
进一步,绝热绝缘层为SiO2或TiO2。
进一步,金属反射层为Ag或Al。
进一步,在欧姆接触层上形成电流扩展条。
进一步,导热绝缘层的材质为AlN。
采用上述方案后,本发明光从芯片背面即衬底取出,电流流向P电极和N电极,热量通过金属反射层,导热绝缘层,最终从导热金属层导出。本发明实现了光,热,电的三重分离,出光面没有电极挡光,取光效率较高,热量通过导热性较好的导热金属层导出,减少了热量在P电极和N电极积累而导致芯片失效的风险,增加了芯片的可靠性。
附图说明
图1是本发明实施例一的结构示意图;
图2是本发明实施例二的结构示意图。
标号说明
衬底1 缓冲层2
N-GaN31 有源层32
P-GaN33 金属反射层4
导电金属扩散阻挡层5
欧姆接触层6 导热绝缘层71
绝热绝缘层72 导热金属层8
P电极91 N电极92。
具体实施方式
以下结合附图及具体实施例对本发明做详细描述。
请参阅图1所述,本发明揭示的一种光热电分离的倒装LED芯片实施例一,在衬底1上形成U-GaN缓冲层2,在缓冲层2上形成N-GaN31,在N-GaN31上形成有源层32,在有源层32上形成P-GaN33,依次部分蚀刻P-GaN33和有源层32直至裸露部分N-GaN31。
在P-GaN33上形成金属反射层4,在金属反射层4上形成导电金属扩散阻挡层5。在裸露部分N-GaN31形成欧姆接触层6,在欧姆接触层6上形成电流扩展条,在导电金属扩散阻挡层5和欧姆接触层6上形成导热绝缘层71,在导热绝缘层71上形成绝热绝缘层72,在绝热绝缘层72上分别形成导热金属层8、P电极91和N电极92,导热金属层8穿过绝热绝缘层72与导热绝缘层71连接,P电极91依次穿过绝热绝缘层72和导热绝缘层71与导电金属扩散阻挡层5连接,N电极92依次穿过绝热绝缘层72和导热绝缘层71与欧姆接触层6连接。
导电金属扩散阻挡层5为TiW合金或者Pt。绝热绝缘层72由绝缘DBR结构构成,如SiO2或TiO2。金属反射层4为Ag或Al。导热绝缘层71的材质为AlN。
一种光热电分离的倒装LED芯片制作方法,包括以下步骤:
一,在衬底1上形成缓冲层2,在缓冲层2上形成N-GaN31,在N-GaN31上形成有源层32,在有源层32上形成P-GaN33,ICP依次刻蚀P-GaN33和有源层32,形成台阶区域,裸露N-GaN31。
二,通过蒸镀以及剥离的方式在P-GaN33上方形成金属反射层4,该金属反射层4与P-GaN33形成欧姆接触,且对光有较好的反射作用,通常采用反射率较高金属材料,如Ag或者Al。
三,由于Ag或者Al金属原子较容易扩散,通过蒸镀以及剥离的方式在金属反射层4上方形成导电金属扩散阻挡层5,导电金属扩散阻挡层5包覆在金属反射层4的上方及外围,导电金属扩散阻挡层5通常采用不容易扩散的金属材料,如TiW合金或者Pt。
四,通过蒸镀以及剥离的方式在N-GaN31上方形成N-GaN欧姆接触层6以及电流扩展条。
五,通过蒸镀以及刻蚀的方式在导电金属扩散阻挡层5和欧姆接触层6上蒸镀导热绝缘层71;该导热绝缘层71起到绝缘的作用,又有较好的导热性能,通常采用导热性较好的绝缘材料,如AlN。
六,在导热绝缘层71上蒸镀绝热绝缘层72,为了增加出光,该绝热绝缘层72可由绝缘DBR结构构成,如SiO2和TiO2。
七,在绝热绝缘层72上刻蚀多个通孔,其中通孔通向导电金属扩散阻挡层5,其中通孔通向导热绝缘层71,其中通孔通向欧姆接触层6。
八,通过蒸镀以及剥离的方式在绝热绝缘层72上分别形成P电极91和N电极92及导热金属层8,其中P电极91通过绝热绝缘层72的通孔与导电金属扩散阻挡层5连接,N电极92通过绝热绝缘层72的通孔与欧姆接触层6连接,导热金属层8通过绝热绝缘层72的通孔与导热绝缘层71连接。
如图2所示,本发明揭示的本发明揭示的一种光热电分离的倒装LED芯片实施例二,在衬底1上形成U-GaN缓冲层2,在缓冲层2上形成N-GaN31,在N-GaN31上形成有源层32,在有源层32上形成P-GaN33,依次部分蚀刻P-GaN33和有源层32直至裸露部分N-GaN31。
在P-GaN33上形成金属反射层4,在裸露部分N-GaN31形成欧姆接触层6,在欧姆接触层6上形成电流扩展条,在金属反射层4和欧姆接触层6上形成导热绝缘层71,在导热绝缘层71上分别形成导热金属层8、P电极91和N电极92,P电极91穿过导热绝缘层71与金属反射层4连接,N电极92穿过导热绝缘层71与欧姆接触层6连接。金属反射层4为Ag或Al,导热绝缘,71的材质为AlN。
一种光热电分离的倒装LED芯片制作方法,包括以下步骤:
一,在衬底1上形成缓冲层2,在缓冲层2上形成N-GaN31,在N-GaN31上形成有源层32,在有源层32上形成P-GaN33,ICP依次刻蚀P-GaN33和有源层32,形成台阶区域,裸露N-GaN31。
二,通过蒸镀以及剥离的方式在P-GaN33上方形成金属反射层4,该金属反射层4与P-GaN33形成欧姆接触,且对光有较好的反射作用,并且原子不易扩散。通常采用反射率较高金属材料,如Ag或者Al。
三,通过蒸镀以及剥离的方式在N-GaN31上方形成N-GaN欧姆接触层6以及电流扩展条。如果金属反射层4的金属材料与N-GaN31也能形成欧姆接触,步骤三可同步骤二一起完成。
四,通过蒸镀以及刻蚀的方式在金属反射层4和欧姆接触层6上蒸镀导热绝缘层71;该导热绝缘层71起到绝缘的作用,又有较好的导热性能,通常采用导热性较好的绝缘材料,如AlN。
五,在导热绝缘层71上刻蚀多个通孔,其中通孔通向金属反射层4,其中通孔通向欧姆接触层6。
六,通过蒸镀以及剥离的方式在导热绝缘层71上分别形成P电极91和N电极92及导热金属层8,其中P电极91通过导热绝缘层71的通孔与金属反射层4连接,N电极92通过导热绝缘层71的通孔与欧姆接触层6连接,导热金属层8与导热绝缘层71直接相连。
以上所述仅为本发明的优选实施例,并非对本案设计的限制,凡依本案的设计关键所做的等同变化,均落入本案的保护范围。
Claims (10)
1.一种光热电分离的倒装LED芯片,其特征在于:在衬底上形成缓冲层,在缓冲层上形成N-GaN,在N-GaN上形成有源层,在有源层上形成P-GaN,依次部分蚀刻P-GaN和有源层直至裸露部分N-GaN;在P-GaN上形成金属反射层,在裸露部分N-GaN形成欧姆接触层,在金属反射层和欧姆接触层上形成导热绝缘层,导热绝缘层上形成导热金属层、P电极和N电极,P电极穿过导热绝缘层与金属反射层连接,N电极穿过导热绝缘层与欧姆接触层连接。
2.如权利要求1所述的一种光热电分离的倒装LED芯片,其特征在于:在金属反射层与导热绝缘层之间形成导电金属扩散阻挡层。
3.如权利要求2所述的一种光热电分离的倒装LED芯片,其特征在于:金属反射层为Ag或Al,导电金属扩散阻挡层为TiW合金或者Pt。
4.如权利要求1所述的一种光热电分离的倒装LED芯片,其特征在于:在导热绝缘层上形成绝热绝缘层,导热金属、P电极和N电极形成在绝热绝缘层上,导热金属穿过绝热绝缘层与导热绝缘层连接,P电极依次穿过绝热绝缘层和导热绝缘层与金属反射层连接,N电极依次穿过绝热绝缘层和导热绝缘层与欧姆接触层连接。
5.如权利要求1所述的一种光热电分离的倒装LED芯片,其特征在于:在欧姆接触层上形成电流扩展条。
6.如权利要求1所述的一种光热电分离的倒装LED芯片,其特征在于:导热绝缘层的材质为AlN。
7.一种光热电分离的倒装LED芯片制作方法,其特征在于:包括以下步骤:
一,在衬底上形成缓冲层,在缓冲层上形成N-GaN,在N-GaN上形成有源层,在有源层上形成P-GaN,ICP依次刻蚀P-GaN和有源层,形成台阶区域,裸露N-GaN;
二,通过蒸镀以及剥离的方式在P-GaN上方形成金属反射层,该金属反射层与P-GaN形成欧姆接触;
三,通过蒸镀以及剥离的方式在N-GaN上方形成N-GaN欧姆接触层;
四,在金属反射层和欧姆接触层上蒸镀导热绝缘层;
五,在导热绝缘层上刻蚀多个通孔,其中有的通孔通向金属反射层,其中有的通孔通向欧姆接触层;
六,通过蒸镀以及剥离的方式在导热绝缘层上分别形成P电极和N电极及导热金属层,其中P电极通过导热绝缘层的通孔与金属反射层连接,N电极通过导热绝缘层的通孔与欧姆接触层连接,导热金属层与导热绝缘层直接相连。
8.如权利要求7所述的一种光热电分离的倒装LED芯片制作方法,其特征在于:在步骤二之后,在步骤三之前还包括:通过蒸镀以及剥离的方式在金属反射层上方形成导电金属扩散阻挡层,导电金属扩散阻挡层包覆在金属反射层的上方及外围。
9.如权利要求7所述的一种光热电分离的倒装LED芯片制作方法,其特征在于:在步骤五之后还包括:在导热绝缘层蒸镀绝热绝缘层,绝热绝缘层对应刻蚀多个通孔,通过蒸镀以及剥离的方式在绝热绝缘层上形成导热金属、P电极和N电极,导热金属通过绝热绝缘层的通孔与导热绝缘层连接,P电极依次通过绝热绝缘层和导热绝缘层的通孔与金属反射层连接,N电极依次通过绝热绝缘层和导热绝缘层的通孔与欧姆接触层连接。
10.如权利要求7所述的一种光热电分离的倒装LED芯片制作方法,其特征在于:所述步骤四中,在欧姆接触层上形成电流扩展条。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610770822.7A CN106449924B (zh) | 2016-08-30 | 2016-08-30 | 一种光热电分离的倒装led芯片及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610770822.7A CN106449924B (zh) | 2016-08-30 | 2016-08-30 | 一种光热电分离的倒装led芯片及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106449924A CN106449924A (zh) | 2017-02-22 |
CN106449924B true CN106449924B (zh) | 2018-07-27 |
Family
ID=58090662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610770822.7A Active CN106449924B (zh) | 2016-08-30 | 2016-08-30 | 一种光热电分离的倒装led芯片及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106449924B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107799638A (zh) * | 2017-10-24 | 2018-03-13 | 厦门乾照光电股份有限公司 | 一种倒装led及其制作方法 |
CN108110094A (zh) * | 2017-12-22 | 2018-06-01 | 湘能华磊光电股份有限公司 | 一种氧化硅全包封led芯片及其制备方法 |
CN108461583B (zh) * | 2018-02-05 | 2019-11-08 | 广东省半导体产业技术研究院 | 一种紫外led芯片的制作方法 |
CN108493311A (zh) * | 2018-05-11 | 2018-09-04 | 广东工业大学 | 一种深紫外led外延芯片封装结构及制备方法 |
CN109638125B (zh) * | 2018-10-26 | 2020-10-27 | 华灿光电(苏州)有限公司 | 一种倒装led芯片及其制作方法 |
CN109378372A (zh) * | 2018-11-22 | 2019-02-22 | 圆融光电科技股份有限公司 | Led芯片结构及其制作方法 |
CN110518105B (zh) * | 2019-08-02 | 2023-11-28 | 晶能光电股份有限公司 | 倒装led芯片反射电极制备方法及其结构 |
CN114038952A (zh) * | 2021-09-09 | 2022-02-11 | 重庆康佳光电技术研究院有限公司 | 发光二极管芯片及其制备方法、显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8211722B2 (en) * | 2009-07-20 | 2012-07-03 | Lu Lien-Shine | Flip-chip GaN LED fabrication method |
CN105280759A (zh) * | 2014-07-25 | 2016-01-27 | 晶能光电(常州)有限公司 | 一种晶圆级薄膜倒装led芯片的制备方法 |
CN105720138A (zh) * | 2016-02-22 | 2016-06-29 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
CN205428989U (zh) * | 2016-03-28 | 2016-08-03 | 晶宇光电(厦门)有限公司 | 一种倒装led芯片 |
-
2016
- 2016-08-30 CN CN201610770822.7A patent/CN106449924B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8211722B2 (en) * | 2009-07-20 | 2012-07-03 | Lu Lien-Shine | Flip-chip GaN LED fabrication method |
CN105280759A (zh) * | 2014-07-25 | 2016-01-27 | 晶能光电(常州)有限公司 | 一种晶圆级薄膜倒装led芯片的制备方法 |
CN105720138A (zh) * | 2016-02-22 | 2016-06-29 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
CN205428989U (zh) * | 2016-03-28 | 2016-08-03 | 晶宇光电(厦门)有限公司 | 一种倒装led芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN106449924A (zh) | 2017-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106449924B (zh) | 一种光热电分离的倒装led芯片及其制作方法 | |
CN104521012B (zh) | 晶圆级发光二极管阵列及其制造方法 | |
CN105280772B (zh) | 发光二极管及其制造方法 | |
CN104300056B (zh) | 一种高可靠性的倒装led芯片、led器件和led芯片的制作方法 | |
TWI394290B (zh) | 電激發光裝置及其製造方法 | |
CN101026211B (zh) | 导电支持衬底的通孔垂直结构的半导体芯片或器件 | |
CN109216515B (zh) | 一种倒装led芯片及其制作方法 | |
CN103682004B (zh) | 一种改善出光率的发光二极管倒装芯片及其制备方法 | |
TW200828642A (en) | Electroluminescent device, and fabrication method thereof | |
CN109659414A (zh) | 一种倒装led芯片及其制作方法 | |
US20140001510A1 (en) | Light emitting element and method of producing the same | |
CN106025010A (zh) | 一种基于导电dbr结构的倒装led芯片及其制作方法 | |
CN100530622C (zh) | 垂直结构的半导体芯片或器件及制造方法 | |
CN104795474B (zh) | 大功率led芯片及其制造方法 | |
WO2009097786A1 (zh) | 垂直结构的半导体芯片 | |
CN108389945A (zh) | 发光元件 | |
JP7112596B2 (ja) | 半導体発光デバイス | |
CN209374473U (zh) | 一种半导体发光元件 | |
CN105098018B (zh) | 倒装led芯片的制造方法 | |
JP5167831B2 (ja) | Iii族窒化物半導体素子、およびその製造方法 | |
TWI497765B (zh) | 半導體發光裝置 | |
JP2009176966A5 (zh) | ||
CN101626000B (zh) | 金属阵列基板、光电元件和发光元件及其制造方法 | |
CN203503689U (zh) | 覆晶式led芯片 | |
CN108365056A (zh) | 一种垂直结构发光二极管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |