CN106449640A - 一种用于全桥整流的新型肖特基器件及制造方法 - Google Patents
一种用于全桥整流的新型肖特基器件及制造方法 Download PDFInfo
- Publication number
- CN106449640A CN106449640A CN201611082805.0A CN201611082805A CN106449640A CN 106449640 A CN106449640 A CN 106449640A CN 201611082805 A CN201611082805 A CN 201611082805A CN 106449640 A CN106449640 A CN 106449640A
- Authority
- CN
- China
- Prior art keywords
- area
- electrode
- epitaxial layer
- schottky
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 29
- 238000005516 engineering process Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 22
- 239000002019 doping agent Substances 0.000 claims description 16
- 238000000407 epitaxy Methods 0.000 claims description 16
- 238000005498 polishing Methods 0.000 claims description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000005036 potential barrier Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 238000001883 metal evaporation Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract 4
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种适用于全桥整流的肖特基器件；该器件具有新型的结构，用一颗本发明的肖特基器件，可实现全桥整流功能，而传统的半桥整流器件，需要四颗传统的肖特基器件组合封装到一起才能实现；传统的全桥整流的肖特基器件封装复杂，成品率低，而本发明的肖特基器件，可简化封装难度，封装成品率高；另外，本发明的肖特基器件的制造制程，与传统的肖特基器件的加工制程兼容性好。
Description
技术领域
本发明涉及到肖特基器件及其制造流程，主要涉及一种用于全桥整流的新型肖特基器件及其制造方法。
背景技术
肖特基势垒结具有正向导通、反向截止的特性，可作为一个整流开关使用，而肖特基器件属于单极器件，其具有正向饱和压降低、开关速度快的特点，被广泛的应用于高频整流电路中；整流方式分为全桥整流、半桥整流等，全桥整流的肖特基器件的电极引出如图1所示，需要两个肖特基器件芯片共阴连在一起形成一个输出电极out1、两个共阳连接在一起形成另一个输出电极out2，而共阴的两个肖特基器件芯片中的一个肖特基器件芯片的阳极，与共阳的两个肖特基器芯片中的一个肖特基器件芯片的阴极相连通过引线引出形成一个输入电极in1，另一对也是通过引线引出形成一个输入电极in2；因传统的肖特基器件的芯片，只有一个肖特基势垒结，而形成一个全桥肖特基器件，需要四颗传统的肖特基器件芯片封装在一起，通常采用方法一，正装两颗肖特基器件芯片共阴焊接到同一个框架上形成输出电极out1，反装两颗肖特基器件芯片共阳焊接到同一个框架上形成输出电极out2，再通过打线工艺分别引出两个输入极in1和in2，但由于肖特基势垒器件阳极终端无保护环，因此共阳焊接时极易因溢料引起短路，导致成品率低；或采用方法二，两颗肖特基器件芯片先共阳焊接到框架上，再通过点胶工艺，在每个肖特基器件的芯片上，分别再叠一个阴险跳线，在每个引线跳线上在叠一颗肖特基器件芯片，但这样的加工过程过于复杂，叠放过程难于控制，也导致成品率不易控制；正是如此，全桥整流肖特基器件，制造成品率通常控制在90%左右，很难提高。本发明提出的肖特基器件，通过结构创新设计，可实现在同一颗肖特基器件芯片上，通过打线工艺，不需要反装芯片，即可实现全桥整流肖特基器件，封装简化，成品率易于控制，并且通过优化整合的制造方法，使本发明的器件更具竞争性。
发明内容
本发明提出了一种用于全桥整流的新型肖特基器件及制造方法，通过全桥整流肖特基器件的芯片结构设计创新，在一个肖特基芯片结构中，包含了四个肖特基势垒结，有两个肖特基势垒结共阳连接形成一个输出电极，有两个肖特基势垒结共阴连接形成一个输出电极，并且通过金属连线，形成两个输入电极，使得本发明的一个肖特基器件芯片，具有全桥整流肖特基器件的功能；另外本发明，提出了优化整合的制造流程，与传统的肖特基芯片制造流程兼容，可以更容易的获得本发明的全桥整流肖特基器件结构。
本发明提出了一种用于全桥整流的新型肖特基器件及制造方法。
1、一种用于全桥整流的新型肖特基器件0，其特征在于结构包括：有四个独立的N-外延岛1、2、3、4，四个N-外延岛的上表面都分别有一个肖特基势垒结12、22、32、42，在每个势垒区边缘处，都分别有P+保护环11、21、31、41，在P+保护环的外侧，有绝缘介质层8，在每个肖特势垒区上分别与金属层相连形成器件的电极13、23、33、43，电极13与电极33导通，构成整流器件的共阳输出极；N-外延岛2、4侧壁与低掺杂浓度的P型外延层P-相接，底部与高浓度的N型单晶硅片N+相接；N-外延岛1、3分别被高浓度掺杂的N++区14、34包围，高浓度掺杂的N++区14、34分别被处于N+硅刻蚀区100、300上方的P型外延层P-包围，并且高浓度掺杂的N++区14与电极23相连，高浓度掺杂的N++区34与电极43相连，电极23、电极43分别形成整流器件的两个输入极；在单晶片N+的底部蒸发金属层形成背面电极9，构成整流器件的共阴输出极。
2、本发明的一种用于全桥整流的新型肖特基器件，其特征在于：单晶硅片N+浓度区高于5E19atm/cm3，N型外延层N-的浓度在5E14 atm/cm3至7E15atm/cm3之间，P型外延层P-的浓度比N型外延层N-的浓度低一个数量级，高浓度掺杂的N++区14、34的表面浓度高于1E20atm/cm3，P+保护环11、21、31、41的表面浓度高于3E18 atm/cm3。
3、本发明的一种用于全桥整流的新型肖特基器件，其特征在于：N型外延层N-的厚度值在5微米至20微米之间； N+硅刻蚀区100、300深度，要比外延层N-的厚度值深10微米以上；P型外延层P-的厚度值，与外延层N-的厚度值相同；高浓度掺杂N++区14、34的结深值在10微米以上；P型外延层P-的厚度值与高浓度掺杂N++区的结深值之和，与N+硅刻蚀区的深度值相等；P+保护环11、21、31、41的结深值在1.8-3微米之间。
4、本发明的一种用于全桥整流的新型肖特基器件器件，其特征在于：在一个器件上，采用双层异型外延、机械抛光结合，形成四个独立的外延层岛1、2、3、4，每个隔离岛上分别独立肖特基势垒结，通过金属电极的连接，形成具有全桥整流功能的肖特基器件。
5、本发明的一种用于全桥整流的新型肖特基器件器件的制造方法，其特征在于：可形成一种用于全桥整流的新型肖特基器件器件的制造流程，包括如下步骤：
A、在高掺杂的单晶硅片N+上，通过光刻、硅刻蚀，形成N+硅刻蚀区100、300，再采用外延技术，在表面上，形成一层低掺杂的P型外延层P-，外延层P-表面随N+硅刻蚀区呈凹状；再通过高浓度磷扩散，在外延层P-表面形成一定结深的高浓度掺杂的N++区，再采用机械抛光技术去除一层P型外延层P-，去除厚度与N++区结深相同，由于N+硅刻蚀区100、300中的外延层在凹面内，机械抛光时，凹面内的外延层P-中的N++区不会被去除，得以保留，形成N++区14、34区；
B、再进行第二次光刻、硅刻蚀，形成P-外延硅刻蚀区200、400，P-外延硅刻蚀区200、400，分别刻穿P-外延层至单晶硅N+表面，再采用外延技术，在表面上，形成低掺杂的N型外延层N-，N-表面也呈凹、凸状；再采用机械抛光技术，去除凸出的N-外延层，直至P-外延硅刻蚀区200、400凹面内的外延层的表面，此时形成四个N-外延岛1、2、3、4，其中N-外延岛1、3区分别被N++区14、34包围，N-外延岛2、4区侧壁与P-外延层相接、底部与单晶硅N+相接；
C、通过热氧化工艺在表面形成一层氧化层，再进行第三次光刻、湿法腐蚀，将每个N-外延岛内的P+环刻开，经过注入、推结，同时形成四个P+保护环11、21、31、41；再进行第四次光刻、湿法腐蚀，将每个肖特基势垒区的窗口刻开，同时将两个N++区的引线孔刻开，再进行肖特基势垒金属淀积、势垒合金工艺、势垒腐蚀工艺，形成四个肖特基势垒结12、22、32、42，而由于N++区掺杂浓度高，不能形成肖特基势垒结；再在正面淀积金属层，再经过金属层光刻、腐蚀，形成金属电极13、23、33、43，其中电极23与N++区14相连，电极43与N++区34相连，电极13与电极33相连；
D、再经过背面减薄、背面金属蒸发工艺，形成电极9，最终形成本发明器件0的结构。
6、本发明的一种用于全桥整流的新型肖特基器件的制造方法，其特征在于：采用外延技术与机械抛光技术配合，通过两次异型外延，形成四个被隔离的N-外延岛；并且四个肖特基势垒结同时形成，肖特基势垒结性能的一致好，器件呈对角线对称。
附图说明
图1为普通全桥整流肖特基器件的电极示意图；
图2为本发明的全桥肖特基器件的纵向结构示意图；
图3 为本发明的全桥肖特基器件的平面结构示意图。
具体实施方式
图1示出了全桥整流肖特基器件的电极示意图，图中示出的全桥整流肖特基器件，有两个肖特基芯片共阴结构连接形成一个输出电极out1,有两个肖特基芯片共阳结构连接形成另一个输出电极out2, 而共阴的两个肖特基器件芯片中的一个肖特基器件芯片的阳极，与共阳的两个肖特基器芯片中的一个肖特基器件芯片的阴极相连通过引线引出形成一个输入电极in1，另一对也是通过引线引出形成一个输入电极in2,这样的一个全桥整流肖特基器件，需要四颗普通的肖特基芯片，通过封装构成，而传统的全桥整流肖特基器件，通常采用方法一，正装两颗肖特基器件芯片共阴焊接到同一个框架上形成输出电极out1，反装两颗肖特基器件芯片共阳焊接到同一个框架上形成输出电极out2，再通过打线工艺分别引出两个输入极in1和in2，但由于肖特基势垒器件阳极终端无保护环，因此共阳焊接时极易因溢料引起短路，导致成品率低；或采用方法二，两颗肖特基器件芯片先共阳焊接到框架上，再通过点胶工艺，在每个肖特基器件的芯片上，分别再叠一个阴险跳线，在每个引线跳线上在叠一颗肖特基器件芯片，但这样的加工过程过于复杂，叠放过程难于控制，也导致成品率不易控制；正是如此，全桥整流肖特基器件，制造成品率通常控制在90%左右，很难提高。
图2示出了本发明的用于全桥整流的肖特基器件的纵向结构示意图，结构包括：有四个独立的N-外延岛1、2、3、4，四个N-外延岛的上表面都分别有一个肖特基势垒结12、22、32、42，在每个势垒区边缘处，都分别有P+保护环11、21、31、41，在P+保护环的外侧，有绝缘介质层8，在每个肖特势垒区上分别与金属层相连形成器件的电极13、23、33、43，电极13与电极33导通，构成整流器件的共阳输出极；N-外延岛2、4侧壁与低掺杂浓度的P型外延层P-相接，底部与高浓度的N型单晶硅片N+相接；N-外延岛1、3分别被高浓度掺杂的N++区14、34包围，高浓度掺杂的N++区14、34分别被处于N+硅刻蚀区100、300上方的P型外延层P-包围，并且高浓度掺杂的N++区14与电极23相连，高浓度掺杂的N++区34与电极43相连，分别形成整流器件的两个输入极；在单晶片N+的底部蒸发金属层形成背面电极9，构成整流器件的共阴输出极。
当在输入电极施加交流电信号时，本发明的肖特基器件的工作情况如下：
A、当输入电极23上施加负波时，电极23处于低电位，电流将沿电极23，经过N++区14，向N-外延岛1，经过正偏的肖特基势垒结12，最后从电极13输出，电极13形成低电位；而此时在电流通路中，与电极23相连的肖特基势垒结22处于反偏，阻断电流；另外与N++区14相连的P型外延层P-与N++区14形成的PN结正偏，但外延层P-与单晶硅片N+形成的PN结反偏，也阻断电流，因此保证了电流只从13输出；
B、当输入电极43上施加负波时，电极43处于低电位，电流将沿电极43，经过N++区34，向N-外延岛3，经过正偏的肖特基势垒结32，最后从电极33输出，电极33形成低电位；而此时在电流路径通路中，与电极43相连的肖特基势垒结42处于反偏，阻断电流；另外与N++区34相连的P型外延层P-与N++区34形成的PN结正偏，但外延层P-与单晶硅片N+形成的PN结反偏，也阻断电流，因此保证了电流只从13输出；
C、当输入电极23上施加正波时，电极23上处于高电位，电流将沿电极23，经过经过正偏的肖特基势垒结22，经过单晶硅片N+，最后从电极9输出，电极9形成高电位；而此时在电流通路中，与电极23相通的N++区14处于高电位，与其相连的P型外延层P-与N++区14形成的PN结反偏，阻断电流；另外与N++区14相连N-外延岛1上的肖特基势垒结12也处于反偏，也阻断电流，因此保证了电流只从9输出；
D、当输入电极43上施加正波时，电极43上处于高电位，电流将沿电极43，经过经过正偏的肖特基势垒结42，经过单晶硅片N+，最后从电极9输出，电极9形成高电位；而此时在电流通路中，与电极43相通的N++区34处于高电位，与其相连的P型外延层P-与N++区34形成的PN结反偏，阻断电流；另外与N++区34相连N-外延岛3上的肖特基势垒结32也处于反偏，也阻断电流，因此保证了电流只从9输出。
因而本发明的肖特基器件的输入极23、43，无论哪个电极上施加正波时，都将在共阴电极9上输出高电位，无论在哪个电极上施加负波时，都将在电极13或33上输出低电位，而电极13与电极33是相连的共阳输出极，及共阳输出极输出低电位，这正符合全桥整流器件的工作情况，因此本发明的肖特基器件，可实现全桥整流功能。
图3示出了本发明的用于全桥整流的肖特基器件的平面结构示意图，现根据本发明的肖特基器件的制造方法结合图3，说明器件的形成过，具体过程如下：
A、在高掺杂的单晶硅片N+上，通过光刻、硅刻蚀，将P100、P300区的N+硅刻蚀一定深度，形成器件的N+硅刻蚀区，再采用外延技术，在表面上，形成一层低掺杂的P型外延层P-，外延层P-表面随N+硅刻蚀区呈凹状；再通过高浓度磷扩散，在外延层P-表面形成一定结深的高浓度掺杂的N++区，再采用机械抛光技术去除一层反型为N++区的外延层，去除厚度与N++区结深相同，只在N++区P14、P34内留有N++区，因为N+硅刻蚀区P100、P300内的表面在凹平面内，机械抛光时，凹面内的表面不会被去除，得以保留，形成两个N++区P14、P34区；
B、再进行第二次光刻、硅刻蚀，将P200、P400区域内的P-外延层去除，露出单晶硅N+表面，再采用外延技术，在表面上，形成低掺杂的N型外延层，表面因原表面不平呈凹、凸状；再采用机械抛光技术，去除凸出部分的N-外延层，直至P-外延硅刻蚀区P200、P400区域内的外延层的表面，此时形成四个N-外延岛P1、P2、P3、P4，此四个区域以外的N-外延层均去除，形成N-外延岛P1被N++区P14包围，N-外延岛P3被N++区P34包围，N-外延岛P2、P4区被P-外延层包围；
C、通过热氧化工艺在表面形成一层氧化层，再进行第三次光刻、湿法腐蚀，将每个N-外延岛内的P11、P21、P31、P41区域氧化层腐蚀掉，通过硼注入、推结，在P11、P21、P31、P41区域内形成P+保护环；再进行第四次光刻、湿法腐蚀，将P12、P22、P32、P34四个肖特基势垒区的氧化层以及P15、P35的氧化层去除；再进行肖特基势垒金属淀积、势垒合金工艺、势垒腐蚀工艺，在P11、P21、P31、P41区域内肖特基势垒结，而在P15、P35区形成欧姆接触，因为P15、P35区内为掺杂浓度高N++区，不能形成肖特基势垒结，而在P11、P21、P31、P41区域内为掺杂浓度低的N-区；再在正面淀积金属层，再经过金属层光刻、腐蚀，形成金属区P13、P23、P33、P43，其中覆盖并连接P22区、P15区的金属区P23形成器件的一个输入电极，覆盖并连接P42区、P35区的金属区P43形成器件的另一个输入电极电极，覆盖P12区域的金属区P13与覆盖P32区域的金属区P33相连，形成器件的共阳输出极；
D、再经过背面减薄、背面金属蒸发工艺，形成共阴输出极，最终形成本发明器件的结构。
本发明的一种用于全桥整流的新型肖特基器件的制造方法，按其流程，可形成本发明的肖特基器件；其流程采用采用外延技术与机械抛光技术配合，通过两次异型外延，通过机械抛光形成四个被隔离的N-外延岛，因按本流程制造，四个肖特基势垒结同时形成，肖特基势垒结性能的一致好。
一颗本发明的肖特基器件中具有四个肖特基势垒结，通过结构设计及布局，器件呈对角线对称，并且形成具有全桥整流功能的肖特基器件，本发明的器件，封装过程简化、成品率高。
通过上述实施例阐述了本发明，同时也可以采用其它实施例实现本发明；本发明不局限于上述具体实施例，因此本发明由所附权利要求范围限定。
Claims (6)
1.一种用于全桥整流的新型肖特基器件（0），其特征在于结构包括：有四个独立的N-外延岛（1）、（2）、（3）、（4），四个N-外延岛的上表面都分别有一个肖特基势垒结（12）、（22）、（32）、（42），在每个势垒区边缘处，都分别有P+保护环（11）、（21）、（31）、（41），在P+保护环的外侧，有绝缘介质层（8），在每个肖特势垒区上分别与金属层相连形成器件的电极（13）、（23）、（33）、（43），电极（13）与电极（33）导通，构成整流器件的共阳输出极；N-外延岛（2）、（4）侧壁与低掺杂浓度的P型外延层P-相接，底部与高浓度的N型单晶硅片N+相接；N-外延岛（1）、（3）分别被高浓度掺杂的N++区（14）、（34）包围，高浓度掺杂的N++区（14）、（34）分别被处于N+硅刻蚀区（100）、（300）上方的P型外延层P-包围，并且高浓度掺杂的N++区（14）与电极（23）相连，高浓度掺杂的N++区（34）与电极（43）相连，电极（23）、电极（43）分别形成整流器件的两个输入极；在单晶片N+的底部蒸发金属层形成背面电极（9），构成整流器件的共阴输出极。
2.如权利要求1所述的一种用于全桥整流的新型肖特基器件，其特征在于：单晶硅片N+浓度区高于5E19atm/cm3，N型外延层N-的浓度在5E14 atm/cm3至7E15atm/cm3之间，P型外延层P-的浓度比N型外延层N-的浓度低一个数量级，高浓度掺杂的N++区（14）、（34）的表面浓度高于1E20atm/cm3，P+保护环（11）、（21）、（31）、（41）的表面浓度高于3E18 atm/cm3。
3.如权利要求1所述的一种用于全桥整流的新型肖特基器件，其特征在于：N型外延层N-的厚度值在5微米至20微米之间； N+硅刻蚀区（100）、（300）深度，要比外延层N-的厚度值深10微米以上；P型外延层P-的厚度值，与外延层N-的厚度值相同；高浓度掺杂N++区（14）、（34）的结深值在10微米以上；P型外延层P-的厚度值与高浓度掺杂N++区的结深值之和，与N+硅刻蚀区的深度值相等；P+保护环（11）、（21）、（31）、（41）的结深值在1.8-3微米之间。
4.如权利要求1所述的一种用于全桥整流的新型肖特基器件器件，其特征在于：在一个器件上，采用双层异型外延、机械抛光结合，形成四个独立的外延层岛（1）、（2）、（3）、（4），每个隔离岛上分别独立肖特基势垒结，通过金属电极的连接，形成具有全桥整流功能的肖特基器件。
5.如权利要求1所述的一种用于全桥整流的新型肖特基器件器件的制造方法，其特征在于：可形成一种用于全桥整流的新型肖特基器件器件的制造流程，包括如下步骤：
A、在高掺杂的单晶硅片N+上，通过光刻、硅刻蚀，形成N+硅刻蚀区（100）、（300），再采用外延技术，在表面上，形成一层低掺杂的P型外延层P-，外延层P-表面随N+硅刻蚀区呈凹状；再通过高浓度磷扩散，在外延层P-表面形成一定结深的高浓度掺杂的N++区，再采用机械抛光技术去除一层P型外延层P-，去除厚度与N++区结深相同，由于N+硅刻蚀区（100）、（300）中的外延层在凹面内，机械抛光时，凹面内的外延层P-中的N++区不会被去除，得以保留，形成N++区（14）、（34）区；
B、再进行第二次光刻、硅刻蚀，形成P-外延硅刻蚀区（200）、（400），P-外延硅刻蚀区（200）、（400），分别刻穿P-外延层至单晶硅N+表面，再采用外延技术，在表面上，形成低掺杂的N型外延层N-，N-表面也呈凹、凸状；再采用机械抛光技术，去除凸出的N-外延层，直至P-外延硅刻蚀区（200）、（400）凹面内的外延层的表面，此时形成四个N-外延岛（1）、（2）、（3）、（4），其中N-外延岛（1）、（3）区分别被N++区（14）、（34）包围，N-外延岛（2）、（4）区侧壁与P-外延层相接、底部与单晶硅N+相接；
C、通过热氧化工艺在表面形成一层氧化层，再进行第三次光刻、湿法腐蚀，将每个N-外延岛内的P+环刻开，经过注入、推结，同时形成四个P+保护环（11）、（21）、（31）、（41）；再进行第四次光刻、湿法腐蚀，将每个肖特基势垒区的窗口刻开，同时将两个N++区的引线孔刻开，再进行肖特基势垒金属淀积、势垒合金工艺、势垒腐蚀工艺，形成四个肖特基势垒结（12）、（22）、（32）、（42），而由于N++区掺杂浓度高，不能形成肖特基势垒结；再在正面淀积金属层，再经过金属层光刻、腐蚀，形成金属电极（13）、（23）、（33）、（43），其中电极（23）与N++区（14）相连，电极（43）与N++区（34）相连，电极（13）与电极（33）相连；
D、再经过背面减薄、背面金属蒸发工艺，形成电极（9），最终形成本发明器件（0）的结构。
6.如权利要求5所述的一种用于全桥整流的新型肖特基器件的制造方法，其特征在于：采用外延技术与机械抛光技术配合，通过两次异型外延，形成四个被隔离的N-外延岛；并且四个肖特基势垒结同时形成，肖特基势垒结性能的一致好，器件呈对角线对称。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611082805.0A CN106449640B (zh) | 2016-11-30 | 2016-11-30 | 一种用于全桥整流的新型肖特基器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611082805.0A CN106449640B (zh) | 2016-11-30 | 2016-11-30 | 一种用于全桥整流的新型肖特基器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106449640A true CN106449640A (zh) | 2017-02-22 |
| CN106449640B CN106449640B (zh) | 2023-07-18 |
Family
ID=58223159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611082805.0A Active CN106449640B (zh) | 2016-11-30 | 2016-11-30 | 一种用于全桥整流的新型肖特基器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106449640B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118197998A (zh) * | 2024-05-20 | 2024-06-14 | 扬州扬杰电子科技股份有限公司 | 提高器件功率密度的半桥整流芯片及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1151774A (en) * | 1979-03-28 | 1983-08-09 | Samsung Electronics Co., Ltd. | Field effect semiconductor device |
| JP2000012872A (ja) * | 1998-06-17 | 2000-01-14 | Matsushita Electron Corp | ショットキバリアダイオードおよびその製造方法 |
| CN101271933A (zh) * | 2007-03-21 | 2008-09-24 | 中国科学院半导体研究所 | 量子点-阱红外探测器的结构及其制备方法 |
| CN101308895A (zh) * | 2008-07-14 | 2008-11-19 | 华南师范大学 | 一种金属半导体场效应发光晶体管及其制作方法 |
| CN105226103A (zh) * | 2015-10-14 | 2016-01-06 | 上海芯石微电子有限公司 | 含定向扩散结的肖特基器件及制造方法 |
| CN204966511U (zh) * | 2015-10-14 | 2016-01-13 | 上海芯石微电子有限公司 | 含定向扩散结的肖特基器件 |
| CN206353535U (zh) * | 2016-11-30 | 2017-07-25 | 上海芯石微电子有限公司 | 一种用于全桥整流的新型肖特基器件 |
-
2016
- 2016-11-30 CN CN201611082805.0A patent/CN106449640B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1151774A (en) * | 1979-03-28 | 1983-08-09 | Samsung Electronics Co., Ltd. | Field effect semiconductor device |
| JP2000012872A (ja) * | 1998-06-17 | 2000-01-14 | Matsushita Electron Corp | ショットキバリアダイオードおよびその製造方法 |
| CN101271933A (zh) * | 2007-03-21 | 2008-09-24 | 中国科学院半导体研究所 | 量子点-阱红外探测器的结构及其制备方法 |
| CN101308895A (zh) * | 2008-07-14 | 2008-11-19 | 华南师范大学 | 一种金属半导体场效应发光晶体管及其制作方法 |
| CN105226103A (zh) * | 2015-10-14 | 2016-01-06 | 上海芯石微电子有限公司 | 含定向扩散结的肖特基器件及制造方法 |
| CN204966511U (zh) * | 2015-10-14 | 2016-01-13 | 上海芯石微电子有限公司 | 含定向扩散结的肖特基器件 |
| CN206353535U (zh) * | 2016-11-30 | 2017-07-25 | 上海芯石微电子有限公司 | 一种用于全桥整流的新型肖特基器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118197998A (zh) * | 2024-05-20 | 2024-06-14 | 扬州扬杰电子科技股份有限公司 | 提高器件功率密度的半桥整流芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106449640B (zh) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101452967B (zh) | 肖特基势垒二极管器件及其制作方法 | |
| US8222115B2 (en) | Method of forming a high capacitance diode | |
| WO2003041170A1 (fr) | Dispositif semi-conducteur de protection contre la surtension | |
| CN110518063B (zh) | 集成esd保护的沟槽mosfet及制造方法 | |
| US11038069B2 (en) | Photovoltaic cell with passivating contact | |
| CN104756233A (zh) | 半导体器件的制造方法 | |
| CN108933169A (zh) | 具有dV/dt可控性和交叉沟槽布置的功率半导体器件 | |
| CN115579399A (zh) | 一种碳化硅mosfet元胞版图结构 | |
| CN107978640A (zh) | 功率半导体器件终止结构 | |
| CN106449640A (zh) | 一种用于全桥整流的新型肖特基器件及制造方法 | |
| CN206353535U (zh) | 一种用于全桥整流的新型肖特基器件 | |
| CN212434624U (zh) | 一种大功率瞬态电压抑制器 | |
| CN205595332U (zh) | 单通道瞬态电压抑制器 | |
| CN104538395B (zh) | 一种功率vdmos器件二极管并联式esd防护机构 | |
| JPH04127474A (ja) | ターンオフ形半導体素子 | |
| CN101026196A (zh) | 半导体器件以及制造半导体器件的方法 | |
| CN207967000U (zh) | 一种功率半导体器件终端结构 | |
| CN210167361U (zh) | 集成esd保护的沟槽mosfet | |
| CN105932010B (zh) | 瞬态电压抑制器 | |
| CN209766425U (zh) | 一种带有过压斩波特性的可控硅芯片 | |
| CN104124236B (zh) | 桥式整流器以及其制造方法 | |
| CN106409828A (zh) | 一种适用小型化封装的半桥整流肖特基器件及制造方法 | |
| CN207250522U (zh) | 一种逆向阻断型igbt | |
| CN207834298U (zh) | 瞬态电压抑制器 | |
| KR100945626B1 (ko) | 과도 전압 억제 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |