CN106435663A - 自含有咪唑和双环氧化物化合物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法 - Google Patents

自含有咪唑和双环氧化物化合物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法 Download PDF

Info

Publication number
CN106435663A
CN106435663A CN201610621009.3A CN201610621009A CN106435663A CN 106435663 A CN106435663 A CN 106435663A CN 201610621009 A CN201610621009 A CN 201610621009A CN 106435663 A CN106435663 A CN 106435663A
Authority
CN
China
Prior art keywords
copper
photoresist
feature
post
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610621009.3A
Other languages
English (en)
Other versions
CN106435663B (zh
Inventor
M·托尔塞斯
Z·尼亚齐姆贝托瓦
Y·秦
J·沃尔特英克
J·狄茨维斯泽柯
E·爱丁顿
M·列斐伏尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Global Technologies LLC
Rohm and Haas Electronic Materials LLC
Original Assignee
Dow Global Technologies LLC
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Global Technologies LLC, Rohm and Haas Electronic Materials LLC filed Critical Dow Global Technologies LLC
Publication of CN106435663A publication Critical patent/CN106435663A/zh
Application granted granted Critical
Publication of CN106435663B publication Critical patent/CN106435663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D233/00—Heterocyclic compounds containing 1,3-diazole or hydrogenated 1,3-diazole rings, not condensed with other rings
    • C07D233/54—Heterocyclic compounds containing 1,3-diazole or hydrogenated 1,3-diazole rings, not condensed with other rings having two double bonds between ring members or between ring members and non-ring members
    • C07D233/56—Heterocyclic compounds containing 1,3-diazole or hydrogenated 1,3-diazole rings, not condensed with other rings having two double bonds between ring members or between ring members and non-ring members with only hydrogen atoms or radicals containing only hydrogen and carbon atoms, attached to ring carbon atoms
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D303/00—Compounds containing three-membered rings having one oxygen atom as the only ring hetero atom
    • C07D303/02—Compounds containing oxirane rings
    • C07D303/04—Compounds containing oxirane rings containing only hydrogen and carbon atoms in addition to the ring oxygen atoms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

电镀方法能够镀覆具有基本上均匀形态的光致抗蚀剂限定的特征。所述电镀方法包括具有咪唑和双环氧化物的反应产物的铜电镀浴以电镀所述光致抗蚀剂限定的特征。此类特征包括柱、接合垫和线空间特征。

Description

自含有咪唑和双环氧化物化合物的反应产物的铜电镀浴电镀 光致抗蚀剂限定的特征的方法
技术领域
本发明涉及一种自包括咪唑和双环氧化物化合物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法。更确切地说，本发明涉及一种自包括咪唑和双环氧化物化合物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法，其中特征具有大体上均一的表面形态。
背景技术
光致抗蚀剂限定的特征包括铜柱和再分布层布线，如集成电路芯片和印刷电路板的接合垫和线空间特征。所述特征由光刻方法形成，其中将光致抗蚀剂施加到衬底(如半导体晶片芯片，通常在封装技术中称为晶粒，或环氧树脂/玻璃印刷电路板。一般来说，将光致抗蚀剂施加到衬底的表面且将具有图案的掩模施加到光致抗蚀剂上。将具有掩模的衬底暴露于如UV光的辐射。通常，将暴露于辐射的光致抗蚀剂部分显影掉或去除，使衬底的表面暴露。视掩模的特定图案而定，电路线或孔的轮廓可用留在衬底上的未暴露的光致抗蚀剂形成，形成电路线图案或孔的壁。衬底的表面包括使得衬底表面能够导电的金属晶种层或其它导电金属或金属合金材料。具有图案化光致抗蚀剂的衬底接着浸没在金属电镀浴(通常为铜电镀浴)中，且将金属电镀在电路线图案或孔中，以形成特征，如柱、接合垫或电路线，即线空间特征。当电镀完成时，用剥离溶液将光致抗蚀剂的其余部分自衬底剥离，且进一步处理具有光致抗蚀剂限定的特征的衬底。
柱(如铜柱)通常用焊料盖住以实现镀覆柱的半导体芯片与衬底之间的粘合以及电导。此类布置见于先进封装技术中。归因于改进的输入/输出(I/O)密度，与单独焊料凸起相比，焊料覆盖的铜柱架构在先进封装应用中为快速生长段。具有不可回焊铜柱和可回焊焊料帽的铜柱凸块具有以下优点：(1)铜具有低电阻和高电流密度能力；(2)铜的导热率提供超过三倍的焊接凸点导热率；(3)可改进可能引起可靠性问题的传统BGA CTE(球栅阵列热膨胀系数)错配问题；以及(4)铜柱在回焊期间不塌陷，允许极细节距而不损害托脚高度。
在所有铜柱凸块制造方法中，电镀到目前为止为商业上最可行的方法。在实际工业生产中，考虑到成本和方法条件，电镀提供大规模生产率，且在形成铜柱之后不存在用以改变铜柱表面形态的抛光或腐蚀方法。因此，尤其重要的是通过电镀获得平滑表面形态。用于电镀铜柱的理想铜电镀化学方法在用焊料回焊之后产生具有优异均匀性的沉积物、平坦柱形状和无空隙金属间界面，且能够以高沉积速率镀覆以实现高晶片产量。然而，此类镀覆化学方法的开发为行业的难题，因为一种属性的改进通常会以另一种属性为代价。基于铜柱的结构已被各种制造商用于消费品，如智能电话和PC。随着晶片级加工(WLP)持续演变且采用铜柱技术，对于可生产可靠铜柱结构的具有先进能力的铜镀浴的需求将不断增加。
类似形态问题还在金属电镀再分布层布线的情况下遇到。接合垫和线空间特征的形态缺陷还损害先进封装物件的性能。因此，需要提供铜光致抗蚀剂限定的特征的铜电镀方法，其中特征具有大体上均一的表面形态。
发明内容
一种电镀光致抗蚀剂限定的特征的方法，其包括：a)提供包含光致抗蚀剂层的衬底，其中光致抗蚀剂层包括多个孔；b)提供铜电镀浴，所述铜电镀浴包括一或多种咪唑化合物和一或多种双环氧化物的一或多种反应产物；电解质；一或多种加速剂；和一或多种抑制剂；c)将包括具有多个孔的光致抗蚀剂层的衬底浸没于铜电镀浴中；和d)在多个孔中电镀多个铜光致抗蚀剂限定的特征，多个光致抗蚀剂限定的特征包括5％到8％的平均TIR％。
铜电镀浴包括一或多种咪唑化合物和一或多种双环氧化物的反应产物、电解质、一或多种铜离子源、一或多种加速剂和一或多种抑制剂，其量足以电镀具有5％到8％的平均TIR％的铜光致抗蚀剂限定的特征。
本发明还涉及一种光致抗蚀剂限定的特征在衬底上的阵列，其包含5％到8％的平均TIR％和5％到12％的WID％。
所述铜电镀方法和浴液提供具有基本上均匀形态且基本上不含结节的铜光致抗蚀剂限定的特征。所述铜柱和接合垫具有基本上平坦的轮廓。所述铜电镀浴和方法能够实现平均TIR％以实现所期望的形态。
附图说明
图1为自含有1H-咪唑和甘油二缩水甘油醚的反应产物的铜电镀浴电镀的在300×下的铜柱的SEM。
图2为自含有作为2-甲基喹啉-4-胺、2-(2-氨基乙基)吡啶和1，4-丁二醇二缩水甘油醚的反应产物的常规调平剂化合物的铜电镀浴电镀的在300×下的铜柱的SEM。
具体实施方式
除非上下文另作明确指示，否则如在整个本说明书中所使用的以下缩写应具有以下含义：A＝安培；A/dm2＝安培/平方分米＝ASD；℃＝摄氏度；UV＝紫外辐射；g＝克；ppm＝百万分率＝mg/L；L＝升，μm＝微米(micron)＝微米(micrometer)；mm＝毫米；cm＝厘米；DI＝去离子；mL＝毫升；mmol＝毫摩尔；Mw＝重量平均分子量；Mn＝数目平均分子量；SEM＝扫描电子显微镜；FIB＝聚焦离子束；WID＝晶粒内；TIR＝总指示偏差量＝总指示器读数＝全指示器移动＝FIM；且RDL＝再分布层。
如本说明书通篇所用，术语“镀覆”是指金属电镀。“沉积”和“镀覆”在整个本说明书中可互换使用。“加速剂”是指增加电镀浴的镀覆速率的有机添加剂。“抑制剂”是指在电镀期间抑制金属镀覆速率的有机添加剂。术语“阵列”意指有序的布置。术语“部分”意指可包括整个官能团或官能团的一部分作为子结构的分子或聚合物的一部分。术语“部分”和“基团”在本说明书通篇可互换使用。术语“孔”意指开口、孔洞或间隙。术语“形态”意指物件的形式、形状和结构。术语“总指示器偏差量”或“总指示器读数”为零件的平面、圆柱形或波状表面的最大与最小测量值(即，指示器的读数)之间的差值，展示其与其它圆柱形特征或类似条件的来自平坦度、圆度(圆形度)、圆柱度、同心度的偏差量。术语“轮廓测定法”意指技术在测量和剖析物体中的用途或激光或白光计算机产生的投影执行三维目标的表面测量的用途。术语“间距”意指衬底上的彼此间的特征位置的频率。术语“标准化”意指用以获得相对于尺寸变量的值的重新按比例调整，如呈TIR％形式的比率。术语“平均值”意指表示参数的中心或典型值的数值。术语“参数”意指形成定义系统或设定其操作条件的组中的一个的数值或其它可测量因数。冠词“一(a/an)”是指单数和复数。
所有数值范围都是包括性的并且可按任何顺序组合，但显然这类数值范围限制于总计100％。
本发明的用于电镀铜光致抗蚀剂限定的特征的方法和浴液能够实现具有平均TIR％的光致抗蚀剂限定的特征的阵列，使得所述特征具有基本上平滑、不含结节且在柱、接合垫和线空间特征方面具有基本上平坦轮廓的形态。本发明的光致抗蚀剂限定的特征用剩余在衬底上的光致抗蚀剂电镀且延伸超出衬底的平面。这与通常不使用光致抗蚀剂来限定延伸超出衬底平面但嵌花到衬底中的特征的双重镶嵌和印刷电路板镀覆形成对比。光致抗蚀剂限定的特征与镶嵌和印刷电路板特征之间的重要差异在于：就镶嵌和印刷电路板来说，包括侧壁的镀覆表面均导电。双重镶嵌和印刷电路板镀覆浴具有提供自下向上或超保形填充的调配物，且特征的底部与特征的顶部相比镀覆较快。在光致抗蚀剂限定的特征中，侧壁为不导电的光致抗蚀剂，且镀覆仅在具有导电晶种层的特征底部处进行，且以保形或相同镀覆速度各处沉积形式进行。
虽然本发明基本上关于电镀具有圆形形态的铜柱的方法进行描述，但本发明还应用于其它光致抗蚀剂限定的特征，如接合垫和线空间特征。一般来说，除圆形或圆柱形之外，特征的形状可例如为长方形、八边形和矩形。本发明的方法优选地用于电镀铜圆柱形柱。
铜电镀方法提供铜光致抗蚀剂限定的特征(如铜柱)的阵列，其平均TIR％为5％到8％，优选地为5％到7％。
一般来说，衬底上的光致抗蚀剂限定的特征阵列的平均TIR％涉及测定单一衬底上来自特征阵列的个别特征的TIR％且对其求平均值。通常，平均TIR％通过测定衬底上低密度或较大间距的区域的个别特征的TIR％和高密度或较小间距的区域的个别特征的TIR％且求所述值的平均值来测定。通过测量多种个别特征的TIR％，平均TIR％变成整个衬底的代表。
TIR％可通过以下方程式测定：
TIR％＝[高度中心-高度边缘]/高度max×100
其中高度中心为柱的如沿其中轴线测量的高度，且高度边缘为柱的如沿其边缘在边缘上的最高点处测量的高度。高度max为柱底部到其顶部上的最高点的高度。高度max为标准化因数。
个别特征TIR可通过以下方程式测定：
TIR＝高度中心-高度边缘，
其中高度中心和高度边缘如上文所定义。
此外，铜电镀方法和浴液可提供具有5％到12％、优选地5％到8％的WID％的铜光致抗蚀剂限定的特征的阵列。WID％或晶粒内可通过以下方程式测定：
WID％＝1/2×[(高度max-高度min)/高度avg]×100
其中高度max为电镀在衬底上的柱阵列的最高柱的高度，如在柱的最高部分所测量。高度min为电镀在衬底上的柱阵列的最短柱的高度，如在柱的最高部分所测量。高度avg为电镀在衬底上的所有柱的平均高度。
最优选地，本发明的方法在衬底上提供光致抗蚀剂限定的特征阵列，其中平均TIR％与WID％之间存在平衡，使得平均TIR％在5％到8％范围内，且WID％在5％到12％范围内，其中优选范围如上文所公开。
用于测定TIR、TIR％和WID％的柱的参数可使用光学轮廓测定法，如用白光LEICADCM 3D或类似设备测量。如柱高度和间距的参数可使用此类装置测量。
一般来说，自铜电镀浴电镀的铜柱可具有3∶1到1∶1或如2∶1到1∶1的纵横比。RDL类型结构可具有大到1∶20(高度∶宽度)的纵横比。
优选地，咪唑化合物具有以下通式：
其中R1、R2和R3独立地选自氢、直链或分支链(C1-C10)烷基、羟基、直链或分支链烷氧基、直链或分支链羟基(C1-C10)烷基、直链或分支链烷氧基(C1-C10)烷基、直链或分支链羧基(C1-C10)烷基、直链或分支链氨基(C1-C10)烷基和经取代或未经取代的苯基，其中取代基可为羟基、羟基(C1-C3)烷基或(C1-C3)烷基。优选地，R1、R2和R3独立地选自氢；直链或分支链(C1-C5)烷基、羟基、直链或分支链羟基(C1-C5)烷基和直链或分支链氨基(C1-C5)烷基。更优选地，R1、R2和R3独立地选自氢和(C1-C3)烷基，如甲基、乙基和丙基部分。甚至更优选地，R1、R2和R3为氢，或R1和R2为甲基且R3为氢。此类化合物的实例为1H-咪唑、2，5-二甲基-1H-咪唑和4-苯基咪唑。
优选地，双环氧化物具有下式：
其中R4和R5独立地选自氢和(C1-C4)烷基；R6和R7独立地选自氢、甲基和羟基；m＝1-6且n＝1-20。优选地，R4和R5为氢。优选地，R6为氢，且R7为氢或羟基且当R7为羟基且m＝2-4时，优选的是仅一个R7为羟基，其余部分为氢。优选地，m＝2-4且n＝1-2。更优选地，m＝3-4且n＝1。
式(II)化合物包括(但不限于)1，4-丁二醇二缩水甘油醚、乙二醇二缩水甘油醚、二(乙二醇)二缩水甘油醚、1，3-丁二醇二缩水甘油醚、甘油二缩水甘油醚、新戊二醇二缩水甘油醚、丙二醇二缩水甘油醚、二(丙二醇)二缩水甘油醚、聚(乙二醇)二缩水甘油醚化合物和聚(丙二醇)二缩水甘油醚化合物。
其它优选的双环氧化物包括具有环碳部分的双环氧化物，如具有六个碳环部分的双环氧化物。此类双环氧化物包括(但不限于)1，4-环己烷二甲醇二缩水甘油醚和间苯二酚二缩水甘油醚。
本发明的反应产物可通过所属领域中已知的各种方法制备。通常，一或多种咪唑化合物溶解于室温下的去离子水中，接着逐滴添加一或多种双环氧化物。浴液的温度接着从室温增加到约90℃。进行搅拌下的加热2-5小时。加热浴液的温度接着在搅拌下降低到室温后再维持4-8小时。每种组分的量可变化，但一般添加足够量的每种反应物，以得到其中来自咪唑化合物的部分与来自双环氧化物的部分的摩尔比在3∶1到1∶1、优选地2∶1到1∶2、最优选地1.2∶1到1∶1.2范围内的产物。
水性铜电镀浴含有金属离子源、电解质和一或多种咪唑化合物与一或多种双环氧化物的反应产物。水性铜电镀浴还包括加速剂、抑制剂和任选地卤离子源。可自浴液电镀以形成铜柱的金属包括铜和铜/锡合金。优选地，铜金属经电镀。
适合的铜离子源为铜盐且包括(但不限于)：硫酸铜；卤化铜，如氯化铜；乙酸铜；硝酸铜；四氟硼酸铜；烷基磺酸铜；芳基磺酸铜；氨基磺酸铜；过氯酸铜和葡糖酸铜。示例性烷烃磺酸铜包括(C1-C6)烷烃磺酸铜，且更优选地为(C1-C3)烷烃磺酸铜。优选的烷烃磺酸铜为甲磺酸铜、乙磺酸铜和丙磺酸铜。示例性芳基磺酸铜包括(但不限于)苯磺酸铜和对甲苯磺酸铜。可使用铜离子源混合物。可以将除铜离子以外的金属离子的一或多种盐添加到本发明电镀浴。通常，铜盐的存在量足以提供30到60g/L镀覆溶液的铜离子的量。优选地，铜离子的量为40到50g/L。
适用于本发明的电解质可为碱性或酸性的。优选地，电解质为酸性的。优选地，电解质的pH≤2。适合的酸性电解质包括(但不限于)硫酸、乙酸、氟硼酸、烷磺酸(如甲磺酸、乙磺酸、丙磺酸和三氟甲磺酸)、芳基磺酸(如苯磺酸、对甲苯磺酸)、氨基磺酸、盐酸、氢溴酸、过氯酸、硝酸、铬酸和磷酸。酸的混合物可有利地用于本发明的金属镀覆浴中。优选的酸包括硫酸、甲磺酸、乙磺酸、丙磺酸、盐酸和其混合物。酸的存在量可在1到400g/L范围内。电解质一般可购自多种来源并且可无需进一步纯化即使用。
此类电解质可任选地含有卤离子源。通常使用氯离子和溴离子。示例性氯离子源包括氯化铜、氯化锡、氯化钠、氯化钾和盐酸。溴离子源的实例为溴化钠、溴化钾和溴化氢。广泛范围的卤离子浓度可用于本发明。通常，卤离子浓度在按镀覆浴计的0到100mg/L范围内。优选地，卤离子以50到80mg/L的量包含。此类卤离子源一般为可商购的并且可无需进一步纯化即使用。
水性铜电镀浴含有加速剂。任何加速剂(也称为增亮剂)均适用于本发明。所述加速剂为所属领域的技术人员所熟知。加速剂包括(但不限于)N，N-二甲基-二硫基氨基甲酸-(3-磺丙基)酯；3-巯基-丙基磺酸-(3-磺丙基)酯；3-巯基-丙基磺酸钠盐；碳酸二硫基-O-乙酯-S-酯与3-巯基-1-丙烷磺酸钾盐；双磺丙基二硫化物；双-(钠磺丙基)-二硫化物；3-(苯并噻唑基-S-硫基)丙基磺酸钠盐；吡啶端丙基磺基甜菜碱；1-钠-3-巯基丙烷-1-磺酸酯；N，N-二甲基-二硫基氨基甲酸-(3-磺乙基)酯；丙基磺酸3-巯基-乙基-(3-磺乙基)酯；3-巯基-乙基磺酸钠盐；碳酸-二硫基-O-乙酯-S-酯与3-巯基-1-乙烷磺酸钾盐；双磺乙基二硫化物；3-(苯并噻唑基-S-硫基)乙基磺酸钠盐；吡啶端乙基磺基甜菜碱；和1-钠-3-巯基乙烷-1-磺酸酯。加速剂可以多种量使用。一般来说，加速剂以在0.1ppm到1000ppm范围内的量使用。优选地，加速剂以1ppm到50ppm，更优选地5ppm到20ppm的量包含。
适合的抑制剂包括(但不限于)聚丙二醇共聚物和聚乙二醇共聚物，包括环氧乙烷-环氧丙烷(“EO/PO”)共聚物和丁醇-环氧乙烷-环氧丙烷共聚物。抑制剂的重量平均分子量可在800-15000，优选地1000-15,000范围内。当使用此类抑制剂时，其优选地以按组合物的重量计的0.5g/L到15g/L，且更优选地1g/L到5g/L的范围存在。
通常，反应产物的数量平均分子量(Mn)为200到100,000，通常为300到50,000，优选地为500到30,000，但可使用具有其它Mn值的反应产物。此类反应产物的重量平均分子量(Mw)值可在1000到50,000、通常5000到30,000范围内，但可使用其它Mw值。
用于镀覆光致抗蚀剂限定的特征(优选地铜柱)的铜电镀浴中所使用的反应产物的量以镀覆浴的总重量计可在0.25ppm到20ppm，优选地0.25ppm到10ppm，更优选地0.25ppm到5ppm范围内。
电镀浴可通过按任何次序组合组分制备。优选的是首先向浴液容器中添加无机组分，如金属离子源、水、电解质和任选的卤离子源，接着添加有机组分，如反应产物、加速剂、抑制剂和任何其它有机组分。
水性铜电镀浴可任选地含有常规调平剂，其限制条件为此类调平剂基本上并不损害铜特征的结构和功能。此类调平剂可包括Step等人的美国专利第6,610,192号、Wang等人的第7,128,822号、Hayashi等人的第7,374,652号和Hagiwara等人的第6,800,188号中公开的那些。然而，优选的是从浴液排除此类调平剂。
通常，镀覆浴可在10到65℃或更高的任何温度下使用。优选地，镀覆组合物的温度为15到50℃并且更优选地20到40℃。
一般来说，在使用期间搅动铜电镀浴。可使用任何适合的搅动方法并且此类方法在所属领域中为众所周知的。适合的搅动方法包括(但不限于)空气喷射、工作件搅动和冲击。
通常，通过使衬底与镀覆浴接触来电镀衬底。衬底通常充当阴极。镀覆浴含有阳极，其可为可溶的或不溶的。向电极施加电势。电流密度可在0.25ASD到40ASD范围内，优选地为1ASD到20ASD，更优选地为4ASD到18ASD。
尽管本发明的方法可用于电镀光致抗蚀剂限定的特征，如柱、接合垫和线空间特征，但所述方法在镀覆作为本发明的优选特征的铜柱的情形下描述。通常，铜柱可通过首先在如半导体芯片或晶粒的衬底上沉积导电晶种层来形成。衬底接着用光致抗蚀剂材料涂布且成像，以使光致抗蚀剂层选择性暴露于如UV辐射的辐射。光致抗蚀剂层可通过所属领域中已知的常规方法施加到半导体芯片表面。光致抗蚀剂层的厚度可视特征的高度而变化。通常，厚度在1μm到250μm范围内。将经图案化掩模施加到光致抗蚀剂层的表面。光致抗蚀剂层可为正性或负性作用光致抗蚀剂。当光致抗蚀剂为正性作用时，暴露于辐射的光致抗蚀剂部分用如碱性显影剂的显影剂去除。多个孔的图案形成于表面上，其一直向下到达衬底或晶粒上的晶种层。柱的间距可在20μm到400μm范围内。优选地，间距可在40μm到250μm范围内。孔的直径可视特征的直径而变化。孔的直径可在2μm到200μm范围内，通常为10μm到75μm。整个结构可接着置于含有本发明的反应产物中的一或多者的铜电镀浴中。进行电镀以用具有基本上平坦的顶部的铜柱填充每一孔的至少一部分。电镀为垂直填充且无水平或超填充。具有铜柱的整个结构接着转移到含有焊料(如锡焊料或锡合金焊料，如锡/银或锡/铅合金)的浴液中，且将焊料凸块电镀在每一铜柱的基本上平坦的表面上以填充孔部分。其余光致抗蚀剂通过所属领域中已知的常规方法去除，在晶粒上留下具有焊接凸点的铜柱阵列。经由所属领域中众所周知的蚀刻方法去除不由柱覆盖的其余晶种层。具有焊接凸点的铜柱经置放以与衬底(如印刷电路板、另一晶片或晶粒或插入件，其可由有机层合物、硅或玻璃制成)的金属触点接触。焊接凸点通过所属领域中已知的常规方法加热，以回焊焊料且将铜柱连接到衬底的金属触点上。可使用用于回焊焊接凸点的常规回焊方法。回焊炉的实例为来自Sikiama International，Inc的FALCON 8500工具，其包括5个加热区和2个冷却区。回焊循环可在1-5个范围内。铜柱以物理方式且以电气方式接触衬底的金属触点。接着可注射底胶材料以填充晶粒、柱与衬底之间的空间。可使用所属领域中众所周知的常规底胶。
图1为具有圆柱形形态的本发明的铜柱的SEM，其具有基底和用于电镀焊接凸点的基本上平坦的顶部。在回焊期间，将焊料熔融以获得平滑表面。如果柱在回焊期间过于隆起，那么焊料可能熔融且自柱的侧边流走，且在柱的顶部上无足够焊料用于后续接合步骤。如果柱过于中凹，如图2中所示，那么用于电镀柱的自铜浴留下的材料可滞留在中凹的顶部中且污染焊料浴，由此缩短焊料浴的寿命。
为了在电镀所述柱期间提供铜柱与半导体晶粒之间的金属接点和粘合，通常由如钛、钛-钨或铬的材料组成的凸起下金属化物层沉积在晶粒上。或者，金属晶种层(如铜晶种层)可沉积在半导体晶粒上以提供铜柱与半导体晶粒之间的金属接点。在自晶粒去除感光层之后，去除凸起下金属化物层或晶种层的所有部分，除了在柱下面的部分。可使用所属领域中已知的常规方法。
尽管铜柱的高度可变化，通常其在1μm到200μm，优选地5μm到50μm，更优选地15μm到50μm的高度范围内。铜柱的直径也可变化。通常，铜柱的直径为2μm到200μm，优选地为10μm到75μm，更优选地为20μm到25μm。
所述铜电镀方法和浴液提供具有基本上均匀形态且基本上不含结节的铜光致抗蚀剂限定的特征。所述铜柱和接合垫具有基本上平坦的轮廓。所述铜电镀浴和方法能够实现平均TIR％以实现所期望的形态以及平均TIR％与WID％之间的平衡。
以下实例意图进一步说明本发明但并不意图限制其范围。
实例1
将甘油二缩水甘油醚(94.5mmol)和1H-咪唑(150mmol)在室温下添加到置于加热浴中的圆底反应烧瓶中。接着将20mL去离子水添加到烧瓶。加热浴的温度设定为98℃。反应混合物经加热5小时且再在室温下保持搅拌8小时。反应产物(反应产物1)不经纯化即使用。来自1H-咪唑的部分的摩尔比与环氧化合物的摩尔比为100∶63。
实例2
向装备有冷凝器和温度计的125mL圆底三颈烧瓶中添加150mmol 1H-咪唑和20mL去离子水。将混合物加热到80℃，随后逐滴添加150mmol甘油二缩水甘油醚。使用设定为85℃的油浴将所得混合物加热约4小时，并且接着在室温下再搅拌4小时。反应产物用水稀释，转移到储存容器中且不经进一步纯化即使用。来自1H-咪唑的部分的摩尔比与醚部分的摩尔比为1∶1。
实例3
将甘油二缩水甘油醚(63mmol)和2，5-二甲基-1H-咪唑(100mmol)在室温下添加到置于加热浴中的圆底反应烧瓶中。接着将20mL去离子水添加到烧瓶。加热浴的温度设定为98℃。反应混合物经加热4小时且再在室温下保持搅拌8小时。反应产物(反应产物3)不经纯化即使用。来自1H-咪唑的部分的摩尔比与醚部分的摩尔比为100∶63。
实例4
水性酸铜电镀浴通过将来自五水合硫酸铜的40g/L铜离子、140g/L硫酸、50ppm氯离子、5ppm加速剂和2g/L抑制剂组合来制备。加速剂为双(钠-磺丙基)二硫化物。抑制剂为具有约1,000的重量平均分子量和末端羟基的EO/PO共聚物。电镀浴还含有1ppm来自实例1的反应产物1。浴液的pH小于1。
将具有50μm厚图案化光致抗蚀剂且具有多个孔的300mm硅晶片区段(可购自IMAT，Inc.，Vancouver，WA)浸没在铜电镀浴中。阳极为可溶铜电极。将晶片和阳极连接到整流器，且将铜柱电镀在孔底部处的暴露晶种层上。在镀覆期间的电流密度为9ASD，且铜电镀浴的温度在25℃下。在电镀之后，剩余光致抗蚀剂接着用可从陶氏化学公司(the Dow ChemicalCompany)购得的BPR碱性光剥离剂溶液剥离，在晶片上留下铜柱阵列。接着分析铜柱的形态。柱的高度和TIR使用光学白光LEICA DCM 3D显微镜测量。TIR％由以下方程式测定：
TIR％＝[高度中心-高度边缘]/高度max和
TIR＝高度中心-高度边缘
还测定八个柱的平均TIR％，如表中所示。
表1
柱编号 间距(μm) 柱高度max(μm) 柱TIR(μm) TIR％
1 100 34.6 2.6 7.5
2 100 32.2 3.0 9.3
3 100 31.4 3.0 9.5
4 100 31.7 3.2 10
5 100 34.8 2.9 8.3
6 250 36.5 2.1 5.8
7 250 35.0 1.8 5.1
8 250 33.3 2.1 6.3
Avg. ------------ 33.7 2.6 7.7％
使用以下方程式测定柱阵列的WID％：
WID％＝1/2×[(高度max-高度min)/高度avg]×100
WID％为7.5％且平均TIR％为7.7％。柱表面均呈现出平滑且不含结节。包括反应产物1的铜电镀浴镀覆极良好铜柱。图1为晶种层上镀覆的柱中的一个的300×AMRAY SEM图像。表面形态平滑且柱具有基本上平坦的表面。
实例5
重复实例4的方法，除了反应产物为来自实例2的反应产物2。硅晶片区段、铜电镀浴和镀覆条件为相同的。反应产物2以1ppm的量包括于浴液中。在镀覆完成之后，光致抗蚀剂用碱性剥离溶液自晶片剥离，留下铜柱阵列。接着分析八根铜柱的形态。
表2
柱编号 间距(μm) 柱高度max(μm) 柱TIR(μm) TIR％
1 100 32.2 1.8 5.6
2 100 29.4 1.7 5.8
3 100 29.5 1.6 5.4
4 100 29.9 1.4 4.7
5 100 31.4 1.4 4.5
6 250 32.7 1.9 5.8
7 250 32.5 1.7 5.2
8 250 32.0 1.5 4.7
Avg. ------------ 32.2 1.6 5.2％
所有柱为平滑的。WID％测定为5.2％且平均TIR％测定为5.2％。柱的顶部为基本上平坦的且不可见结节。总体上，铜柱具有与图1所示基本上相同的形态。柱的质量极好。
实例6
具有50μm厚图案化光致抗蚀剂和多个孔的300mm硅晶片区段(购自IMAT，Inc.，Vancouver，WA)浸没在以上实例4的铜电镀浴中，除了反应产物2的反应产物浓度为1ppm。阳极为可溶铜电极。将晶片和阳极连接到整流器，且将铜柱电镀在孔底部处的暴露晶种层上。在镀覆期间的电流密度为9ASD，且铜电镀浴的温度在室温下。
在晶片用铜柱镀覆之后，铜柱的顶部接着用锡/银焊料使用SOLDERONTM BP TS6000锡/银电镀溶液(可从Midland，MI的陶氏化学公司购得)电镀。焊料电镀到光致抗蚀剂在每一孔中的程度。光致抗蚀剂接着使用碱性剥离剂剥离。硅晶片接着使用来自SikamaInternational，Inc.的具有5个加热区和2个冷却区的Falcon 8500工具回焊，使用140/190/230/230/260℃的温度，停留时间为30秒，且传送带速率为100厘米/分钟，且氮气流动速率为40立方英尺/小时(大约1.13立方米/小时)。ALPA 100-40焊剂(CooksonElectronics，Jersey City，N.J.，U.S.A)为回焊中使用的焊剂。进行一个回焊循环。在回焊之后，八个柱使用FIB-SEM取截面，且检查铜柱与焊料之间的界面的空隙。不存在可观测的空隙，因此焊料与铜柱之间存在良好粘合。
实例7
重复实例4的方法，除了反应产物为来自实例3的反应产物3。硅晶片区段、铜电镀浴和镀覆条件为相同的。反应产物3以1ppm的量包括于浴液中。在镀覆完成之后，光致抗蚀剂用碱性剥离溶液自晶片剥离，留下铜柱阵列。接着分析八根铜柱的形态。
表3
柱编号 间距(μm) 柱高度max(μm) 柱TIR(μm) TIR％
1 100 39.4 2.2 5.6
2 100 32.9 2.6 7.9
3 100 31.3 2.5 8.0
4 100 31.0 2.2 7.1
5 100 32.6 2.2 6.7
6 250 34.0 2.3 6.8
7 250 36.1 1.9 5.3
8 250 36.9 1.9 5.1
Avg. ------------ 33.3 2.2 6.6％
所有柱为平滑的。WID％测定为12.3％且平均TIR％测定为6.6％。尽管WID％高于反应产物1和2的WID％，柱的顶部为基本上平坦的且不可见结节。总体上，铜柱具有极好形态。
实例8
具有50μm厚图案化光致抗蚀剂和多个孔的300mm硅晶片区段(购自IMAT，Inc.，Vancouver，WA)浸没在以上实例4的铜电镀浴中，除了反应产物3的反应产物浓度为1ppm。阳极为可溶铜电极。将晶片和阳极连接到整流器，且将铜柱电镀在通孔底部处的暴露晶种层上。在镀覆期间的电流密度为9ASD，且铜电镀浴的温度在室温下。
在晶片用铜柱镀覆之后，铜柱的顶部接着用锡/银焊料使用SOLDERONTM BP TS6000锡/银电镀溶液(可从Midland，MI的陶氏化学公司购得)电镀。焊料电镀到光致抗蚀剂在每一孔中的程度。光致抗蚀剂接着使用碱性剥离剂剥离。硅晶片接着使用来自SikamaInternational，Inc.的具有5个加热区和2个冷却区的FALCON 8500工具回焊，使用140/190/230/230/260℃的温度，停留时间为30秒，且传送带速率为100厘米/分钟，且氮气流动速率为40立方英尺/小时(大约1.13立方米/小时)。ALPA 100-40焊剂(CooksonElectronics，Jersey City，N.J.，U.S.A)为回焊中使用的焊剂。进行一个回焊循环。在回焊之后，八个柱使用FIB-SEM取截面，且检查铜柱与焊料之间的界面的空隙。不存在可观测的空隙，因此焊料与铜柱之间存在良好粘合。
实例10(比较)
在装备有冷凝器和温度计的125mL圆底三颈烧瓶中，将90mmol 2-甲基喹啉-4-胺、10mmol 2-(2-氨基乙基)吡啶添加到20mL去离子水和5ml 50％硫酸的混合物中。将混合物加热到80℃，随后逐滴添加100mmol 1，4-丁二醇二缩水甘油醚。使用设定为95℃的油浴将所得混合物加热约4小时，并且接着在室温下再搅拌8小时。反应产物(反应产物4-比较)使用酸化水稀释且不经进一步纯化即使用。
实例11(比较)
用相同铜电镀浴、晶片和镀覆参数重复实例4中描述的方法，除了反应产物4-比较经反应产物1取代。反应产物4-比较以1ppm的量包括于铜电镀浴中。在晶片用柱镀覆之后，光致抗蚀剂经剥离，在硅晶片上留下铜柱阵列。柱呈现为粗糙的且许多具有“陷穴”中心，如图2所示。不计算WID％和平均TIR％。柱极具缺陷性，因此表面轮廓仪不能够精确地对其进行读取。

Claims (9)

1.一种电镀光致抗蚀剂限定的特征的方法，其包含：
a)提供包含光致抗蚀剂层的衬底，其中所述光致抗蚀剂层包含多个孔；
b)提供铜电镀浴，所述铜电镀浴包含一或多种咪唑化合物和一或多种双环氧化物的一或多种反应产物；电解质；一或多种加速剂；以及一或多种抑制剂；
c)将包含具有所述多个孔的所述光致抗蚀剂层的所述衬底浸没在所述铜电镀浴中；以及
d)在所述多个孔中电镀多个铜光致抗蚀剂限定的特征，所述多个光致抗蚀剂限定的特征包含5％到8％的平均TIR％。
2.根据权利要求1所述的方法，其中所述多个光致抗蚀剂限定的特征的WID％为5％到12％。
3.根据权利要求1所述的方法，其中所述一或多种咪唑化合物具有下式：
其中R1、R2和R3独立地选自氢、直链或分支链(C1-C10)烷基、羟基、直链或分支链烷氧基、直链或分支链羟基(C1-C10)烷基、直链或分支链烷氧基(C1-C10)烷基、直链或分支链羧基(C1-C10)烷基、直链或分支链氨基(C1-C10)烷基和经取代或未经取代的苯基。
4.根据权利要求3所述的方法，其中R1、R2和R3独立地选自氢和(C1-C3)烷基。
5.根据权利要求1所述的方法，其中所述一或多种双环氧化物化合物具有下式：
其中R4和R5独立地选自氢和(C1-C4)烷基；R6和R7独立地选自氢、甲基和羟基；m＝1-6且n＝1-20。
6.根据权利要求1所述的方法，其中所述反应产物的量为0.25ppm到20ppm。
7.根据权利要求1所述的方法，其中电镀在0.25ASD到40ASD的电流密度下进行。
8.根据权利要求1所述的方法，其中所述一或多个铜光致抗蚀剂限定的特征为柱、接合垫或线空间特征。
9.一种光致抗蚀剂限定的特征在衬底上的阵列，其包含5％到8％的平均TIR％和5％到12％的WID％。
CN201610621009.3A 2015-08-06 2016-08-01 自含有咪唑和双环氧化物化合物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法 Active CN106435663B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562201881P 2015-08-06 2015-08-06
US62/201881 2015-08-06

Publications (2)

Publication Number Publication Date
CN106435663A true CN106435663A (zh) 2017-02-22
CN106435663B CN106435663B (zh) 2019-03-26

Family

ID=56567495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610621009.3A Active CN106435663B (zh) 2015-08-06 2016-08-01 自含有咪唑和双环氧化物化合物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法

Country Status (6)

Country Link
US (1) US10100421B2 (zh)
EP (1) EP3128042B1 (zh)
JP (1) JP6275212B2 (zh)
KR (1) KR101779403B1 (zh)
CN (1) CN106435663B (zh)
TW (1) TWI600803B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109750333A (zh) * 2017-11-08 2019-05-14 罗门哈斯电子材料有限责任公司 电镀铜
TWI670398B (zh) * 2017-07-10 2019-09-01 Rohm And Haas Electronic Materials Llc 具有陽離子聚合物的鎳電鍍組合物及電鍍鎳的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10508349B2 (en) * 2016-06-27 2019-12-17 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyrazole compounds and bisepoxides
TWI762731B (zh) * 2017-11-08 2022-05-01 美商羅門哈斯電子材料有限公司 銅電鍍組合物及在基板上電鍍銅之方法
TWI703148B (zh) * 2017-11-08 2020-09-01 美商羅門哈斯電子材料有限公司 銅電鍍組合物及在基板上電鍍銅之方法
US20190259722A1 (en) * 2018-02-21 2019-08-22 Rohm And Haas Electronic Materials Llc Copper pillars having improved integrity and methods of making the same
US20240132453A1 (en) 2021-02-15 2024-04-25 Adeka Corporation Additive for electroplating solution, electroplating solution, electroplating method, and method of producing metal layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120043654A1 (en) * 2010-08-19 2012-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
CN102939339A (zh) * 2010-06-01 2013-02-20 巴斯夫欧洲公司 包含流平试剂的金属电镀用组合物

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6610192B1 (en) 2000-11-02 2003-08-26 Shipley Company, L.L.C. Copper electroplating
WO2002090623A1 (fr) 2001-05-09 2002-11-14 Ebara-Udylite Co., Ltd. Bain galvanoplastique et procede pour substrat de galvanoplastie faisant appel audit bain
US7128822B2 (en) 2003-06-04 2006-10-31 Shipley Company, L.L.C. Leveler compounds
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US7462942B2 (en) 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
TW200613586A (en) 2004-07-22 2006-05-01 Rohm & Haas Elect Mat Leveler compounds
EP1741804B1 (en) 2005-07-08 2016-04-27 Rohm and Haas Electronic Materials, L.L.C. Electrolytic copper plating method
US7829380B2 (en) 2006-10-31 2010-11-09 Qimonda Ag Solder pillar bumping and a method of making the same
EP2199315B1 (en) 2008-12-19 2013-12-11 Basf Se Composition for metal electroplating comprising leveling agent
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US8592995B2 (en) 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
JP5471276B2 (ja) 2009-10-15 2014-04-16 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法
EP3848417A1 (en) 2009-11-27 2021-07-14 Basf Se Composition for copper electroplating comprising leveling agent
US8268157B2 (en) * 2010-03-15 2012-09-18 Rohm And Haas Electronic Materials Llc Plating bath and method
US20110220512A1 (en) 2010-03-15 2011-09-15 Rohm And Haas Electronic Materials Llc Plating bath and method
KR101780085B1 (ko) 2010-03-18 2017-09-20 바스프 에스이 레벨링제를 포함하는 금속 전기도금용 조성물
US8669137B2 (en) 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
US8454815B2 (en) 2011-10-24 2013-06-04 Rohm And Haas Electronics Materials Llc Plating bath and method
TWI637467B (zh) 2012-05-24 2018-10-01 欣興電子股份有限公司 中介基材及其製作方法
US10204876B2 (en) 2013-03-07 2019-02-12 Maxim Integrated Products, Inc. Pad defined contact for wafer level package
US9598787B2 (en) 2013-03-14 2017-03-21 Rohm And Haas Electronic Materials Llc Method of filling through-holes
US8957524B2 (en) 2013-03-15 2015-02-17 Globalfoundries Inc. Pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102939339A (zh) * 2010-06-01 2013-02-20 巴斯夫欧洲公司 包含流平试剂的金属电镀用组合物
US20120043654A1 (en) * 2010-08-19 2012-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HOU-JUN HSU ET AL.: "A Novel High Coplanarity Lead Free Copper Pillar Bump Fabrication Process", 《PROCEEDINGS OF THE 2009 IEEE INTERNATION》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670398B (zh) * 2017-07-10 2019-09-01 Rohm And Haas Electronic Materials Llc 具有陽離子聚合物的鎳電鍍組合物及電鍍鎳的方法
CN109750333A (zh) * 2017-11-08 2019-05-14 罗门哈斯电子材料有限责任公司 电镀铜

Also Published As

Publication number Publication date
JP6275212B2 (ja) 2018-02-07
EP3128042A1 (en) 2017-02-08
TWI600803B (zh) 2017-10-01
KR20170017737A (ko) 2017-02-15
KR101779403B1 (ko) 2017-09-18
US20170037526A1 (en) 2017-02-09
JP2017036500A (ja) 2017-02-16
CN106435663B (zh) 2019-03-26
US10100421B2 (en) 2018-10-16
EP3128042B1 (en) 2019-01-02
TW201715086A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
CN106435663B (zh) 自含有咪唑和双环氧化物化合物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法
CN106435662B (zh) 自含有咪唑化合物、双环氧化物和卤基苄基化合物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法
CN106435661B (zh) 自含有α氨基酸和双环氧化物的反应产物的铜电镀浴电镀光致抗蚀剂限定的特征的方法
CN106435660B (zh) 自铜电镀覆浴液电镀覆光致抗蚀剂限定的特征的方法
CN107236975B (zh) 能够电镀大尺寸化经光致抗蚀剂限定的特征的铜电镀浴和电镀方法
CN109750332B (zh) 铜电镀组合物和在衬底上电镀铜的方法
CN107541757B (zh) 自含有吡唑化合物和双环氧化物的反应产物的铜电镀浴液电镀光致抗蚀剂限定的特征的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant