JP6275212B2 - イミダゾールとビスエポキシド化合物との反応生成物を含有する電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法 - Google Patents

イミダゾールとビスエポキシド化合物との反応生成物を含有する電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法 Download PDF

Info

Publication number
JP6275212B2
JP6275212B2 JP2016150475A JP2016150475A JP6275212B2 JP 6275212 B2 JP6275212 B2 JP 6275212B2 JP 2016150475 A JP2016150475 A JP 2016150475A JP 2016150475 A JP2016150475 A JP 2016150475A JP 6275212 B2 JP6275212 B2 JP 6275212B2
Authority
JP
Japan
Prior art keywords
height
copper
feature
substrate
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016150475A
Other languages
English (en)
Other versions
JP2017036500A5 (ja
JP2017036500A (ja
Inventor
マシュー・ソーセス
ズーラ・ニアジンベトワ
イー・チン
ジュリア・ウォーティンク
ジョアンナ・ディジウィゼック
エリック・レディングトン
マーク・ルフェーブル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of JP2017036500A publication Critical patent/JP2017036500A/ja
Publication of JP2017036500A5 publication Critical patent/JP2017036500A5/ja
Application granted granted Critical
Publication of JP6275212B2 publication Critical patent/JP6275212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07DHETEROCYCLIC COMPOUNDS
    • C07D233/00Heterocyclic compounds containing 1,3-diazole or hydrogenated 1,3-diazole rings, not condensed with other rings
    • C07D233/54Heterocyclic compounds containing 1,3-diazole or hydrogenated 1,3-diazole rings, not condensed with other rings having two double bonds between ring members or between ring members and non-ring members
    • C07D233/56Heterocyclic compounds containing 1,3-diazole or hydrogenated 1,3-diazole rings, not condensed with other rings having two double bonds between ring members or between ring members and non-ring members with only hydrogen atoms or radicals containing only hydrogen and carbon atoms, attached to ring carbon atoms
    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07DHETEROCYCLIC COMPOUNDS
    • C07D303/00Compounds containing three-membered rings having one oxygen atom as the only ring hetero atom
    • C07D303/02Compounds containing oxirane rings
    • C07D303/04Compounds containing oxirane rings containing only hydrogen and carbon atoms in addition to the ring oxygen atoms
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • G03F7/405Treatment with inorganic or organometallic reagents after imagewise removal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本発明は、イミダゾールとビスエポキシド化合物との反応生成物を含む電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法を対象とする。より具体的には、本発明は、フォトレジスト画定フィーチャが実質的に均一な表面形態を有する、イミダゾールとビスエポキシド化合物との反応生成物を含む電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法を対象とする。
フォトレジスト画定フィーチャは、集積回路チップ及びプリント回路板用の銅ピラー及び再配線層の配線、例えば、ボンドパッド及びラインスペースフィーチャ等を含む。フィーチャは、パッケージング技術においてしばしばダイと称される半導体ウエハチップ、またはエポキシ/ガラスプリント回路板等の基板にフォトレジストが塗布されるリソグラフィーのプロセスによって形成される。概して、フォトレジストが基板の表面に塗布され、パターンを有するマスクがフォトレジストに適用される。マスクを有する基板が、紫外線等の放射線に露光される。典型的には、放射線に露光されたフォトレジストの部分は、現像により取り除かれるかまたは除去され、基板の表面が露出される。マスクの特定のパターンに依存して、回路線または開口部の輪郭が形成され得、露出されなかったフォトレジストが基板上に残り、回路線パターンまたは開口部の壁を形成する。基板の表面は、金属シード層または他の導電性材料または基板の表面を導電性にすることができる金属合金材料を含む。パターン化されたフォトレジストを有する基板は、次いで、金属電気めっき浴、典型的には電気銅めっき浴に浸漬され、金属が回路線パターンまたは開口部に電気めっきされ、ピラー、ボンドパッド、または回路線、すなわち、ラインスペースフィーチャ等のフィーチャが形成される。電気めっきが完了すると、剥離液によってフォトレジストの残りが基板から剥離され、フォトレジスト画定フィーチャを有する基板がさらに処理される。
銅ピラー等のピラーは、典型的には、ピラーがめっきされる半導体チップと基板との間の接着及び電気伝導を可能にするように頂上がはんだで覆われる。そのような構成は、高度なパッケージング技術に見られる。頂上がはんだで覆われた銅ピラーのアーキテクチャは、はんだバンピング単独と比較して改善された入出力(I/O)密度に起因して、高度なパッケージング用途において急成長している分野である。リフロー不可能な銅ピラー及びリフロー可能なはんだキャップの構造を有する銅ピラーバンプは、以下の利点を有する:(1)銅が低い電気抵抗及び高い電流密度性能を有する、(2)銅の熱伝導率がはんだバンプの熱伝導率の3倍以上を提供する、(3)信頼性の問題を引き起こし得る従来のBGA CTE(熱膨張のボールグリッドアレイ係数)ミスマッチの問題を改善することができる、及び(4)リフロー中に銅ピラーが崩壊しないため、絶縁体の高さを妥協することなく非常に細かいピッチを可能にする。
全ての銅ピラーバンプ製造プロセスの中で、電気めっきは、圧倒的に最も商業的に実現可能なプロセスである。コスト及びプロセス条件が考慮される実際の工業生産において、電気めっきは、大量生産性を提供し、銅ピラーの形成後に銅ピラーの表面形態を変化させるための研磨または腐食プロセスが存在しない。したがって、電気めっきによって平滑な表面形態を得ることが特に重要である。銅ピラーを電気めっきするための理想的な電気銅めっきの化学は、優れた均一性の析出物、平坦なピラー形状、及びはんだによるリフロー後にボイドフリーの金属間界面をもたらし、全体を通して高いウエハを可能にするように高い析出速度でめっきすることが可能である。しかしながら、1つの属性における改善は、通常、別の属性の犠牲を伴うため、そのようなめっきの化学の開発は産業にとっての挑戦である。銅ピラーに基づく構造は、スマートフォン及びPC等の消費者製品において使用するために種々の製造業者によって既に用いられている。ウエハレベル工程(WLP)が進化し続け、銅ピラー技術の使用を導入するのであれば、信頼性のある銅ピラー構造を生成することができる高度な能力を有する銅めっき浴の需要が増加するであろう。
再配線層の配線の金属電気めっきも、形態に関する同様の問題に直面している。ボンドパッド及びラインスペースフィーチャの形態における欠陥も、高度なパッケージング物品の性能を損なわせる。したがって、フィーチャが実質的に均一な表面形態を有する銅/フォトレジスト画定フィーチャを提供する電気銅めっきの方法の必要性が存在する。
フォトレジスト画定フィーチャを電気めっきする方法であって、a)フォトレジストの層を備える基板を提供することであって、フォトレジストの層は複数の開口部を含む、提供することと、b)1つ以上のイミダゾール化合物と1つ以上のビスエポキシドとの1つ以上の反応生成物、電解質、1つ以上の促進剤、及び1つ以上の抑制剤を含む電気銅めっき浴を提供することと、c)複数の開口部を有するフォトレジストの層を含む基板を電気銅めっき浴に浸漬することと、d)複数の銅/フォトレジスト画定フィーチャを複数の開口部に電気めっきすることと、を含み、複数のフォトレジスト画定フィーチャは、5%〜8%の平均%TIRを含む、方法。
電気銅めっき浴は、1つ以上のイミダゾール化合物と1つ以上のビスエポキシドとの反応生成物、電解質、1つ以上の銅イオンの源、1つ以上の促進剤、及び1つ以上の抑制剤を、5%〜8%の平均%TIRを有する銅/フォトレジスト画定フィーチャを電気めっきするのに十分な量で含む。
本発明はまた、5%〜8%の平均%TIR及び5%〜12%の%WIDを有する基板上のフォトレジスト画定フィーチャのアレイも対象とする。
電気銅めっきの方法及び浴は、実質的に均一な形態を有し、また実質的にノジュールが存在しない、銅/フォトレジスト画定フィーチャを提供する。銅ピラー及びボンドパッドは、実質的に平坦なプロファイルを有する。電気銅めっき浴及び方法は、所望の形態を達成するための平均%TIRを可能にする。
1H−イミダゾールとグリセロールジグリシジルエーテルとの反応生成物を含有する電気銅めっき浴から電気めっきされた銅ピラーの300倍のSEMである。 2−メチルキノリン−4−アミン、2−(2−アミノエチル)ピリジン、及び1,4−ブタンジオールジグリシジルエーテルの反応生成物である従来のレベラー化合物を含有する電気銅めっき浴から電気めっきされた銅ピラーの300倍のSEMである。
本明細書を通して使用される場合、文脈上明確に別途示されない限り、以下の略語は以下の意味を有するものとする:A=アンペア;A/dm=アンペア/平方デシメートル=ASD;℃=セ氏温度;UV=紫外線放射;g=グラム;ppm=100万分率=mg/L;L=リットル、μm=ミクロン=マイクロメートル;mm=ミリメートル;cm=センチメートル;DI=脱イオン化;mL=ミリリットル;mmol=ミリモル;Mw=重量平均分子量;Mn=数平均分子量;SEM=走査型電子顕微鏡;FIB=集束イオンビーム;WID=ダイ内;TIR=全振れ量=軸偏心量=読みの最大差=FIM;及びRDL=再配線層。
本明細書を通して使用される場合、「めっき」という用語は金属電気めっきを指す。「析出」及び「めっき」は、本明細書を通して同義に使用される。「促進剤」は、電気めっき浴のめっき速度を増大させる有機添加剤を指す。「抑制剤」は、電気めっき中に金属のめっき速度を抑制する有機添加剤を指す。「アレイ」という用語は、順序付けられた構成を意味する。「部分」という用語は、官能基全体または官能基の一部のいずれかを基礎構造として含み得る分子またはポリマーの一部を意味する。「部分」及び「基」という用語は、本明細書を通して同義に使用される。「開口部」という用語は、開放、穴、または間隙を意味する。「形態」という用語は、物品の形、形状、及び構造を意味する。「全振れ量」または「軸偏心量」という用語は、最大測定値と最小測定値との差であり、すなわち、他の円筒状のフィーチャまたは同様の状態との平坦度、真円度(円形度)、円筒度、同心度からの偏差の量を示す、ある部分の平面状、円筒状、または曲線状の表面上の指示器の読み取り値である。「形状測定法」という用語は、物体の測定及びプロファイリングにおける技術の使用、または三次元物体の表面測定を行うためのレーザーもしくはコンピュータ生成白色光画像の使用を意味する。「ピッチ」という用語は、基板上でフィーチャが互いから位置する頻度を意味する。「正規化する」という用語は、%TIRとしての割合等のサイズ変数に対する値に到達するために縮尺変更することを意味する。「平均」という用語は、パラメータの中心となるまたは典型的な値を表す数を意味する。「パラメータ」という用語は、システムを定義するかまたはその動作の条件を設定するセットのうちの1つを形成する、数因子または他の測定可能な因子を意味する。冠詞「a」及び「an」は、単数形及び複数形を指す。
全ての数の範囲は、そのような数の範囲が合計で100%となることを余儀なくされることが明らかである場合を除いて、包括的であり、また任意の順序で組み合わせ可能である。
本発明の銅/フォトレジスト画定フィーチャを電気めっきするための方法及び浴は、フィーチャが、実質的に平滑で、ノジュールが存在せず、ピラー、ボンドパッド、及びラインスペースフィーチャに関して、実質的に平坦なプロファイルを有する形態を有するように、フォトレジスト画定フィーチャのアレイが平均%TIRを有することを可能にする。本発明のフォトレジスト画定フィーチャは、基板上に残ったフォトレジストで電気めっきされ、基板の平面を超えて延在する。これは、典型的には、基板の平面を超えて延在するが、基板内に嵌め込まれたフィーチャを画定するためにフォトレジストを使用しない、デュアルダマシン及びプリント回路板のめっきとは対照的である。フォトレジスト画定フィーチャとダマシン及びプリント回路板のフィーチャとの重要な違いは、ダマシン及びプリント回路板に関して、側壁を含むめっき表面が全て導電性であるということである。デュアルダマシン及びプリント回路板のめっき浴は、ボトムアップフィリングまたはコンフォーマルフィリングを提供する配合を有し、フィーチャの底部が、フィーチャの上部よりも迅速にめっきされる。フォトレジスト画定フィーチャにおいて、側壁は非導電性フォトレジストであり、めっきは導電性のシード層を有するフィーチャの底部でのみ生じ、どこで析出しようともコンフォーマルなまたは同じめっき速度で進行する。
本発明は、実質的に、環状形態を有する銅ピラーを電気めっきする方法に関して記載されるが、本発明は、ボンドパッド及びラインスペースフィーチャ等の他のフォトレジスト画定フィーチャにも適用される。概して、フィーチャの形状は、円形または円筒状に加えて、例えば、楕円形、八角形、及び長方形であり得る。本発明の方法は、好ましくは銅の円筒状ピラーを電気めっきするためのものである。
電気銅めっき法は、5%〜8%、好ましくは5%〜7%の平均%TIRを有する、銅ピラー等の銅/フォトレジスト画定フィーチャのアレイを提供する。
概して、基板上のフォトレジスト画定フィーチャのアレイの平均%TIRは、単一基板上のフィーチャのアレイから個々のフィーチャの%TIRを決定し、それらを平均化することを含む。典型的には、平均%TIRは、基板上の低密度またはより大きなピッチの領域の個々のフィーチャの%TIR、及び高密度またはより小さなピッチの領域の個々のフィーチャの%TIRを決定し、その値を平均化することによって決定される。様々な個々のフィーチャの%TIRを測定することによって、平均%TIRは、基板全体の代表値となる。
%TIRは、以下の方程式によって決定され得、
%TIR=[高さcenter−高さedge]/高さmax×100、
式中、高さcenterは、その中心軸に沿って測定されるピラーの高さであり、高さedgeは、エッジ上の最も高い点でそのエッジに沿って測定されるピラーの高さである。高さmaxは、ピラーの底部からその上部の最も高い点までの高さである。高さmaxは、正規化因子である。
個々のフィーチャのTIRは、以下の方程式によって決定され得、
TIR=高さcenter−高さedge
式中、高さcenter及び高さedgeは、上で定義した通りである。
さらに、電気銅めっきの方法及び浴は、5%〜12%、好ましくは5%〜8%の%WIDを有する銅/フォトレジスト画定フィーチャのアレイを提供し得る。%WIDまたはダイ内%は、以下の方程式によって決定され得、
%WID=1/2×[(高さmax−高さmin)/高さavg]×100
式中、高さmaxは、ピラーの最も高い部分で測定される、基板上に電気めっきされたピラーのアレイの最も高いピラーの高さである。高さminは、ピラーの最も高い部分で測定される、基板上に電気めっきされたピラーのアレイの最も短いピラーの高さである。高さavgは、基板上に電気めっきされた全てのピラーの平均高さである。
最も好ましくは、本発明の方法は、平均%TIRが5%〜8%の範囲であり、%WIDが5%〜12%の範囲であり、好ましい範囲は上で開示した通りであるように、平均%TIRと%WIDとの間に均衡が存在する基板上のフォトレジスト画定フィーチャのアレイを提供する。
TIR、%TIR、及び%WIDを決定するためのピラーのパラメータは、白色光LEICA DCM 3Dまたは同様の装置を用いる等、光学的形状測定法を使用して測定され得る。ピラー高さ及びピッチ等のパラメータは、そのようなデバイスを使用して測定され得る。
概して、電気銅めっき浴から電気めっきされた銅ピラーは、3:1〜1:1、または2:1〜1:1等のアスペクト比を有し得る。RDL型構造は、1:20(高さ:幅)の大きさのアスペクト比を有し得る。
好ましくは、イミダゾール化合物は、以下の一般式
(式中、R、R、及びR水素、直鎖もしくは分岐鎖(C−C10)アルキル、ヒドロキシル、直鎖もしくは分岐鎖アルコキシ、直鎖もしくは分岐鎖ヒドロキシ(C−C10)アルキル、直鎖もしくは分岐鎖アルコキシ(C−C10)アルキル、直鎖もしくは分岐鎖、カルボキシ(C−C10)アルキル、直鎖もしくは分岐鎖アミノ(C−C10)アルキル、及び置換もしくは非置換フェニルから独立して選択され、置換基は、ヒドロキシル、ヒドロキシ(C−C)アルキル、または(C−C)アルキルであり得る)を有する。好ましくは、R、R、及びRは、水素、直鎖もしくは分岐鎖(C−C)アルキル、ヒドロキシル、直鎖もしくは分岐鎖ヒドロキシ(C−C)アルキル、及び直鎖もしくは分岐鎖アミノ(C−C)アルキルから独立して選択される。より好ましくは、R、R、及びRは、水素、ならびにメチル、エチル、及びプロピル部分等の(C−C)アルキから独立して選択される。さらにより好ましくは、R、R、及びRは、水素であるか、またはR及びRは、メチルであり、Rは、水素である。かかる化合物の例は、1H−イミダゾール、2,5−ジメチル−1H−イミダゾール、及び4−フェニルイミダゾールである。
好ましくは、ビスエポキシドは、式:
(式中、R及びR水素及び(C−C)アルキルから独立して選択され、R及びR水素、メチル、及びヒドロキシルから独立して選択され、m=1−6であり、n=1−20である)を有する。好ましくは、R及びRは、水素である。好ましくは、Rは、水素であり、Rは、水素またはヒドロキシルであり、Rがヒドロキシルであり、m=2−4であるとき、1つのRのみがヒドロキシルであり、残りが水素であることが好ましい。好ましくは、m=2−4であり、n=1−2である。より好ましくは、m=3−4であり、n=1である。
式(II)のための特定の化合物は、限定されないが、1,4−ブタンジオールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、ジ(エチレングリコール)ジグリシジルエーテル、1,3−ブタンジオールジグリシジルエーテル、グリセロールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ジ(プロピレングリコール)ジグリシジルエーテル、ポリ(エチレングリコール)ジグリシジルエーテル化合物、及びポリ(プロピレングリコール)ジグリシジルエーテル化合物を含む。
さらなる好ましいビスエポキシドは、6つの炭素環状部分を有するもの等の環状炭素部分を有するビスエポキシドを含む。そのようなビスエポキシドは、限定されないが、1,4−シクロヘキサンジメタノールジグリシジルエーテルまたはレゾルシノールジグリシジルエーテルを含む。
本発明の反応生成物は、当該技術分野で既知の種々のプロセスによって調製され得る。典型的には、1つ以上のイミダゾール化合物を室温で脱イオン水に溶解し、1つ以上のビスエポキシドを滴下で加える。次いで、浴の温度を室温から約90℃まで上昇させる。撹拌しながらの加熱を約2−5時間行う。次いで、さらに4−8時間撹拌しながら加熱浴の温度を室温まで下げる。各構成成分の量は異なり得るが、概して、生成物を提供するのに十分な量の各反応物が加えられ、イミダゾール化合物の部分対ビスエポキシドの部分のモル比は、3:1〜1:1、好ましくは2:1〜1:2、また最も好ましくは1.2:1〜1:1.2の範囲である。
水性電気銅めっき浴は、金属イオン源、電解質、ならびに1つ以上のイミダゾール化合物及び1つ以上のビスエポキシドの反応生成物を含有する。水性電気銅めっき浴はまた、促進剤、抑制剤、及び任意選択的にハロゲン化物イオン源を含む。浴から電気めっきされて、銅ピラーを形成し得る金属は、銅及び銅/錫合金を含む。好ましくは、銅金属が電気めっきされる。
好適な銅イオン源は銅塩であり、限定されないが、硫酸銅;塩化銅等の銅ハロゲン化物;酢酸銅;硝酸銅;テトラフルオロホウ酸銅;アルキルスルホン酸銅;アリールスルホン酸銅;スルファミン酸銅;過塩素酸銅、及びグルコン酸銅を含む。例示的なアルキルスルホン酸銅は、(C−C)アルカンスルホン酸銅、またより好ましくは(C−C)アルカンスルホン酸銅を含む。好ましいアルキルスルホン酸銅は、メタンスルホン酸銅、エタンスルホン酸銅、及びプロパンスルホン酸銅である。例示的なアリールスルホン酸銅は、限定されないが、ベンゼンスルホン酸銅及びp−トルエンスルホン酸銅を含む。銅イオン源の混合物が用いられてもよい。銅イオン以外の1つ以上の金属イオンの塩が、本発明の電気めっき浴に加えられてもよい。典型的には、銅塩は、めっき液の30〜60g/Lの銅イオンの量を提供するのに十分な量で存在する。好ましくは、銅イオンの量は、40〜50g/Lである。
本発明において有用な電解質は、アルカリ性または酸性であり得る。好ましくは、電解質は酸性である。好ましくは、電解質のpHは≦2である。好適な酸性電解質は、限定されないが、硫酸、酢酸、フルオロホウ酸、アルカンスルホン酸、例えば、メタンスルホン酸、エタンスルホン酸、プロパンスルホン酸、及びトリフルオロメタンスルホン酸等、アリールスルホン酸、例えば、ベンゼンスルホン酸、p−トルエンスルホン酸、スルファミン酸、塩酸、臭化水素酸、過塩素酸、硝酸、クロム酸、及びリン酸を含む。酸の混合物は、本発明の金属めっき浴に有利に用いられ得る。好ましい酸は、硫酸、メタンスルホン酸、エタンスルホン酸、プロパンスルホン酸、塩酸、及びそれらの混合物を含む。酸は、1〜400g/Lの範囲の量で存在し得る。電解質は、一般的に、様々な供給源から商業的に入手可能であり、さらに精製することなく使用され得る。
そのような電解質は、任意選択的にハロゲン化物イオンの源を含有し得る。典型的には、塩化物イオン及び臭化物イオンが用いられる。例示的な塩化物イオン源は、塩化銅、塩化錫、塩化ナトリウム、塩化カリウム、及び塩酸を含む。臭化物イオンの源の例は、臭化ナトリウム、臭化カリウム、及び臭化水素である。広範なハロゲン化物イオン濃度が本発明に用いられ得る。典型的には、ハロゲン化物イオン濃度は、めっき浴を基準として0〜100mg/Lの範囲である。好ましくは、ハロゲン化物イオンは、50〜80mg/Lの量で含まれる。そのようなハロゲン化物イオン源は、一般的に商業的に入手可能であり、さらに精製することなく使用され得る。
水性電気銅めっき浴は、促進剤を含有する。任意の促進剤(光沢剤とも称される)が、本発明における使用に好適である。そのような促進剤は、当業者に周知である。促進剤は、限定されないが、N,N−ジメチル−ジチオカルバミン酸−(3−スルホプロピル)エステル;3−メルカプト−プロピルスルホン酸−(3−スルホプロピル)エステル;3−メルカプト−プロピルスルホン酸ナトリウム塩;カルボン酸、ジチオ−O−エチルエステル−S−エステル及び3−メルカプト−1−プロパンスルホン酸カリウム塩;ビス−スルホプロピルジスルフィド;ビス−(ナトリウムスルホプロピル)−ジスルフィド;3−(ベンゾチアゾリル−S−チオ)プロピルスルホン酸ナトリウム塩;ピリジニウムプロピルスルホベタイン;1−ナトリウム−3−メルカプトプロパン−1−スルホネート;N,N−ジメチル−ジチオカルバミン酸−(3−スルホエチル)エステル;3−メルカプト−エチルプロピルスルホン酸−(3−スルホエチル)エステル;3−メルカプト−エチルスルホン酸ナトリウム塩;カルボン酸−ジチオ−O−エチルエステル−S−エステル及び3−メルカプト−1−エタンスルホン酸カリウム塩;ビス−スルホエチルジスルフィド;3−(ベンゾチアゾリル−S−チオ)エチルスルホン酸ナトリウム塩;ピリジニウムエチルスルホベタイン;及び1−ナトリウム−3−メルカプトエタン−1−スルホネートを含む。促進剤は、様々な量で使用され得る。概して、促進剤は、0.1ppm〜1000ppmの範囲の量で使用される。好ましくは、促進剤は、1ppm〜50ppm、またより好ましくは5ppm〜20ppmの量で含まれる。
好適な抑制剤は、限定されないが、エチレンオキシド−プロピレンオキシド(「EO/PO」)コポリマー及びブチルアルコール−エチレンオキシド−プロピレンオキシドコポリマーを含む、ポリプロピレングリコールコポリマー及びポリエチレングリコールコポリマーを含む。抑制剤の重量平均分子量は、800−15000、好ましくは1000−15,000の範囲であり得る。そのような抑制剤が使用される場合、それらは、好ましくは組成物の重量を基準にして0.5g/L〜15g/L、より好ましくは1g/L〜5g/Lの範囲で存在する。
概して、反応生成物は、200〜100,000、典型的には300〜50,000、好ましくは500〜30,000の数平均分子量(Mn)を有するが、他のMn値を有する反応生成物が使用されてもよい。そのような反応生成物は、1000〜50,000、典型的には5000〜30,000の範囲の重量平均分子量(Mw)値を有し得るが、他のMw値が使用されてもよい。
フォトレジスト画定フィーチャ、好ましくは銅ピラーをめっきするための電気銅めっき浴中に使用される反応生成物の量は、めっき浴の全重量を基準にして、0.25ppm〜20ppm、好ましくは0.25ppm〜10ppm、より好ましくは0.25ppm〜5ppmの範囲であり得る。
電気めっき浴は、任意の順序で構成成分を組み合わせることによって調製され得る。金属イオンの源、水、電解質、及び任意選択的なハロゲン化物イオン源等の無機構成成分が、最初に浴容器に加えられ、その後、反応生成物、促進剤、抑制剤、及び任意の他の有機構成成分等の有機構成成分が加えられることが好ましい。
水性電気銅めっき浴は、任意選択的に従来のレベリング剤を含有し得るが、但し、そのようなレベリング剤は、銅フィーチャの構造及び機能を実質的に損なわないものとする。そのようなレベリング剤は、Step等に対する米国特許第6,610,192号、Wang等に対する第7,128,822号、Hayashi等に対する第7,374,652号、及びHagiwara等に対する第6,800,188号に開示されるものを含み得る。しかしながら、そのようなレベリング剤は、浴中に含まれないことが好ましい。
典型的には、めっき浴は、10〜65℃またはそれ以上の任意の温度で使用され得る。好ましくは、めっき組成物の温度は、15〜50℃であり、またより好ましくは20〜40℃である。
概して、電気銅めっき浴は使用中に撹拌される。任意の好適な撹拌方法が使用され得、またそのような方法は、当該技術分野で周知である。好適な撹拌方法は、限定されないが、エアスパージング、ワークピースアジテーション、及びインピンジメントを含む。
典型的には、基板をめっき浴と接触させることによって基板が電気めっきされる。基板は、典型的には、陰極として機能する。めっき浴は、可溶性または不溶性であり得る陽極を含む。電位が電極に印加される。電流密度は、0.25ASD〜40ASD、好ましくは1ASD〜20ASD、より好ましくは4ASD〜18ASDの範囲であり得る。
本発明の方法は、ピラー、ボンディングパッド、及びラインスペースフィーチャ等のフォトレジスト画定フィーチャを電気めっきするために使用され得るが、本方法は、本発明の好ましいフィーチャである銅ピラーをめっきするという状況において説明される。典型的には、銅ピラーは、最初に導電性シード層を半導体チップまたはダイ等の基板上に析出させることによって形成され得る。基板は、次いでフォトレジスト材料で被覆され、フォトレジスト層を紫外線等の放射線に選択的に露光するために画像化される。フォトレジスト層は、当該技術分野で既知の従来のプロセスによって半導体チップの表面に塗布され得る。フォトレジスト層の厚さは、フィーチャの高さに依存して異なり得る。典型的には、厚さは、1μm〜250μmの範囲である。パターン化されたマスクがフォトレジスト層の表面に適用される。フォトレジスト層は、ポジ型またはネガ型フォトレジストであり得る。フォトレジストがポジ型である場合、放射線に露光されたフォトレジストの部分が、アルカリ現像液等の現像液で除去される。基板またはダイ上のシード層まで貫通する複数の開口部のパターンが表面上に形成される。ピラーのピッチは、20μm〜400μmの範囲であり得る。好ましくは、ピッチは、40μm〜250μmの範囲であり得る。開口部の直径は、フィーチャの直径に依存して異なり得る。開口部の直径は、2μm〜200μmの範囲であり得、典型的には、10μm〜75μmである。次いで、構造全体が、本発明の反応生成物のうちの1つ以上を含有する電気銅めっき浴中に配置され得る。電気めっきは、各開口部の少なくとも一部を実質的に平坦な上部を有する銅ピラーで充填するために行われる。電気めっきは、水平方向なしでの垂直方向のフィルまたはスーパーフィリングである。次いで、銅ピラーを含む構造全体が、錫はんだまたは錫合金はんだ、例えば、錫/銀または錫/鉛合金等のはんだを含有する浴に移され、各銅ピラーの実質的に平坦な表面上にはんだバンプが電気めっきされて開口部の部分を充填する。残りのフォトレジストは、当該技術分野で既知の従来の手段によって除去され、ダイ上にはんだバンプを有する銅ピラーのアレイが残される。ピラーで覆われていないシード層の残りは、当該技術分野で周知のエッチングプロセスを通して除去される。はんだバンプを有する銅ピラーは、有機積層体、シリコン、またはガラスでできていてもよい、プリント回路板、別のウエハもしくはダイ、またはインターポーザー等の基板の金属接点と接触するように配置される。はんだをリフローさせ、銅ピラーを基板の金属接点に接合するように、当該技術分野で既知の従来のプロセスによってはんだバンプが加熱される。はんだバンプをリフローさせるための従来のリフロープロセスが用いられ得る。リフローオーブンの一例は、5つの加熱ゾーン及び2つの冷却ゾーンを含むSikiama International,IncのFALCON 8500ツールである。リフローサイクルは、1〜5回の範囲であり得る。銅ピラーは、物理的及び電気的の両方で基板の金属接点と接触している。次いで、アンダーフィル材料が、ダイ、ピラー、及び基板の間の空間を充填するために注入され得る。当該技術分野で周知の従来のアンダーフィル材料が使用され得る。
図1は、基部、及びはんだバンプを電気めっきするために実質的に平坦な上部を有する、円筒状の形態を有する本発明の銅ピラーのSEMである。リフロー中、平滑な平面を得るためにはんだが溶解される。リフロー中にピラーが過度にドーム型である場合、はんだが溶解してピラーの側面に流れ落ちる可能性があり、その結果、ピラーの上面には後続の結合ステップのために十分なはんだが存在しなくなる。図2に示すように、ピラーが過度に皿状である場合、ピラーを電気めっきするために使用された銅浴から残った材料が、皿状の上部に溜まり、はんだ浴を汚染し、ひいてははんだ浴の寿命を短縮する可能性がある。
ピラーの電気めっき中に、銅ピラーと半導体ダイとの間に金属接点及び接着を提供するために、典型的には、チタン、チタン−タングステン、またはクロム等の材料からなるアンダーバンプメタライゼーション層が、ダイ上に析出される。代替として、銅ピラーと半導体ダイとの間に金属接点を提供するために、銅シード層等の金属シード層が半導体ダイ上に析出されてもよい。ダイから感光層が除去された後、ピラーの下側の部分を除く、アンダーバンプメタライゼーション層またはシード層の全ての部分が除去される。当該技術分野で周知の従来のプロセスが使用され得る。
銅ピラーの高さは異なってもよいが、典型的には、それらは1μm〜200μm、好ましくは5μm〜50μm、より好ましくは15μm〜50μmの高さの範囲である。また、銅ピラーの直径も異なり得る。典型的には、銅ピラーは、2μm〜200μm、好ましくは10μm〜75μm、より好ましくは20μm〜25μmの直径を有する。
電気銅めっきの方法及び浴は、実質的に均一な形態を有し、また実質的にノジュールが存在しない、銅/フォトレジスト画定フィーチャを提供する。銅ピラー及びボンドパッドは、実質的に平坦なプロファイルを有する。電気銅めっき浴及び方法は、所望の形態、及び平均%TIRと%WIDとの均衡を達成するための平均%TIRを可能にする。
以下の実施例は、本発明をさらに例示することを意図するが、その範囲を制限することを意図するものではない。
実施例1
グリセロールジグリシジルエーテル(94.5mmol)及び1H−イミダゾール(150mmol)を、加熱浴に設定された丸底反応フラスコに室温で添加した。次いで、20mLの脱イオン水をフラスコに添加した。加熱浴の温度を98℃に設定した。反応混合物を5時間加熱し、室温でさらに8時間撹拌した。反応生成物(反応生成物1)は、精製せずに使用した。1H−イミダゾールの部分のモル比対エポキシ化合物のモル比は、100:63であった。
実施例2
凝縮器及び温度計を装備した125mL三口丸底フラスコに、150mmolの1H−イミダゾール及び20mLの脱イオン水を加えた。混合物を80℃まで加熱した後、150mmolのグリセロールジグリシジルエーテルを滴下で加えた。得られた混合物を、85℃に設定した油浴を用いて約4時間加熱し、次いで、さらに4時間室温で撹拌した。反応生成物を水で希釈し、保存容器に移し、さらに精製することなく使用した。1H−イミダゾールの部分のモル比対エーテル部分のモル比は、1:1であった。
実施例3
グリセロールジグリシジルエーテル(63mmol)及び2,5−ジメチル−1H−イミダゾール(100mmol)を、加熱浴に設定された丸底反応フラスコに室温で添加した。次いで、20mLの脱イオン水をフラスコに添加した。加熱浴の温度を98℃に設定した。反応混合物を4時間加熱し、室温でさらに8時間撹拌した。反応生成物(反応生成物3)は、精製せずに使用した。1H−イミダゾールの部分のモル比対エーテル部分のモル比は、100:63であった。
実施例4
硫酸銅五水和物からの40g/L銅イオン、140g/L硫酸、50ppm塩化物イオン、5ppmの促進剤、及び2g/Lの抑制剤を組み合わせることによって、水性酸電気銅めっき浴を調製した。促進剤は、ビス(ナトリウム−スルホプロピル)ジスルフィドであった。抑制剤は、約1,000の重量平均分子量及び末端ヒドロキシル基を有するEO/POコポリマーであった。電気めっき浴はまた、実施例1からの1ppmの反応生成物1も含有していた。浴のpHは、1未満であった。
厚さ50μmのパターン化されたフォトレジストを有し、複数の開口部を有する300mmシリコンウエハセグメント(IMAT,Inc.、Vancouver,WAから入手可能)を、電気銅めっき浴に浸漬した。陽極は、可溶性銅電極であった。ウエハ及び陽極を整流器に接続し、開口部の底部の露出されたシード層上に銅ピラーを電気めっきした。めっき中の電流密度は9 ASDであり、電気銅めっき浴の温度は25℃であった。電気めっきした後、次いで、残りのフォトレジストを、Dow Chemical Companyから入手可能なBPRアルカリ性フォトレジスト用ストリッパー溶液で剥離し、ウエハ上に銅ピラーのアレイを残した。次いで、銅ピラーをそれらの形態について分析した。ピラーの高さ及びTIRは、白色光LEICA DCM 3D光学顕微鏡を使用して測定した。%TIRは、以下の方程式によって決定した:
%TIR=[高さcenter−高さedge]/高さmax、及び
TIR=高さcenter−高さedge
8つのピラーの平均%TIRも、表に示すように決定した。
ピラーのアレイの%WIDは、以下の方程式を使用して決定した:
%WID=1/2×[(高さmax−高さmin)/高さavg]×100
%WIDは7.5%であり、平均%TIRは7.7%であった。ピラーの表面は、全て平滑で、ノジュールは存在しないように見えた。反応生成物1を含む電気銅めっき浴は、非常に良好に銅ピラーをめっきした。図1は、シード層上にめっきされたピラーのうちの1つの300X AMRAY SEM画像である。表面形態は平滑であり、ピラーは実質的に平坦な表面を有する。
実施例5
反応生成物が実施例2からの反応生成物2であったことを除き、実施例4の方法を繰り返した。シリコンウエハセグメント、電気銅めっき浴、及びめっき条件は、同じであった。反応生成物2は、1ppmの量で浴に含まれた。めっきが完了した後で、フォトレジストをアルカリ剥離溶液でウエハから剥離し、銅ピラーのアレイを残した。次いで、8つの銅ピラーを、それらの形態に関して分析した。
ピラーの全ては、平滑であった。%WIDは、5.2%であると決定され、平均%TIRは、5.2%であると決定された。ピラーの上部は、実質的に平坦であり、ノジュールは見えなかった。全体として、銅ピラーは、図1に示されるものと実質的に同じ形態を有した。ピラーの質は、非常に良好であった。
実施例6
反応生成物が1ppmの濃度の反応生成物2であったことを除き、厚さ50μmのパターン化されたフォトレジスト及び複数の開口部を有する300mmのシリコンウエハセグメント(IMAT,Inc.、Vancouver,WAから入手可能)を、上の実施例4の電気銅めっき浴に浸漬した。陽極は、可溶性銅電極であった。ウエハ及び陽極を整流器に接続し、開口部の底部の露出されたシード層上に銅ピラーを電気めっきした。めっき中の電流密度は9 ASDであり、電気銅めっき浴の温度は室温であった。
ウエハを銅ピラーでめっきした後、次いで、銅ピラーの上部を、SOLDERON(商標)BP TS6000錫/銀電気めっき溶液(Dow Chemical Company,Midland,MIから入手可能)を使用して、錫/銀はんだで電気めっきした。はんだは、各開口部におけるフォトレジストのレベルまで電気めっきした。次いで、フォトレジストを、アルカリ剥離剤を使用して剥離した。次いで、シリコンウエハは、30秒の滞留時間、及び100cm/分のコンベヤ速度、及び40立方フィート/時間(約1.13平方メートル/時間)の窒素流速で、140/190/230/230/260℃の温度を使用して、5つの加熱及び2冷却ゾーンを有する、Sikama International,Inc.からのFalcon 8500ツールを使用して、リフローさせた。ALPA 100−40融剤(Cookson Electronics、Jersey City,N.J.,U.S.A)が、リフローで使用した融剤であった。1回のリフローサイクルを行った。リフロー後、FIB−SEMを使用して8つのピラーを横断面で切断し、銅ピラーとはんだとの界面をボイドについて調べた。観察可能な空隙は存在せず、このため、はんだと銅ピラーとの間に良好な接着が存在した。
実施例7
反応生成物が実施例3からの反応生成物3であったことを除き、実施例4の方法を繰り返した。シリコンウエハセグメント、電気銅めっき浴、及びめっき条件は、同じであった。反応生成物3は、1ppmの量で浴に含まれた。めっきが完了した後で、フォトレジストをアルカリ剥離溶液でウエハから剥離し、銅ピラーのアレイを残した。次いで、8つの銅ピラーを、それらの形態に関して分析した。
ピラーの全ては、平滑であった。%WIDは、12.3%であると決定され、平均%TIRは、6.6%であると決定された。%WIDは、反応生成物1及び2の%WIDよりも高かったが、ピラーの上部は、実質的に平坦であり、ノジュールは見えなかった。全体として、銅ピラーは、非常に良好な形態を有した。
実施例8
反応生成物が1ppmの濃度の反応生成物3であったことを除き、厚さ50μmのパターン化されたフォトレジスト及び複数の開口部を有する300mmのシリコンウエハセグメント(IMAT,Inc.、Vancouver,WAから入手可能)を、上の実施例4の電気銅めっき浴に浸漬した。陽極は、可溶性銅電極であった。ウエハ及び陽極を整流器に接続し、ビアの底部の露出されたシード層上に銅ピラーを電気めっきした。めっき中の電流密度は9 ASDであり、電気銅めっき浴の温度は室温であった。
ウエハを銅ピラーでめっきした後、次いで、銅ピラーの上部を、SOLDERON(商標)BP TS6000錫/銀電気めっき溶液(Dow Chemical Company,Midland,MIから入手可能)を使用して、錫/銀はんだで電気めっきした。はんだは、各開口部におけるフォトレジストのレベルまで電気めっきした。次いで、フォトレジストを、アルカリ剥離剤を使用して剥離した。次いで、シリコンウエハは、30秒の滞留時間、及び100cm/分のコンベヤ速度、及び40立方フィート/時間(約1.13平方メートル/時間)の窒素流速で、140/190/230/230/260℃の温度を使用して、5つの加熱及び2冷却ゾーンを有する、Sikama International,Inc.からのFalcon 8500ツールを使用して、リフローさせた。ALPA 100−40融剤(Cookson Electronics、Jersey City,N.J.,U.S.A)が、リフローで使用した融剤であった。1回のリフローサイクルを行った。リフロー後、FIB−SEMを使用して8つのピラーを横断面で切断し、銅ピラーとはんだとの界面をボイドについて調べた。観察可能な空隙は存在せず、このため、はんだと銅ピラーとの間に良好な接着が存在した。
実施例10(比較例)
凝縮器及び温度計を装備した125mL三口丸底フラスコ内で、90mmolの2−メチルキノリン−4−アミン、10mmolの2−(2−アミノエチル)ピリジンを、20mLの脱イオン水及び5mlの50%硫酸の混合物に加えた。混合物を80℃まで加熱した後、100mmolの1,4−ブタンジオールジグリシジルエーテルを滴下で加えた。得られた混合物を、95℃に設定した油浴を用いて約4時間加熱し、次いで、さらに8時間室温で撹拌した。酸性水を用いて反応生成物(反応生成物4−比較例)を希釈し、さらに精製することなく使用した。
実施例11(比較例)
反応生成物4−比較例を反応生成物1に代用したことを除き、実施例4に説明される方法を、同じ電気銅めっき浴、ウエハ、及びめっきパラメータで繰り返した。反応生成物4−比較例は、1ppmの量で電気銅めっき浴に含まれた。ウエハをピラーでめっきした後、フォトレジストを剥離し、シリコンウエハ上に銅ピラーのアレイを残した。ピラーは粗く見え、多くが、図2に示されるように「陥没穴」の中心を有した。%WID及び平均%TIRは、計算しなかった。ピラーは非常に不完全であり、このため、プロフィロメータは、それらを正確に読み取ることができなかった。

Claims (8)

  1. フォトレジストによって画定されたフィーチャを電気めっきする方法であって、
    a)フォトレジストの層を備える基板であって、前記フォトレジストの層複数の開口部を備える基板を提供することと、
    b)1つ以上のイミダゾール化合物と、下記式(II)
    (式中、R 及びR は、水素及び(C −C )アルキルから独立して選択され、R 及びR は、水素、メチル、及びヒドロキシルから独立して選択され、m=1〜6であり、n=1〜20である)を有する1つ以上のビスエポキシドとの1つ以上の反応生成物、電解質、1つ以上の促進剤、及び1つ以上の抑制剤を含む電気銅めっき浴を提供することと、
    c)前記複数の開口部を有する前記フォトレジストの層を備える前記基板を前記電気銅めっき浴に浸漬することと、
    )前記基板上の前記複数の開口部中に銅を電気めっきして、前記フォトレジストによって画定された複数の銅フィーチャを前記複数の開口部に形成することと、を含み、前記開口部の側壁は非導電性であり、およびめっきは前記開口部の底部でのみ生じ、記フォトレジストによって画定された複数の銅フィーチャは、5%〜8%の平均%TIRを含ここで、前記%TIRは、以下の方程式によって決定され、
    %TIR=[高さ center −高さ edge ]/高さ max ×100
    式中、高さ center は、その中心軸に沿って測定される銅フィーチャの高さであり;高さ edge は、エッジ上の最も高い点でそのエッジに沿って測定される前記銅フィーチャの高さであり;および、高さ max は、前記銅フィーチャの底部からその上部の最も高い点までの高さである、方法。
  2. 記フォトレジストによって画定された複数の銅フィーチャの%WIDは、5%〜12%であここで前記%WIDは、以下の方程式によって決定され、
    %WID=1/2×[(高さ max −高さ min )/高さ avg ]×100
    式中、高さ max は、銅フィーチャの最も高い部分で測定される、基板上に電気めっきされた前記複数の銅フィーチャのうちで最も高い銅フィーチャの高さであり;高さ min は、銅フィーチャの最も高い部分で測定される、基板上に電気めっきされた前記複数の銅フィーチャのうちで最も短い銅フィーチャの高さであり;および高さ avg は、基板上に電気めっきされた全ての前記銅フィーチャの平均高さである、請求項1に記載の方法。
  3. 前記1つ以上のイミダゾール化合物は、式
    (式中、R、R、及びRは、水素、直鎖もしくは分岐鎖(C−C10)アルキル、ヒドロキシル、直鎖もしくは分岐鎖アルコキシ、直鎖もしくは分岐鎖ヒドロキシ(C−C10)アルキル、直鎖もしくは分岐鎖アルコキシ(C−C10)アルキル、直鎖もしくは分岐鎖、カルボキシ(C−C10)アルキル、直鎖もしくは分岐鎖アミノ(C−C10)アルキル、及び置換もしくは非置換フェニルから独立して選択される)を有する、請求項1または2に記載の方法。
  4. 、R、及びRは、水素及び(C−C)アルキルから独立して選択される、請求項3に記載の方法。
  5. 前記反応生成物は、0.25ppm〜20ppmの量である、請求項1〜4のいずれか1項に記載の方法。
  6. 電気めっきは、0.25A/dm 〜40A/dm の電流密度で行われる、請求項1〜5のいずれか1項に記載の方法。
  7. 記フォトレジストによって画定された複数の銅フィーチャは、ピラー、ボンドパッド、またはラインスペースフィーチャである、請求項1〜6のいずれか1項に記載の方法。
  8. 5%〜8%の平均%TIR及び5%〜12%の%WIDを有する、基板上のフォトレジストによって画定されたフィーチャのアレイであって、
    前記%TIRは、以下の方程式によって決定され、
    %TIR=[高さ center −高さ edge ]/高さ max ×100
    式中、高さ center は、その中心軸に沿って測定されるフィーチャの高さであり;高さ edge は、エッジ上の最も高い点でそのエッジに沿って測定される前記フィーチャの高さであり;および、高さ max は、前記フィーチャの底部からその上部の最も高い点までの高さであり、並びに、
    前記%WIDは、以下の方程式によって決定され、
    %WID=1/2×[(高さ max −高さ min )/高さ avg ]×100
    式中、高さ max は、フィーチャの最も高い部分で測定される、基板上に電気めっきされた前記フィーチャのアレイのうちの最も高いフィーチャの高さであり;高さ min は、フィーチャの最も高い部分で測定される、基板上に電気めっきされた前記フィーチャのアレイのうち最も短いフィーチャの高さであり;および高さ avg は、基板上に電気めっきされた全ての前記フィーチャの平均高さである、前記アレイ
JP2016150475A 2015-08-06 2016-07-29 イミダゾールとビスエポキシド化合物との反応生成物を含有する電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法 Active JP6275212B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562201881P 2015-08-06 2015-08-06
US62/201,881 2015-08-06

Publications (3)

Publication Number Publication Date
JP2017036500A JP2017036500A (ja) 2017-02-16
JP2017036500A5 JP2017036500A5 (ja) 2018-01-25
JP6275212B2 true JP6275212B2 (ja) 2018-02-07

Family

ID=56567495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016150475A Active JP6275212B2 (ja) 2015-08-06 2016-07-29 イミダゾールとビスエポキシド化合物との反応生成物を含有する電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法

Country Status (6)

Country Link
US (1) US10100421B2 (ja)
EP (1) EP3128042B1 (ja)
JP (1) JP6275212B2 (ja)
KR (1) KR101779403B1 (ja)
CN (1) CN106435663B (ja)
TW (1) TWI600803B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10508349B2 (en) * 2016-06-27 2019-12-17 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyrazole compounds and bisepoxides
US10718059B2 (en) * 2017-07-10 2020-07-21 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions with cationic polymers and methods of electroplating nickel
US20190136397A1 (en) * 2017-11-08 2019-05-09 Rohm And Haas Electronic Materials Llc Electroplated copper
TWI703148B (zh) * 2017-11-08 2020-09-01 美商羅門哈斯電子材料有限公司 銅電鍍組合物及在基板上電鍍銅之方法
TWI762731B (zh) * 2017-11-08 2022-05-01 美商羅門哈斯電子材料有限公司 銅電鍍組合物及在基板上電鍍銅之方法
US20190259722A1 (en) * 2018-02-21 2019-08-22 Rohm And Haas Electronic Materials Llc Copper pillars having improved integrity and methods of making the same
KR20230142785A (ko) 2021-02-15 2023-10-11 가부시키가이샤 아데카 전해 도금액용 첨가제, 전해 도금액, 전해 도금 방법 및 금속층의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6610192B1 (en) 2000-11-02 2003-08-26 Shipley Company, L.L.C. Copper electroplating
US6800188B2 (en) 2001-05-09 2004-10-05 Ebara-Udylite Co., Ltd. Copper plating bath and plating method for substrate using the copper plating bath
US7128822B2 (en) 2003-06-04 2006-10-31 Shipley Company, L.L.C. Leveler compounds
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US7462942B2 (en) 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
TW200613586A (en) 2004-07-22 2006-05-01 Rohm & Haas Elect Mat Leveler compounds
EP1741804B1 (en) 2005-07-08 2016-04-27 Rohm and Haas Electronic Materials, L.L.C. Electrolytic copper plating method
US7829380B2 (en) 2006-10-31 2010-11-09 Qimonda Ag Solder pillar bumping and a method of making the same
EP2199315B1 (en) 2008-12-19 2013-12-11 Basf Se Composition for metal electroplating comprising leveling agent
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
US8592995B2 (en) 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
JP5471276B2 (ja) 2009-10-15 2014-04-16 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法
EP2504396B1 (en) 2009-11-27 2021-02-24 Basf Se Composition for copper electroplating comprising leveling agent
US20110220512A1 (en) 2010-03-15 2011-09-15 Rohm And Haas Electronic Materials Llc Plating bath and method
US8268157B2 (en) * 2010-03-15 2012-09-18 Rohm And Haas Electronic Materials Llc Plating bath and method
SG183821A1 (en) 2010-03-18 2012-10-30 Basf Se Composition for metal electroplating comprising leveling agent
WO2011151785A1 (en) 2010-06-01 2011-12-08 Basf Se Composition for metal electroplating comprising leveling agent
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US8669137B2 (en) 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
US8454815B2 (en) 2011-10-24 2013-06-04 Rohm And Haas Electronics Materials Llc Plating bath and method
TWI637467B (zh) 2012-05-24 2018-10-01 欣興電子股份有限公司 中介基材及其製作方法
US10204876B2 (en) 2013-03-07 2019-02-12 Maxim Integrated Products, Inc. Pad defined contact for wafer level package
US9598787B2 (en) 2013-03-14 2017-03-21 Rohm And Haas Electronic Materials Llc Method of filling through-holes
US8957524B2 (en) 2013-03-15 2015-02-17 Globalfoundries Inc. Pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure

Also Published As

Publication number Publication date
KR20170017737A (ko) 2017-02-15
TW201715086A (zh) 2017-05-01
JP2017036500A (ja) 2017-02-16
EP3128042B1 (en) 2019-01-02
TWI600803B (zh) 2017-10-01
CN106435663A (zh) 2017-02-22
US20170037526A1 (en) 2017-02-09
CN106435663B (zh) 2019-03-26
EP3128042A1 (en) 2017-02-08
US10100421B2 (en) 2018-10-16
KR101779403B1 (ko) 2017-09-18

Similar Documents

Publication Publication Date Title
JP6275212B2 (ja) イミダゾールとビスエポキシド化合物との反応生成物を含有する電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法
JP6254648B2 (ja) ピリジルアルキルアミンとビスエポキシドとの反応生成物を含有する電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法
JP6278535B2 (ja) イミダゾール化合物と、ビスエポキシドと、ハロベンジル化合物との反応生成物を含有する電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法
JP6322672B2 (ja) アルファアミノ酸とビスエポキシドとの反応生成物を含有する電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法
JP6445064B2 (ja) メガサイズのフォトレジスト画定フィーチャを電気めっきすることが可能な電気銅めっき浴及び電気めっき方法
JP6738875B2 (ja) 銅電気めっき組成物及び基板上に銅を電気めっきする方法
JP6538116B2 (ja) ピラゾール化合物とビスエポキシドとの反応生成物を含有する電気銅めっき浴からフォトレジスト画定フィーチャを電気めっきする方法
JP6754409B2 (ja) 銅電気めっき組成物及び基板上に銅を電気めっきする方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20161109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171130

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20171130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180109

R150 Certificate of patent or registration of utility model

Ref document number: 6275212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250