CN106415803B - 在基底上旋涂自组装单分子层或周期性有机硅(酸盐)的系统和方法 - Google Patents

在基底上旋涂自组装单分子层或周期性有机硅(酸盐)的系统和方法 Download PDF

Info

Publication number
CN106415803B
CN106415803B CN201480073914.9A CN201480073914A CN106415803B CN 106415803 B CN106415803 B CN 106415803B CN 201480073914 A CN201480073914 A CN 201480073914A CN 106415803 B CN106415803 B CN 106415803B
Authority
CN
China
Prior art keywords
substrate
method described
compound
solvent
solvent solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480073914.9A
Other languages
English (en)
Other versions
CN106415803A (zh
Inventor
艾恩华·罗莫·内格雷拉
凯瑟琳·那夫斯
桑原雄平
松永浩
松永浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN106415803A publication Critical patent/CN106415803A/zh
Application granted granted Critical
Publication of CN106415803B publication Critical patent/CN106415803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本公开内容涉及一种用于利用分子自组装(MSA)化学品旋涂基底以在基底上形成光致抗蚀剂膜和/或低介电常数(低k)膜的处理系统。旋涂处理系统可以包括能够将MSA化学品接收和旋涂在基底上的旋涂室，以及以在旋涂工艺之后对基底进行热处理的退火室。在某些实施方案中，旋涂处理系统还可以在旋涂工艺之前对基底进行预处理或预润湿。

Description

在基底上旋涂自组装单分子层或周期性有机硅(酸盐)的系统 和方法
相关申请的交叉引用
本申请根据37C.F.R.§1.78(a)(4)要求2013年12月17日提交的在前提交的共同未决的临时申请序列号61/917,031的权益和优先权，其通过引用明确并入本文中。
技术领域
本发明涉及半导体加工技术，并且更具体地，涉及用于在基底上旋涂自组装单分子层及有机硅(酸盐)的系统和方法。
背景技术
用于半导体器件的纳米加工技术等正在推动几何特征向越来越小的尺寸发展并且使用具有低介电常数的膜。分子自组装(MSA)技术可以用于通过产生可扩展光刻技术的能力的可替代抗蚀剂材料来克服几何上的(例如，光刻法)限制。低介电常数膜也可以通过MSA技术产生。MSA技术在无需外部引导或以自我导向方式的情况下使得分子能够形成结构。以这样的方式，预存在组分(例如，分子)基于组分和/或基底之间的相互作用形成有组织的结构或图案。在现有方法中，MSA材料形成可以通过将基底浸没在化学浴中以产生单分子层来完成。低介电常数膜可以使用化学气相沉积(CVD)技术形成。在这些方法中，用于这些膜的化学品的成本基于产生这些膜所需的化学品和时间的量可能是昂贵的。因此，可减少用于产生这些膜的化学品的量的任何技术可能是期望的。
发明内容
本公开内容涉及一种用于利用分子自组装(MSA)的化学品旋涂基底以在基底上形成光致抗蚀剂膜和/或低介电常数(低k)膜的处理系统。旋涂处理系统可以包括能够将MSA化学品接收和旋涂在基底上的旋涂室，以及在旋涂工艺之后对基底进行热处理的退火室。在某些实施方案中，旋涂处理系统还可以在旋涂工艺之前预处理或预润湿基底。
旋涂室可以包括液体输送系统，该液体输送系统可以串行或并行地将一种或更多种化学品分配到基底上。在分配MSA化学品之前，所分配的化学品可以用于对基底进行预处理。可以由MSA化学品形成的膜的类型可以包括但不限于自组装单分子层(SAM)和有机硅(酸盐)(例如，周期性介孔有机硅(酸盐)(PMO))。总之，SAM和PMO可以包括厚度可以小于1nm的单分子有机膜。该膜可以包括以特定的或有序的方式设计成结合至基底和/或彼此结合的多个分子。然而，在某些情况下，基底可经预处理从而以特定方式与MSA化学品反应或促进在基底的表面之上的MSA覆盖。
在一个SAM实施方案中，用于处理基底的方法可以包括在基底的表面上生成氢氧化物层，以吸引SAM的一部分并与SAM的一部分结合，使得SAM以特定方式取向或结合至基底。该系统还可以分配第一溶剂(例如，PGMEA)以预润湿基底，以使得MSA化学品更容易地在基底的表面之上流动。第一溶剂可以包含按所述溶剂的重量计不超过10％的水量。在一个具体的实施方案中，水量按所述溶剂的重量计可以小于2％。在另一实施方案中，在分配第一溶剂之前可以烘烤基底以从该基底除去水分。在某些情况下，在分配第一溶剂之前可以在预烘烤之后或者之前对基底进行冷却或降温。
在本实施方案中，该系统可以包括在旋涂室内固定基底的旋转卡盘。在施用第一溶剂之后可以开始旋转基底。旋转速度可以根据工艺在800转每分钟至2200转每分钟(rpm)之间变化。在一个具体的实施方案中，旋转速度可以为约1000rpm或约2000rpm。在基底的旋转开始之后，该系统可以将图案化化学品(SAM)分配到基底上。图案化化学品可以包括，但不限于，包含碳化合物、耦合至所述碳化合物的接合化合物、耦合至所述碳化合物的末端化合物、以及第二溶剂溶液的SAM。在一个实施方案中，碳化合物可以包括彼此耦合以形成不超过1nm长的薄单分子层的碳分子的链。末端化合物可以设置在碳化合物的一端处或一端附近，并且接合化合物可以设置在碳化合物的相反侧或相反端。接合化合物可以包括更有可能结合至基底而不是结合至末端化合物的任一个或多个分子。在一个实例中，接合化合物分子可以更可能被吸引至或结合至基底上的氢氧化物界面而不是被吸引至或结合至末端化合物分子。所分配的图案化化学品的量可以是如下量：足以与基底的表面充分反应或覆盖基底，但防止图案化化学品聚集或防止通过SAM彼此组合或结合而生成颗粒而不是与基底组合或结合的量。在一个具体的实施方案中，图案化化学品包含小于0.5mM的碳化合物、接合化合物和末端化合物。在一个实施方案中，第一溶剂和第二溶剂可以是PGMEA，但是所述溶剂不要求为相同的溶剂。
在本实施方案中，可以在旋涂系统的退火室或模块中完成退火。退火或热处理可以通过热和/或辐射加热来实现。例如，在一个实施方案中，退火模块可以包括加热元件(例如，烘烤板)，该加热元件可以将基底加热至最高达不超过250℃五分钟。在一个具体的实施方案中，加热温度可以为在约200℃下不超过五分钟。在另一实施方案中，退火模块可以包括可以利用光辐射来辐射基底的光源(例如，紫外(UV)灯)。
在PMO实施方案中，用于旋涂MSA化学品的方法可以与SAM法类似，不同之处在于图案化化学品可以为有机硅(酸盐)，例如周期性介孔有机硅(酸盐)。PMO可以包括但不限于，可以自组装以形成圆柱形有机结构的阵列的二氧化硅化合物和表面活性剂化合物。
附图说明
附图被并入说明书中并构成说明书的一部分，附图示出了本发明的实施方案并与以上给出的本发明的一般性描述和以下给出的详细描述一起用于说明本发明。此外，附图标记最左边的数字标识该附图标记首次出现的附图。
图1是包括旋涂处理系统的涂覆模块的截面图的旋涂处理系统的代表性实施方案的示图。
图2是自组装单分子层的一部分的代表性实施方案的示图。
图3是包含自组装二氧化硅和表面活性剂的自组装PMO层的一部分的代表性实施方案的示图。
图4A至图4B示出了描述SAM实施方案的方法的流程图和附图。
图5A至图5B示出了描述PMO实施方案的方法的流程图和附图。
具体实施方式
下面参照附图的详细描述说明了与本公开内容一致的示例性实施方案。在详细描述中引用“一个实施方案”、“实施方案”、“示例性实施方案”等表示所描述的示例性实施方案可以包括特定的特征、结构或特性，但是每一个示例性实施方案并非一定包括特定的特征、结构或特性。此外，这样的表述不一定是指同一实施方案。另外，当结合实施方案对具体的特征、结构或特性进行描述时，不管是否明确描述，结合其他示例性实施方案来实现这种特征、结构或特性都在那些相关领域技术人员的知识范围内。
基底可以包括装置的任意材料部分或结构，特别是半导体器件或其他电子器件，并且例如可以是基础基底结构(例如半导体基底)或在基础基底结构上或覆盖在基础基底结构上的层如薄膜。因此，基底并不旨在限于任何具体的基础结构、下层或上覆层、图案化的或未图案化的，而是被解释为包括任意这样的层或基础结构、以及上述层和/或基础结构的任意组合。以下描述可能涉及具体类型的基底，但是这仅是为了说明的目的，而不是进行限制。基底可以包括直径为至少150mm的圆形基底，并且可以包括但不限于下列元素：硅、镓、镉或锌。
示例性实施方案的下面的详细描述将完全揭示本公开内容的一般性质，通过应用相关领域的技术人员的知识，其他人可以在不进行过度实验的情况下，容易地修改和/或适应这样的示例性实施方案的各种应用，而不脱离本公开内容的范围。因此，基于本文中所呈现的教导和指导，这样的适用和修改旨在在示例性实施方案的含义和多个等同内容内。但应该理解的是，本文中的措辞或术语是出于描述而非限制性目的，使得本说明书的术语或措辞应当由相关领域技术人员鉴于本文中的教导来解释。
图1描绘了用于使用涂覆模块104使化学品分配在基底102上的旋涂处理系统100，涂覆模块104与可以分配一种或更多种类型的液体化学品的液体输送系统106流体连通。系统100还可以包括气体输送系统108，气体输送系统108可以将气体提供至涂覆模块104，所述气体可以经由排气系统110去除。液体排出部也可以并入到排气系统以从涂覆模块104去除液体。系统100还可以包括退火模块112，在化学品已被分配之后，退火模块112可以烘烤基底或将光辐射施加到基底。可以使用控制器114以利用可以在系统100的部件之间发送或接收计算机可执行指令或电信号的电通信网络116来控制系统100的部件。控制器114可以包括一个或更多个计算机处理器116和存储部件118，存储部件118可以存储可以由计算机处理器或其他逻辑/处理设备来执行的计算机可执行指令。控制器114可以存储可以通过控制或指导系统100的部件以获得涂覆模块104和/或退火模块112内的某些条件来实现的方案(recipe)或工艺条件路径。在部件之间的通信可以通过本领域普通技术人员已知的处理和电子通信技术来实现，如虚线120所示。
计算机处理器116可以包括一个或更多个处理核，并且被配置成访问和执行(至少部分地)存储在一个或更多个存储器中的计算机可读指令。所述一个或更多个计算机处理器116可以包括，但不限于：中央处理单元(CPU)、数字信号处理器(DSP)、精简指令集计算机(RISC)、复杂指令集计算机(CISC)、微处理器、微控制器、现场可编程门阵列(FPGA)、或其任意组合。计算机处理器还可以包括用于控制系统100的部件之间的通信的芯片组(未示出)。在某些实施方案中，计算机处理器可以基于架构或架构，并且处理器和芯片组可以形成一组处理器和芯片组。所述一个或更多个计算机处理器还可以包括用于处理特定的数据处理功能或任务的一个或更多个应用型专用集成电路(ASIC)，或应用型专用标准产品(ASSP)。
存储器118可以包括一个或更多个非瞬时计算机可读存储介质(“CRSM”)。在一些实施方案中，一个或更多个存储器可以包括非瞬时介质，诸如随机存取存储器(“RAM”)、快闪RAM、磁介质、光介质、固态介质等。一个或更多个存储器可以是易失性的(其中在提供电力的情况下保留该信息)或非易失性的(其中在不提供电力的情况下保留该信息)。另外的实施方案还可以作为包括非瞬时机器可读信号的计算机程序产品(以压缩的或未压缩形式)提供。机器可读信号的实例包括，但不限于，通过因特网或其他网络传送的信号。例如，经由因特网的软件分发可以包括非瞬时机器可读信号。此外，存储器可以存储包括多个计算机可执行指令的操作系统，所述计算机可执行指令可以通过处理器执行操作等离子体处理系统100的各种任务来实现。
图1还包括可以将化学品分配在基底102上的涂覆模块104的一个实施方案的代表性示图122。系统100可以用于以旋转基底、平移基底、或者旋转或平移液体分配器的位置中的任一来分配可以分布在整个基底上的一种或更多种液体化学品。液体分配器124、126可以设置在基底102上方，液体分配器124、126可以使用定位机构128横跨或围绕在基底上方或相邻的任意位置移动。在图1的实施方案中，定位机构128可以如相邻于定位机构128的箭头所示在水平和/或竖直平面内向前和向后移动。定位机构128还可以围绕定位机构128的垂直轴130旋转。定位机构128可以在围绕基底102的不连续位置处分配化学品，或者当定位机构128横跨基底102移动时可以分配化学品。化学品可以以连续的或不连续的方式分配在基底上。化学品可以横跨基底102以几个动作一次一种进行分配，或者化学品可以在相同的位置但以不同的时间进行分配。
基底102可以固定到支持基底的旋转卡盘132上并且可以在化学品分配期间旋转基底102。基底102可以围绕旋转轴134以最高达2200转每分钟(rpm)的速度旋转。化学品分配可以发生在基底102开始旋转之前、期间和/或之后。
在化学品分配之前或之后，可以在退火模块112中对基底102进行处理，退火模块112可以在化学品分配之前加热基底以从基底102中除去水分或者可以加热基底以通过涂覆模块104处理沉积在基底102上的膜。退火模块112可以包括，但不限于，经由传导将热量传递到基底102的电阻加热元件(未示出)。在另一实施方案中，退火模块112可以包括使基底102暴露于辐射的辐射源(未示出)。所述辐射源可以包括，但不限于，紫外光(UV)源(未示出)。退火模块112还可以通过接收来自气体系统108的加热的气体经由对流来加热基底102。退火模块112还可以利用对于基底102或沉积的膜相对惰性的气体处理基底，以防止与周边或周围环境(例如，氧气、水分等)发生化学反应。所述气体还可以用于去除在退火处理期间从沉积膜中脱气的气体或流体。脱气的化学品可以通过去除来自退火模块112中的气体的排气系统110来去除。
图2是可以形成在基底102上的自组装单分子层(SAM)200的一部分的代表性实施方案的示图。在图2中所示的SAM 200旨在用于说明的目的来说明SAM的组成。在应用中，SAM200可以以如将在图4B的描述中所述的以系统方式自身布置在基底102上的多个SAM 200来使用。简言之，SAM 200可以从基底102的表面上形成三维结晶或半结晶结构。SAM 200的厚度可以小于1nm。
SAM 200可以包括端部202、链部204和接合部206。这些部分可以形成SAM 200的构建块，并且在这些部分与基底102之间的相互作用可以形成三维结构。分子自组装可以由于范德华相互作用、疏水相互作用、和/或分子-基底相互作用的结合而在基底102上或上覆膜上(未示出)形成自发地高度有序的低维度结构。
一般地，接合部206可以耦合到或化学吸附到基底102。接合部206可以化学吸引到基底102或基底102上的膜或层，例如羟基(OH-)层。然而，端部202和链部204可以不耦合到或化学吸附到基底102或至少不以与接合部206相同的方式耦合。链部204和端部202，这些构建块可以如图2所示自我组装。作为这种选择性组装的结果，SAM 200可以呈现为竖立：其中接合部206固定到基底102并且端部202和链部206经由接合部206束缚到基底上。
SAM 200可以用于各种应用，并且所述部或构建块的组成可以根据所需的基底102的结构和类型而变化。例如，SAM 200可以用于，但不限于以下应用：润湿和粘附性的控制、耐化学品性、生物相容性、敏感性、用于传感器的分子识别、和/或纳米制造。应用的领域可以包括，但不限于，生物学、电化学和电子学、纳米机电系统(NEMS)和微米机电系统(MEMS)。例如，SAM 200可以用于控制在电化学中的电子转移或保护膜(例如，金属)免受化学品或蚀刻剂影响。SAM 200还可以用于减少NEMS和MEMS部件的粘附。系统100可以用于分配用于任何SAM应用的化学品而没有限制。在一个实施方案中，SAM应用可以是密封多孔膜以防止在随后的加工处理期间的膜的污染。例如，在电子设备中的低k电介质膜可以将金属层彼此隔开或电隔离。然而，如果金属层被直接施加到低k膜中，则电镀工艺可以扩散到多孔低k膜。金属扩散入低k膜将限制低k膜的电隔离能力。然而，SAM 200可以施加到低k膜以防止金属层之间的短路。
在一个实施方案中，接合部206可以包括，但不限于，可以与基底102上的羟基层键合的SixOy分子。然而，接合部可以为能够与基底102键合或化学反应的任何反应性元素。链部204可以包括可以连接或键合在一起的碳元素208的链。尽管图2示出了SAM 200的一部分，但是链部204可以与可以形成较大的SAM结构(在图2中未示出)的邻近链部键合。链部204可以包括可以键合在一起以形成横跨基底102的表面的SAM的三维结构的CxHy分子。端部202可以组装在链部204之上，并且可以基于SAM的应用进行选择。在一个具体的实施方案中，端部202可以包括可以防止水或其他化学品进入在基底102上的低k膜的氨基(例如，NHx)。
在其他实施方案中，自组装技术可以应用于非SAM结构或化学品，其可以包括，但不限于有机硅(酸盐)，例如周期性介孔有机硅(酸盐)(PMO)。
图3是包括自组装二氧化硅302和表面活性剂304的在蒸发诱导自组装之前自组装的PMO层的一部分200的代表性实施方案的示意图。PMO部分200被示出为说明的目的，而不是旨在表示在图5B中示出的完整的PMO层。然而，这种PMO部分200可以与其他PMO部分(未示出)合成，以在基底102上形成可以用于形成低-k膜的周期性结构。PMO层可以与可以具有至少2nm的直径的孔周期性排序。周期性结构本质上可以是结晶的或无定形的。低k膜可以被分类为相对于二氧化硅(SiO2)具有低介电常数的材料。
PMO 200的层(未示出)可以包括通过有机组分桥接在一起的无机组分以在基底102上形成周期性或重复性结构。无机组分可以包括，但不限于，可以包括硅元素和至少一种氧元素的聚倍半硅氧烷(polysilesquixanes)。所述聚倍半硅氧烷组分可以由式OxSi-R-SiOx来表示，其中R可以是PMO的有机桥基。在该示例中，单个有机基团可共价键合到硅元素。在一个具体的实施方案中，二氧化硅302前体化学品可以包括，但不限于，正硅酸四乙酯(TEOS)。
在本实施方案中，二氧化硅分子302可以围绕表面活性剂分子304形成环。二氧化硅302可以包含硅元素和氧元素，其可以形成受表面活性剂介导合成影响的PMO的周期性结构。例如，表面活性剂可以有助于形成所述结构，并且可以被称为结构定向剂，其可包括，但不限于，二元混合物，其可以是阳离子表面活性剂或阴离子表面活性剂。在一个具体的实施方案中，结构定向剂可以包括长链烷基三甲基铵卤化物。
图4A至图4B示出了描述关于SAM实施方案和PMO实施方案的方法的流程图416和附图418。一般地，图4A至图4B的方法可以使用预润湿技术制备接收SAM化学品的基底102或上覆膜。该方法可以用于使用旋涂技术使SAM化学品沉积到基底102上。预润湿技术可以实现以前无法实现的较低的缺陷水平。
在框402中，涂覆模块104可以接收基底102，基底102可以包括在基底102的表面上的氢氧化物层420。可以通过施加无法通过化学品分配系统100实现的清洗液、臭氧处理或等离子体处理(例如，CO2、O2)来产生氢氧化物层420。然而，在其他实施方案中，系统100可以加热或预烘烤基底102和氢氧化物层420或者可以被配置为在将化学品分配到基底102之前对基底102进行冷却或降温。
在框404中，涂覆模块104可以分配第一溶剂溶液422以预润湿基底102的表面。在一个实施方案中，可以从第一分配喷嘴124中分配第一溶剂溶液422。第一溶剂溶液422可以包括，但不限于，包含按重量计不超过10％的水量的溶剂溶液。在一个具体的实施方案中，第一溶剂溶液422的水量可以按重量计不超过2％。例如，第一溶剂溶液422可以为丙二醇单甲醚乙酸酯(PGMEA)。
第一溶剂溶液422可以被分配到基底102的中心。在一个实施方案中，在施加第一溶剂422期间可以不旋转基底102。然而，在其他实施方案中，在施加第一溶剂422期间可以旋转基底102。在图4A实施方案中，施加第一溶剂溶液422而不旋转基底。
在框406中，涂覆模块114可以旋转基底102以如对应于框406的示图中所示横跨基底的表面分布第一溶剂422。在图4A实施方案中，基底102可以围绕旋转轴134进行旋转。以这种方式，第一溶剂溶液422的均匀性利用最高达10mm的边缘排除可以具有不超过2％的均匀性。
旋转速度可以在800rpm至2200rpm之间变化以产生润湿基底102的表面的均匀层。在一个具体的实施方案中，旋转速度可以为约1000rpm以实现第一溶剂422的均匀分布。然而，第一溶剂可以相对于水浓度而变化，如上所述。在这种情况下，旋转速度可以为约2000rpm。
在框408中，涂覆模块104可以将图案化化学品分配到基底102的预润湿表面上。图案化化学品可以用于使单分子层形成在基底102上。图案化化学品426可以包括碳化合物、耦合到所述碳化合物的接合化合物，以及耦合到碳化合物的可以与接合化合物相反的末端化合物。图案化化学品还可以包括第二溶剂，所述第二溶剂可以是PGMEA，但不要求一定是PGMEA。被分配的图案化化学品的量应当使得至少大部分基底被图案化化学品426覆盖。在一个具体的实施方案中，图案化化学品的量应当足以与在基底102上的至少大多数氢氧化物420位点反应。在另一具体实施方案中，图案化化学品的量包括小于0.5mM的碳化合物、接合化合物、和末端化合物。
在施加图案化化学品426期间基底102可以继续旋转。在图案化化学品426分配期间基底102旋转可以在800rpm至2200rpm之间变化。
在一个实施方案中，接合部206可以包括，但不限于，可以与基底102上的羟基层键合的SixOy分子。然而，接合部可以是可以与基底102键合或化学反应的任何反应性元素。链部204可以包括可以连接或键合在一起的碳元素208的链。尽管图2示出了SAM 200的一部分，但是链部204可以与可以形成如图4A所示的较大的SAM结构的相邻链部键合。链部204可以包括可以键合在一起以形成横跨基底102的表面的SAM的三维结构的CxHy分子。端部202可以组装在链部204的上方，并且可以基于SAM的应用进行选择。在一个具体的实施方案中，端部202可以包括可以防止水或其他化学品进入基底102上的低k膜的氨基(例如，NHx)。在一个具体的实施方案中，SAM 200可以包括可以具有约103的分子量的二亚乙基胺(DETA)。
在框410中，基底102可以从涂覆模块104移动到退火模块112，所述退火模块112可以包括电阻加热元件或辐射源(例如，紫外光)。退火温度可以不超过250℃，并且可以施用不超过5分钟以处理图案化化学品。退火可以使得组分在基底102上自组装。在其他实施方案中，可以从系统100中移出基底102，并且以单独的工具(例如，烘箱、炉等)对基底102进行退火。
在一个实施方案中，退火可以实现或改善图案化化学品426自组装的特性以形成横跨基底102的表面有序的SAM层428。具体地，SAM层428的取向可以从通过与框406相关联的图案化化学品426所示的先前的分配状态得到改善。
SAM层428的特性可以包括一个或更多个以下特征：在一个单分子层的厚度范围内横跨晶片的均匀厚度分布，以及适合SAM的端基的均匀的水接触角。在一个实施方案中，这将包括0.88nm的均匀厚度和48度的均匀的水接触角。
图5A至图5B示出了描述关于PMO实施方案的方法的流程图516和附图518。图5A至图5B的方法可以包括制备接收PMO化学品的基底102或上覆膜的预润湿预技术。
在框502中，涂覆模块104可以接收基底102，基底102可以包括在基底102的表面上的阻挡层520。阻挡层520可以包括，但不限定于，Ta/TaxN或可以用于防止化学品渗透到低k介电层的任意其他材料，例如PMO。在其他实施方案中，系统100可以对基底102和阻挡层520进行加热或预烘烤，或者可以被配置为在将化学品分配到基底102之前对基底102进行冷却或降温。
在框504中，涂覆模块104可以分配第一溶剂溶液522以预润湿基底102的表面。在一个实施方案中，可以从第一分配喷嘴124分配第一溶剂溶液522。第一溶剂溶液522可以包括，但不限于，包含按重量计不超过10％的水量的溶剂溶液。在一个具体的实施方案中，第一溶剂溶液522的水量可以按重量计不超过2％。例如，第一溶剂溶液522可以为丙二醇单甲醚乙酸酯(PGMEA)。第一溶剂522可以减少在基底102的表面上的不规则性，所述不规则性可能引起PMO层的粘附性减小或者引起在基底102与随后的PMO层之间的界面处的缺陷。
第一溶剂溶液522可以被分配到基底102的中心。在一个实施方案中，在施加第一溶剂溶液522期间可以不旋转基底102。然而，在其他实施方案中，在施加第一溶剂溶液522期间可以旋转基底102。在图4A实施方案中，施加第一溶剂溶液522而不旋转基底。
在框506中，涂覆模块114可以旋转基底102以如对应于方框506的示图中所示的横跨基底的表面分布第一溶剂溶液522。在图5A实施方案中，基底102可以围绕旋转轴134进行旋转。以这种方式，第一溶剂溶液522的均匀性使用高达10mm的边缘排除可以具有不超过2％的均匀性。
旋转速度可以在800rpm至2200rpm之间变化以产生润湿基底102的表面的均匀层。在一个具体的实施方案中，旋转速度可以为约1000rpm以实现第一溶剂溶液522的均匀分布。然而，第一溶剂可以相对于水浓度而变化，如上所述。在这种情况下，旋转速度可以为约2000rpm。
在框508中，涂覆模块104可以将图案化化学品526分配到基底102的预润湿表面上。图案化化学品526可以用于使PMO层528形成在基底102上。图案化化学品526可以包括可以用于形成如在图5A中的邻近于框508的示图中所示的周期性结构的二氧化硅组分302和表面活性剂组分304。在一个具体的实施方案中，图案化化学品526可以包括周期性介孔有机硅(酸盐)。二氧化硅组分302可以围绕一个或更多个表面活性剂组分304以周期性方式自组装，如在图3的描述中所述。自组装结构528可以包括在基底102上方的两层或更多层周期性结构。
在一个实施方案中，在施加图案化化学品426期间基底102可以继续旋转。在图案化化学品426分配期间基底102的旋转可以在800rpm至2200rpm之间变化。
在一个实施方案中，PMO层428的特性可以包括一个或更多个以下特征：约1.28的折射率、约6GPa的杨氏模量、0.5GPa的硬度、1.4nm的平均孔半径、约37％至41％的孔隙率、和/或不超过2.5的K值。
在框510中，基底102可以移动至退火模块112以从自组装结构528中蒸发表面活性剂，来形成可以形成低k层的PMO层530以使在半导体器件(未示出)中的金属线(未示出)彼此隔离。在这个过程中，自组装结构528的组装可以根据蒸发速率而变化。因此，退火或加热处理的温度和时间可以变化。在一个实施方案中，退火温度可以不超过250℃持续不超过5分钟。
应该理解的是，详细描述部分，而不是摘要部分，旨在用于解释权利要求。摘要部分可以阐述本公开内容的一个或更多个示例性实施方案，但不是所有的示例性实施方案。因而，摘要部分不旨在以任何方式限制本公开内容和所附权利要求。
尽管已经通过描述一个或更多个实施方案来说明本公开内容，并且尽管已经相当详细地描述了实施方案，但是它们并不旨在限定或以任何方式将所附权利要求的范围限制到这类细节。对于本领域技术人员另外的优点和修改将容易出现。因此在更广泛的方面，本发明并不限于具体细节、代表性装置和方法以及说明性的实施例。因此，可以在不脱离总的发明构思的范围的情况下，可以根据这类细节做出修改。

Claims (20)

1.一种用于处理基底的方法，包括：
将所述基底接收在化学分配系统中，所述基底包括在所述基底的表面上的氢氧化物层；
分配第一溶剂溶液以预润湿所述表面，所述第一溶剂溶液包含按重量计不超过10％的水量；
围绕所述基底的中心区旋转所述基底；
将图案化化学品分配到所述预润湿的表面上，所述图案化化学品包含：
碳化合物；
耦合至所述碳化合物的接合化合物；
耦合所述碳化合物的末端化合物，所述末端化合物与所述接合化合物相反；
第二溶剂溶液；
在将所述图案化化学品分配在所述基底上之后对所述基底进行退火。
2.根据权利要求1所述的方法，其中所述接合化合物耦合至所述碳化合物的一端，所述末端化合物耦合至所述碳化合物的与所述接合化合物相反的另一端。
3.根据权利要求1所述的方法，还包括：
在分配所述第一溶剂之前对所述基底进行预烘烤；或者
在分配所述第一溶剂之前对所述基底进行冷却。
4.根据权利要求1所述的方法，其中所述图案化化学品的所述分配包括使用与超过所述氢氧化物层的大部分键合的量。
5.根据权利要求1所述的方法，其中所述图案化化学品包含小于0.5mM的所述碳化合物、所述接合化合物和所述末端化合物。
6.根据权利要求1所述的方法，其中所述第一溶剂包含丙二醇单甲醚乙酸酯(PGMEA)，所述第二溶剂溶液包含PGMEA。
7.根据权利要求1所述的方法，其中所述第一溶剂包含丙二醇单甲醚乙酸酯(PGMEA)，所述第二溶剂溶液包含PGMEA。
8.根据权利要求1所述的方法，其中所述退火包括不超过250℃的温度。
9.根据权利要求8所述的方法，其中所述退火包括不超过5分钟的时间。
10.根据权利要求8所述的方法，其中所述退火包括约5分钟的时间。
11.根据权利要求1所述的方法，其中所述旋转包括不超过2200rpm的旋转速度。
12.根据权利要求1所述的方法，其中所述旋转包括不低于800rpm的旋转速度。
13.根据权利要求1所述的方法，其中所述旋转包括约2000rpm的旋转速度。
14.根据权利要求1所述的方法，其中所述旋转包括约1000rpm的旋转速度。
15.根据权利要求1所述的方法，其中所述水量包括按重量计不超过2％。
16.根据权利要求1所述的方法，其中在所述第一溶剂的所述分配之后开始所述基底的所述旋转。
17.一种用于处理基底的方法，包括：
利用清洗液预处理所述基底；
分配第一溶剂溶液以预润湿旋转基底的表面，所述第一溶剂溶液包含按重量计不超过10％的水量；
围绕所述基底的中心区旋转所述基底；
将图案化化学品分配到所述预润湿的表面上，所述图案化化学品包含周期性介孔有机硅酸盐；
在将所述图案化化学品分配在所述基底上之后对所述基底进行退火。
18.根据权利要求17所述的方法，其中所述旋转包括不低于800rpm的旋转速度。
19.根据权利要求17所述的方法，其中所述退火包括不超过250℃的温度。
20.一种用于处理基底的方法，包括：
分配第一溶剂溶液以预润湿旋转基底的表面，所述第一溶剂溶液包含按重量计不超过10％的水量；
围绕所述基底的中心区旋转所述基底；
将图案化化学品分配到所述预润湿的表面上，所述图案化化学品包含：
碳化合物；
耦合到所述碳化合物的接合化合物；
耦合所述碳化合物的末端化合物；以及
第二溶剂溶液。
CN201480073914.9A 2013-12-17 2014-12-15 在基底上旋涂自组装单分子层或周期性有机硅(酸盐)的系统和方法 Active CN106415803B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361917031P 2013-12-17 2013-12-17
US61/917,031 2013-12-17
PCT/US2014/070385 WO2015095073A1 (en) 2013-12-17 2014-12-15 System and methods for spin-on coating of self-assembled monolayers or periodic organosilicates on a substrate

Publications (2)

Publication Number Publication Date
CN106415803A CN106415803A (zh) 2017-02-15
CN106415803B true CN106415803B (zh) 2019-01-29

Family

ID=53369355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480073914.9A Active CN106415803B (zh) 2013-12-17 2014-12-15 在基底上旋涂自组装单分子层或周期性有机硅(酸盐)的系统和方法

Country Status (6)

Country Link
US (1) US9418834B2 (zh)
JP (2) JP6552009B2 (zh)
KR (1) KR102340755B1 (zh)
CN (1) CN106415803B (zh)
TW (1) TWI594324B (zh)
WO (1) WO2015095073A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105785433A (zh) * 2016-02-04 2016-07-20 中国科学院电子学研究所 Mems电化学地震检波器敏感电极芯片及其制造方法
WO2018170003A1 (en) * 2017-03-13 2018-09-20 Arizona Board Of Regents On Behalf Of Arizona State University Heated device for array synthesis
CN112638547A (zh) * 2018-09-04 2021-04-09 东京毅力科创株式会社 通过使用自组装单层涂层抵御金属污染的方法和系统
KR20200026679A (ko) 2019-06-20 2020-03-11 엘지전자 주식회사 디스플레이 장치 및 반도체 발광소자의 자가조립 방법
CN114830323A (zh) 2019-12-10 2022-07-29 东京毅力科创株式会社 作为牺牲覆盖层的自组装单层
US20210375600A1 (en) * 2020-06-02 2021-12-02 Applied Materials, Inc. Self-assembled monolayer deposition from low vapor pressure organic molecules

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252030A (zh) * 2004-03-02 2008-08-27 气体产品与化学公司 用于制备含溶剂的低介电材料的组合物

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3069762B2 (ja) * 1993-03-25 2000-07-24 東京エレクトロン株式会社 塗布膜形成方法及びその装置
US5773083A (en) 1996-08-02 1998-06-30 Motorola, Inc. Method for coating a substrate with a coating solution
US6147010A (en) 1996-11-14 2000-11-14 Micron Technology, Inc. Solvent prewet and method to dispense the solvent prewet
US6248168B1 (en) * 1997-12-15 2001-06-19 Tokyo Electron Limited Spin coating apparatus including aging unit and solvent replacement unit
JP2000288458A (ja) * 1999-02-03 2000-10-17 Tokyo Electron Ltd 塗布膜形成方法および塗布装置
US6461983B1 (en) 1999-08-11 2002-10-08 Micron Technology, Inc. Method for pretreating a substrate prior to application of a polymeric coat
US6391800B1 (en) 1999-11-12 2002-05-21 Motorola, Inc. Method for patterning a substrate with photoresist
CA2467703A1 (en) * 2001-11-21 2003-06-05 University Of Massachusetts Mesoporous materials and methods
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US20050196974A1 (en) * 2004-03-02 2005-09-08 Weigel Scott J. Compositions for preparing low dielectric materials containing solvents
KR20070083745A (ko) * 2004-09-22 2007-08-24 벤자민 데이비드 해튼 유기실리카 물질 내의 가교 유기 기의 변환방법
US7309658B2 (en) * 2004-11-22 2007-12-18 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7427570B2 (en) * 2005-09-01 2008-09-23 Micron Technology, Inc. Porous organosilicate layers, and vapor deposition systems and methods for preparing same
JP2007114716A (ja) * 2005-09-20 2007-05-10 Tokyo Ohka Kogyo Co Ltd パターン形成方法
KR101157270B1 (ko) * 2006-02-17 2012-06-15 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
JP2007299941A (ja) * 2006-04-28 2007-11-15 Tokyo Electron Ltd レジスト塗布方法、レジスト塗布装置及び記憶媒体
JP5499422B2 (ja) * 2006-06-28 2014-05-21 コニカミノルタ株式会社 有機半導体材料、有機半導体膜、有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP2008171978A (ja) * 2007-01-11 2008-07-24 Konica Minolta Holdings Inc 有機薄膜トランジスタ
JP5325399B2 (ja) * 2007-06-28 2013-10-23 東京応化工業株式会社 塗膜形成方法
US20090297868A1 (en) * 2008-05-27 2009-12-03 Toppan Printing Co., Ltd. Method for Forming Self-Assembled Monolayer Film, and Structural Body and Field-Effect Transistor Having Same
KR101508780B1 (ko) * 2008-09-18 2015-04-03 삼성전자주식회사 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
KR101144915B1 (ko) * 2008-12-08 2012-05-16 광주과학기술원 자기조립단분자막을 이용한 패턴 형성방법
TW201119110A (en) * 2009-11-18 2011-06-01 Metal Ind Res & Dev Ct Fabrication method of organic thin-film transistors
US8623458B2 (en) * 2009-12-18 2014-01-07 International Business Machines Corporation Methods of directed self-assembly, and layered structures formed therefrom
JP5988258B2 (ja) * 2011-07-29 2016-09-07 凸版印刷株式会社 微細構造体の製造方法、複合体の製造方法
JP6186116B2 (ja) * 2012-03-09 2017-08-23 東京応化工業株式会社 ブロックコポリマーを含む層のパターン形成方法、及び下地剤
JP5857864B2 (ja) * 2012-04-23 2016-02-10 東京エレクトロン株式会社 液処理装置、液処理方法及び記憶媒体
US9159558B2 (en) * 2013-03-15 2015-10-13 International Business Machines Corporation Methods of reducing defects in directed self-assembled structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252030A (zh) * 2004-03-02 2008-08-27 气体产品与化学公司 用于制备含溶剂的低介电材料的组合物

Also Published As

Publication number Publication date
KR102340755B1 (ko) 2021-12-17
WO2015095073A1 (en) 2015-06-25
KR20160098431A (ko) 2016-08-18
TWI594324B (zh) 2017-08-01
TW201528369A (zh) 2015-07-16
JP6715416B2 (ja) 2020-07-01
JP2019145792A (ja) 2019-08-29
CN106415803A (zh) 2017-02-15
US9418834B2 (en) 2016-08-16
US20150170903A1 (en) 2015-06-18
JP6552009B2 (ja) 2019-07-31
JP2017505534A (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
CN106415803B (zh) 在基底上旋涂自组装单分子层或周期性有机硅(酸盐)的系统和方法
KR102550236B1 (ko) 유기 막들의 퇴적
KR102394042B1 (ko) 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
TWI602827B (zh) 雙胺基烷氧基矽烷化合物及使用其沉積含矽膜的方法
JP6265496B2 (ja) デバイス上にコーティングを堆積させる改善された堆積法
KR101935645B1 (ko) 유연한 나노구조의 건조를 향상시키는 방법 및 시스템
JP2007311777A (ja) 制御された気孔を形成するための材料及び方法
US20210175118A1 (en) Self-assembled monolayers as sacrificial capping layers
Jeon et al. All‐Solution Processed Multicolor Patterning Technique of Perovskite Nanocrystal for Color Pixel Array and Flexible Optoelectronic Devices
CN105027259A (zh) 具有凹凸构造的构件的制造方法以及通过该制造方法制造出的具有凹凸构造的构件
JP7428777B2 (ja) 表面処理方法、表面処理剤、及び基板上に領域選択的に製膜する方法
JP2008101208A (ja) コーティング溶液の調製方法および基板をコーティングするための同コーティング溶液の使用方法
KR20210123030A (ko) 실리카 코팅된 페로브스카이트 나노입자의 제조 방법, 이로부터 제조된 나노입자의 박막 제조 방법 및 이의 패턴 형성 방법
JP6795331B2 (ja) シリカ膜の製造方法、シリカ膜および電子素子
JP2019121777A (ja) 表面処理方法、表面処理剤、及び基板上に領域選択的に製膜する方法
US10453729B2 (en) Substrate treatment apparatus and substrate treatment method
JP2018520518A5 (zh)
TW593742B (en) Photolytic conversion process to form patterned amorphous film
JP2015052101A (ja) 膜形成用材料
KR20210077775A (ko) 웨이퍼 상의 결함, 금속 입자 오염 및 막 성장을 억제하기 위한 시스템 및 방법
JP4556550B2 (ja) 基板への成膜材の塗布方法、基板被膜装置、及び成膜材の塗布プログラム
JP6358416B2 (ja) アルコキシシリル基を含有する固体撮像素子用高屈折率膜形成組成物
WO2023283072A1 (en) Selective film formation using a self-assembled monolayer
JP2002093796A (ja) 低誘電率シリカ系被膜付半導体基板および低誘電率シリカ系被膜の形成方法
JP2009295484A (ja) 有機ｅｌ表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant