JP6715416B2 - 基板への周期的オルガノシリケートまたは自己組織化モノレイヤのスピンオンコーティングのためのシステムおよび方法 - Google Patents

基板への周期的オルガノシリケートまたは自己組織化モノレイヤのスピンオンコーティングのためのシステムおよび方法 Download PDF

Info

Publication number
JP6715416B2
JP6715416B2 JP2019027224A JP2019027224A JP6715416B2 JP 6715416 B2 JP6715416 B2 JP 6715416B2 JP 2019027224 A JP2019027224 A JP 2019027224A JP 2019027224 A JP2019027224 A JP 2019027224A JP 6715416 B2 JP6715416 B2 JP 6715416B2
Authority
JP
Japan
Prior art keywords
substrate
sam
self
chemistry
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019027224A
Other languages
English (en)
Other versions
JP2019145792A (ja
Inventor
ロモ ネグレイラ，アイノア
ロモ ネグレイラ，アイノア
ナフス，カスリーン
雄平 桑原
雄平 桑原
松永　浩一
浩一 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2019145792A publication Critical patent/JP2019145792A/ja
Application granted granted Critical
Publication of JP6715416B2 publication Critical patent/JP6715416B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本願は、2013年12月17日に出願された先願の同時係属中の仮出願、61／917,031号における利益を主張するものであり、この仮出願の内容は、本願の参照として取り入れられている。
本願は、半導体処理技術に関し、特に、基板へのオルガノシリケートおよび自己組織化モノレイヤのスピンオンコーティングのためのシステムおよび方法に関する。
半導体装置などのためのナノ加工技術は、低い誘電率を有する膜を用いた、より微細な寸法の形状特徴物に進展している。分子自己組織化（MSA）技術を使用することにより、フォトリソグラフィ技術の機能を拡張し得る代替レジスト材料の形成による、形状（例えばフォトリソグラフィ）の限界が克服される。また、低誘電率膜も、MSA技術により形成され得る。MSA技術では、外部誘導なしで、または自己誘導方式で、分子から構造が形成される。この方法では、既存の部材（例えば分子）から、部材および／または基板の間の相互作用に基づいて、組織化構造またはパターンが形成される。現在の手法では、MSA材料形成は、基板を化学槽に浸漬させ、モノレイヤを形成することにより行われる。低誘電率膜は、化学気相成膜（CVD）技術を用いて形成される。
これらの方法では、これらの膜の化学物質のコストは、これらの膜の形成に必要な化学物質の量および時間に依存する。従って、これらの膜の形成に使用される化学物質の量を抑制する技術が要望されている。
本願は、基板上にフォトレジスト膜および／または低誘電率（low-k）膜を形成する分子自己組織化（MSA）化学物質により、基板にスピンコーティングするための処理システムに関する。スピンコーティング処理システムは、MSA化学物質を受容し、基板上にMSA化学物質をスピンコートするスピンコーティングチャンバと、スピンコーティング処理の後に、基板を熱的に処理するアニールチャンバと、を有しても良い。また、ある実施例では、スピンコーティング処理システムは、スピンコーティング処理の前に、基板を予備処理または予備ウェッティング処理しても良い。
スピンコーティングチャンバは、液体供給システムを有し、これは、連続してまたは並列的に、基板上に1または2以上の化学物質を分配しても良い。分配された化学物質は、MSA化学物質の分配の前に、基板の予備処理に使用されても良い。MSA化学物質により形成される膜の種類は、これに限られるものではないが、自己組織化モノレイヤ（SAM）、およびオルガノシリケート（例えば、周期的メゾポーラスオルガノシリケート（PMO））を含んでも良い。まとめると、SAMおよびPMOは、単分子有機膜を有し、これは、1nm未満の厚さを有しても良い。膜は、特定のまたは秩序化された態様で、基板におよび／または相互に結合するように設計された、複数の分子を有しても良い。しかしながら、ある例では、基板は、特定の方法で、MSA化学物質と反応するように、または基板の表面にわたるMSAの被覆を容易にするように、予備処理されても良い。
あるSAMの実施例では、基板を処理する方法は、基板の表面に水酸化物層を形成するステップを有し、SAMの一部が引き寄せられまたは結合され、特定の態様で、SAMが基板に配向されまたは結合されても良い。また、システムは、第1の溶媒（例えばPGMEA）を分配し、基板を予備ウェッティング処理し、MSA化学物質が基板の表面をより容易に流れるようにしても良い。第1の溶媒は、質量比で10％以下の水分量を有しても良い。ある特定の実施例では、水分量は、溶媒の質量の1％以下であっても良い。別の実施例では、基板は、ベークされ、第1の溶媒を分配する前に、基板から水分が除去されても良い。ある例では、予備ベークに続き、第1の溶媒を分配する前に、基板が冷却されても良い。
この実施例では、システムは、回転チャックを有し、このチャックは、基板をスピンコーティングチャンバ内に固定しても良い。基板の回転開始後に、第1の溶媒が設置されても良い。回転速度は、プロセスに応じて変化し、毎分回転数800から2200（rpm）の間であっても良い。ある特定の実施例では、回転速度は、約1000rpmまたは約2000rpmであっても良い。システムは、基板にパターン化化学物質（SAM）を分配し、その後、基板の回転が開始されても良い。パターン化化学物質は、これに限られるものではないが、SAMを有し、このSAMは、炭素化合物、該炭素化合物と結合された結合化合物、炭素化合物と結合された末端化合物、および第2の溶媒液を有しても良い。ある実施例では、炭素化合物は、炭素分子の鎖を有し、これらの鎖は、相互に結合され、1nm以下の長さの薄いモノレイヤが形成されても良い。末端化合物は、炭素化合物の一つの端部またはその近傍に配置され、結合化合物は、炭素化合物の反対の端部、または反対の側に配置される。結合化合物は、末端化合物の分子よりも基板に結合され易い、いかなる分子を有しても良い。ある例では、結合化合物分子は、末端化合物の分子に比べて、基板上の水酸化物界面により引き寄せられ、またはより結合される。パターン化化学物質の分配量は、基板の表面と完全に反応する上で十分な量であり、または基板を覆うのに十分な量である。ただし、パターン化化学物質の凝集、または基板の代わりにSAMが相互に結合することによる粒子の形成が回避される量である。ある特定の実施例では、パターン化化学物質は、炭素化合物、結合化合物、および末端化合物の0.5mM未満である。ある実施例では、第1および第2の溶媒は、PGMEAであるが、溶媒が同じである必要はない。
この実施例では、アニールチャンバ内、またはスピンコーティングシステムのモジュール内で、アニール処理が行われても良い。アニール処理または熱処理は、熱および／または放射線加熱により、実施されても良い。例えば、ある実施例では、アニールモジュールは、加熱素子（例えばベークプレート）を有し、これは、5分間、250℃以下で基板を加熱しても良い。ある特定の実施例では、加熱温度は、5分以下で約200℃である。別の実施例では、アニールモジュールは、光源（例えば紫外線（UV）ランプ）を有し、光放射線を基板に照射しても良い。
PMOの実施例では、MSA化学物質をスピンコーティングする方法は、SAMの方法と同様であるが、パターン化化学物質が、周期的メゾポーラスオルガノシリケートのようなオルガノシリケートであっても良い点が異なる。PMOは、これに限られるものではないが、シリカ化合物および表面活性剤成分を有し、自己組織化により、円柱状の有機構造の配列が形成されても良い。
本願の明細書に組み込まれ、明細書の一部を構成する添付図面には、前述の本発明の一般的な記載、および以下の詳細な説明とともに、本発明の実施例が示されており、本発明を説明するために援用される。また、参照符号の最左の数字は、参照符号が最初に存在する図面を表す。
スピンコーティング処理システムの代表実施例を示した図であり、スピンコーティング処理システムのコーティングモジュールの断面図を含む図である。 自己組織化モノレイヤの一部の代表実施例を示した図である。 自己組織化シリカおよび界面活性剤を含む自己組織化PMO層の一部の代表実施例を示した図である。 SAM実施例の方法を表すフロー図および添付図である。 SAM実施例の方法を表すフロー図および添付図である。 PMO実施例の方法を表すフロー図および添付図である。 PMO実施例の方法を表すフロー図および添付図である。
以下の詳細な説明では、本発明による一実施例を示すため、添付図を参照する。詳細な説明において、「一実施例」、「実施例」、「一例としての実施例」等は、示された一例としての実施例が特定の特徴物、構造または特性を含むことを示す。ただし、各一例としての実施例は、特定の特徴物、構造または特性を、必ずしも含む必要はない。また、そのような文言は、必ずしも同じ実施例を表す必要はない。また、特定の特徴物、構造または特性がある実施例において一緒に記載されている場合、明確に記載されているかどうかにかかわらず、当業者の知識の範囲内で、そのような特徴物、構造または特性は、他の一例としての実施例とともに影響を受ける。
基板は、装置、特に、半導体または他の電子装置のいかなる材料部分または構造を含んでも良く、例えば、半導体基板のようなベース基板構造、または薄膜のようなベース基板構造上のもしくはこれを覆う層であっても良い。従って、基板は、いかなる特定のベース構造、下地層もしくは上部層、パターンもしくは未パターンに限定されるものでもない。むしろ、これは、そのような層もしくはベース構造、ならびに層および／またはベース構造の任意の組み合わせを含むことが想定される。以下の記載では、特定の種類の基板が参照されるが、これは、一例であって、限定を意味するものではない。基板は、直径が少なくとも150mmの丸い基板を含んでも良く、これに限られるものではないが、以下の元素を含んでも良い：シリコン、ガリウム、または亜鉛。
以下の実施例の詳細な説明には、本発明の一般的な性質を明記する。当業者は、過度の実験を行わずに、本発明の範囲から逸脱しないで、当業者の知識を適用することにより、そのような一実施例を容易に変更し、および／または各種用途に適合させることができる。従って、そのような適合および修正は、本願の範囲内にあり、本願における示唆および指図に基づく一実施例の複数の等価物を意図するものである。本願における使用語または専門用語は、限定的ではなく、記載目的で使用され、本願明細書の専門用語または使用語は、当業者により、本願の示唆を踏まえて解されることが理解される。
図1には、コーティングモジュール104を用いて、基板102上に化学物質を分配する、スピンコーティング処理システム100を示す。コーティングモジュールは、1以上の種類の液体化学物質を分配する液体供給システム106と流体連通されている。また、システム100は、コーティングモジュール104にガスを提供するガス供給システム108を有しても良い。このガスは、排気システム110を介して除去される。また、排気システムには、液体ドレインが導入され、コーティングモジュール104からの液体が除去されても良い。また、システム100は、アニールモジュール112を有しても良く、これは、化学物質が分配された後、基板をベークしたり、光放射線を印加することができる。制御器114が使用され、電気的通信ネットワーク116を用いて、システム100の部材が制御される。ネットワークは、システム100の部材間で、コンピュータ実施可能な指令もしくは電気信号を送信または受信する。制御器114は、1または2以上のコンピュータプロセッサ116と、メモリ部材118とを有し、後者は、コンピュータプロセッサ、または他のロジック／処理装置で実施され得るコンピュータ実施可能な指令を保管する。制御器114は、レシピまたは処理条件ルーチンを保管し、これは、システム100の部材を制御し、または誘導することにより実施され、コーティングモジュール104および／またはアニールモジュール112内のある条件が得られても良い。部材間の通信は、破線120に示すように、当業者に知られた処理および電気的通信技術を介して実施されても良い。
コンピュータプロセッサ116は、1または2以上の処理コアを有し、1または2以上のメモリに保管されたコンピュータ可読指令（の少なくとも一部）をアクセスおよび実行するように構成されても良い。1または2以上のコンピュータプロセッサ116は、これに限られるものではないが、中央演算ユニット（CPU）、デジタル信号プロセッサ（DSP）、縮小命令セットコンピュータ（RISC）、複合命令セットコンピュータ（CISC）、マイクロプロセッサ、マイクロコントローラ、フィールドプログラマブルゲートアレイ（FPGA）、またはこれらの組み合わせを有しても良い。また、コンピュータプロセッサは、システム100の部材間の通信を制御する、チップセット（図示されていない）を有しても良い。ある実施例では、コンピュータプロセッサは、インテル（登録商標）アーキテクチャー、またはARM（登録商標）アーキテクチャー系であっても良く、チップセットは、インテル（登録商標）プロセッサとチップセットのファミリーからのものであっても良い。また、1または2以上のコンピュータプロセッサは、特定のデータ処理機能またはタスクを取り扱うための、1または2以上の特定用途向け集積回路（ASIC）または特定用途向け標準品（ASSP）を有しても良い。
メモリ118は、1または2以上の非一時的コンピュータ可読貯蔵媒体（CRSM）を有しても良い。ある実施例では、1または2以上のメモリは、ランダムアクセスメモリ（RAM）、フラッシュRAM、磁気媒体、光学媒体、半導体媒体などのような、非一時的媒体を有しても良い。1または2以上のメモリは、揮発性（電力供給の間、情報が維持される）であっても、不揮発性（電力供給なしで情報が維持される）であっても良い。また、追加の実施例は、非一時的マシン可読信号（圧縮されたまたは未圧縮の形態）を含む、コンピュータプログラム製品として提供される。マシン可読信号の例には、これに限られるものではないが、インターネットまたは他のネットワークにより伝送される信号が含まれる。例えば、インターネットを介したソフトウェアの頒布は、非一時的マシン可読信号を含む。また、メモリは、複数のコンピュータ実行指令を含む、オペレーティングシステムを保管し、これは、プロセッサで実施され、各種タスクが実行され、プラズマ処理システム100が作動されても良い。
また、図1には、基板102に化学物質を分配するコーティングモジュール104の一実施例の代表図122を示す。システム100は、1または2以上の液体化学物質の分配に使用されても良い。これは、基板を回転しもしくは基板を平行移動し、または液体分配器の位置を回転もしくは平行移動させることにより、基板にわたって分配されても良い。液体分配器124、126は、基板102の上部に配置され、任意の位置に移動され、または位置決め機構128を用いて、基板102に近接した位置に移動されても良い。図1において、位置決め機構128は、該位置決め機構128の近傍の矢印で示されているように、水平面および／または垂直面において、前方および後方に移動しても良い。また、位置決め機構128は、位置決め機構128の垂直軸130の周囲を回転しても良い。位置決め機構128は、基板102の周囲の個々の位置に化学物質を分配し、またはこれらは、位置決め機構128の基板102をわたる移動により、分配されても良い。化学物質は、連続的に、または断続的に、基板上に分配されても良い。化学物質は、基板102をわたるいくつかの移動において、1回ずつ分配され、または化学物質は、異なる時間で、同じ位置に分配されても良い。
基板102には、回転チャック132が固定され、このチャックは、基板を支持し、化学物質の分配の間、基板102を回転する。基板102は、回転軸134の周りに、最大毎分回転数2200（rpm）の速度で回転されても良い。化学物質の分配は、基板102の回転の開始前、開始中、および／または開始後に、生じても良い。
化学物質の分配の前後に、基板102は、アニールモジュール112で処理されても良い。アニールモジュールは、化学物質が分配される前、またはコーティングモジュール104により基板102に設置された膜が処理される前に、基板102から水分が除去されるまで、基板を加熱する。アニールモジュール112は、これに限られるものではないが、熱伝導により基板102に熱を伝達する、抵抗性加熱素子（図示されていない）を有しても良い。別の実施例では、アニールモジュール112は、放射線源（図示されていない）を有し、基板102が放射線に暴露されても良い。放射線源は、これに限られるものではないが、紫外線（UV）源（図示されていない）を有しても良い。また、アニールモジュール112は、ガスシステム108からの加熱ガスを受容することにより、対流を介して基板102を加熱しても良い。また、アニールモジュール112は、周囲または周囲環境（例えば酸素、水分等）との化学反応を抑制するため、基板102または成膜された膜に対して比較的不活性なガスを用いて、基板を処理しても良い。また、ガスを使用して、アニール処理中に成膜された膜から脱ガスされた、気体または流体を除去しても良い。脱ガスされた化学物質は、アニールモジュール112からのガスを除去する排気システム110により除去される。
図2には、基板102上に形成された自己組織化層（SAM）200の一部の代表実施例を示す。図2に示されたSAM200は、SAMの構成の一例を説明するためのものである。本願において、SAM200は、複数のSAM200で使用されても良い。これらは、図4Bに示すように、系統的な態様で、基板102上に自身で配置される。簡単に言えば、SAM200は、基板102の表面から、3次元結晶または準結晶構造を形成する。SAM200は、1nm未満の厚さを有する。
SAM200は、末端部202、鎖部204、および結合部206を有しても良い。これらの部分は、SAM200の基礎ブロックを構成し、これらの部分と基板102の間の相互作用により、3次元構造が形成される。分子自己組織は、ファンデルワールス相互作用、疎水性相互作用、および／または分子−基板相互作用の組み合わせによるものであり、基板102または上部の膜（図示されていない）の上に、自発的に、高度に秩序化された低次元構造が形成される。
簡単に言えば、結合部206は、基板102に結合され、または化学的に吸着される。結合部206は、基板102または基板102上の膜もしくは層、例えばヒドロキシル（OH-）層に、化学的に引き寄せられても良い。しかしながら、末端部202および鎖部204は、基板102と結合されず、または化学吸着されず、あるいは少なくとも、結合部206と同様の方法では結合されない。これらの基礎ブロックにおいて、鎖部204および末端部202は、図2に示すように、自身で組織化される。この選択的な組織化の結果、SAM200は、基板102に固定された結合部206により、直立し、末端部202および鎖部206は、結合部206を介して基板に拘束されるように見える。
SAM200は、各種用途に使用されても良く、各部または基礎ブロックの組成は、基板102の所望の構造および種類に依存して変化しても良い。例えば、SAM200は、これに限られるものではないが、以下の用途に使用されても良い：濡れおよび接着の制御、化学的抵抗、生物互換性、鋭敏化、センサの分子認識、および／またはナノ加工。適用の領域は、これに限られるものではないが、生物学、電気化学および電子工学、ナノ電気機械システム（NEMS）、およびマイクロ電気機械システム（MEMS）。例えば、SAM200を使用して、電気化学の電子輸送を制御したり、膜（例えば金属）を化学物質またはエッチャントから保護したりしても良い。また、SAM200を使用して、NEMSまたはMEMS成分の固着を抑制しても良い。システム100は、これに限られるものではないが、任意のSAM用途の化学物質の分配に使用されても良い。ある実施例では、SAMの用途は、多孔質膜をシールし、後続のプロセス処理の間、膜の汚染を抑制することであっても良い。例えば、電気装置におけるlow-k誘電膜は、金属層を相互に分離し、または電気的に絶縁する。しかしながら、金属層がlow-k膜に直接設置されると、電気めっきプロセスにより、金属が多孔質low-k膜に拡散する。low-k膜への金属の拡散は、low-k膜の電気的絶縁性能を低下させる。しかしながら、low-k膜にSAM200が設置されると、金属層の間の短絡が抑制される。
ある実施例では、結合部206は、これに限られるものではないが、SixOy分子を有し、これは、基板102上のヒドロキシル層と結合されても良い。ただし、結合部は、基板102と結合または化学的に反応する、いかなる反応素子であっても良い。鎖部204は、炭素原子208の鎖を有し、これらは、相互に接続または結合されても良い。図2では、SAM200の一部が示されているが、鎖部204は、隣接する鎖部に結合され、より大きなSAM構造（図2には示されていない）が形成されても良い。鎖部204は、CxHy分子を有し、これらは、相互に結合され、基板102の表面にわたって、SAMの3次元構造を形成しても良い。末端部202は、鎖部204の上に組織化され、SAMの用途に基づいて選定されても良い。ある特定の実施例では、末端部202は、アミノ基（例えばNHx）を有し、これは、水分または他の化学物質が、基板102上のlow-k膜に侵入することを抑制しても良い。
他の実施例では、これに限られるものではないが、周期的メゾポーラスオルガノシリケート（PMO）のようなオルガノシリケートを含む、非SAM構造または化学物質に、自己組織化技術を適用しても良い。
図3には、自己組織化PMO層の部分200の代表実施例を示す。この層は、気化誘導自己組織化の前に、自己組織化シリカ302および表面活性剤304を有する。PMO部分200は、一例を示す目的で示されており、図5Bに示すような、完成したPMO層を表すことを意図するものではない。ただし、このPMO部分200は、他のPMO部分（図示されていない）とともに合成され、基板102上のlow-k膜の形成に使用される周期構造が形成されても良い。PMO層には、直径が少なくとも2nmのポアが周期的に配列されても良い。周期構造は、実質的に結晶質であってもアモルファスであっても良い。low-k膜は、二酸化ケイ素（SiO2）に比べて低い誘電率を有する材料として分類される。
PMO200の層（図示されていない）は、有機成分によって相互に架橋された無機成分を有し、基板102上に周期構造または繰り返し構造が形成されても良い。無機化合物は、これに限られるものではないが、ポリシルセスキオキサン（polysilesquixane）を有し、これは、シリコン元素と少なくとも一つの酸素元素とを有しても良い。ポリシルセスキオキサン成分は、一般式OxSi-R-SiOxによって表され、ここでRは、PMOの有機架橋基であっても良い。この例では、個々の有機基は、シリコン元素と共有結合される。ある特定の実施例では、シリカ302前駆体化学物質は、これに限られるものではないが、テトラエチルオルトシリカ（TEOS）を有しても良い。
この実施例では、シリカ分子302は、表面活性剤分子304の周囲にリングを形成する。シリカ302は、シリコン元素と、酸素元素とを有し、表面活性剤介在合成による影響を受けたPMOの周期構造が形成される。例えば、表面活性剤は、構造の形成を助長し、構造誘導剤と称される。これは、これに限られるものではないが、カチオン性表面活性剤またはアニオン性表面活性剤である二次元混合物であっても良い。ある特定の実施例では、構造誘導剤は、長鎖のアルキルトリメチルハロゲン化アンモニウム（alkytrimethyl ammonium halide）を有する。
図4A乃至図4Bには、SAM実施例およびPMO実施例の方法を示す、フロー図416および添付図418を示す。概して、図4A乃至4Bの方法は、予備ウェッティング技術を使用して、SAM化学物質を受容する基板102または上部膜を調製する。この方法を用いることにより、スピンオン技術を用いて、基板102上にSAM化学物質を設置することができる。予備ウェッティング技術では、これまでにできなかった低い欠陥レベルが可能となる。
ブロック402では、コーティングモジュール104は、基板102を受容する。基板102は、表面に水酸化物（hydroide）層420を有しても良い。水酸化物層420は、洗浄液の設置、オゾン処理、またはプラズマプロセス（例えばCO2、O2）により形成される。これは、化学物質分配システム100により実施されなくても良い。ただし、他の実施例では、システム100は、基板102および水酸化物層420を加熱しもしくは予備ベークし、または基板102に化学物質を分配する前に、基板102を冷却するように構成される。
ブロック404では、基板102の表面の予備ウェッティングのため、コーティングモジュール104が第1の溶媒液422を分配する。ある実施例では、第1の溶媒液422は、第1の分配ノズル124から分配されても良い。第1の溶媒液422は、これに限られるものではないが、質量比で10%以下の水分を含む溶媒液を有する。ある特定の実施例では、第1の溶媒液422の水分量は、質量比で2％以下である。例えば、第1の溶媒液422は、プロピレングリコールモノメチルエーテルアセテート（PGMEA）であっても良い。
第1の溶媒液422は、基板102の中央に分配されても良い。ある実施例では、基板102は、第1の溶媒液422の設置の間、回転されない。ただし、別の実施例では、基板102は、第1の溶媒液422の設置の間、回転されても良い。図4Aの実施例では、第1の溶媒液422の設置中、基板は回転されない。
ブロック406では、コーティングモジュール114は、基板102を回転し、ブロック406に対応する図に示すように、第1の溶媒液422が基板の表面にわたって分配される。図4Aの実施例では、基板102は、回転軸134の周りに回転される。この方法では、第1の溶媒液422の均一性は、最大10mmの端部を除き、2％以下の均一性を有する。
回転速度は、800rpmから2200rpmの間であり、基板102の表面を濡らす、均一な層が形成される。ある特定の実施例では、回転速度は、約1000rpmであり、第1の溶媒422の均一な分配が得られる。ただし、第1の溶媒は前述のように、水分濃度が変化しても良い。この場合、回転速度は、約2000rpmであっても良い。
ブロック408では、コーティングモジュール104は、基板102の予備ウェッティング表面に、パターン化化学物質を分配しても良い。パターン化化学物質を用いることで、基板102上にモノレイヤを形成することが可能となる。パターン化化学物質426は、炭素化合物、炭素化合物に結合された結合化合物、および結合化合物とは反対側の炭素化合物に結合された末端化合物を含んでも良い。また、パターン化化学物質は、第2の溶媒を有しても良い。これは、PGMEAであっても良いが、PGMEAでなくても良い。分配されるパターン化化学物質の量は、少なくとも基板の大部分が、パターン化化学物質426によって被覆される量である必要がある。ある特定の実施例では、パターン化化学物質の量は、基板102の少なくとも大部分の水酸化物420のサイトが反応するのに十分な量である必要がある。別の特定の実施例では、パターン化化学物質の量は、炭素化合物、結合化合物、および末端化合物の0.5mM未満である。
パターン化化学物質426の設置の間、基板102は回転を継続しても良い。パターン化化学物質426の分配の間、基板102の回転は、800rpmから2200rpmの間で変化しても良い。
ある実施例では、結合部206は、これに限られるものではないが、SixOy分子を有し、これは、基板102上の水酸化物層と結合しても良い。ただし、結合部は、基板102と結合可能な、または化学的に反応可能な、いかなる反応素子であっても良い。鎖部204は、相互に接続または結合される、炭素元素208の鎖を有しても良い。図2には、SAM200の一部が示されているが、鎖部204は、隣接する鎖部と結合され、図4Aに示すような、より大きなSAM構造が形成されても良い。鎖部204は、CxHy分子を有し、これは、相互に結合され、基板102の表面にわたって、SAMの3次元構造が形成されても良い。末端部202は、鎖部204の上に形成され、SAMの用途に基づいて選定される。ある特定の実施例では、末端部202は、アミノ基（例えばNHx）を有し、これは、水分または他の化学物質が基板102上のlow-k膜に侵入することを抑制しても良い。ある特定の実施例では、SAM200は、ジエチレンアミン（DETA）を有し、これは、約103の分子量を有しても良い。
ブロック410では、基板102は、コーティングモジュール104から、抵抗性加熱素子または放射線源（例えばUV光）を有するアニールモジュール112に移動される。アニール温度は、250℃以下であり、5分以下の時間で実施され、パターン化化学物質が処理される。アニール処理により、基板102上の成分の自己組織化が可能になる。別の実施例では、基板102は、システム100から取り出され、別個の装置（例えばベークオーブン、炉など）でアニール処理される。
ある実施例では、アニール処理により、パターン化化学物質426の特性の自己組織化が可能になり、または改善され、基板102の表面にわたって配列されたSAM層428が形成されても良い。特に、SAM層428の配列位置は、ブロック406に関連するパターン化化学物質426によって示された前の分配状態から改善される。
SAM層428の特性は、1または2以上の以下の特性を有しても良い：1モノレイヤの厚さの範囲内でのウェハにわたる均一厚さ分布、およびSAMの末端基に適した均一な水接触角。ある実施例では、これは、0.88nmの均一厚さを有し、48°の均一な水接触角を有する。
図5A乃至5Bには、PMOの実施の方法を説明するフロー図516および添付図518を示す。図5A乃至5Bの方法は、PMO化学物質を受容するための、基板102または上部膜を調製する、予備ウェッティング技術を含む。
ブロック502では、コーティングモジュール104は、基板102を受容する。基板102は、表面にバリア層520を有しても良い。バリア層520は、これに限られるものではないが、Ta／TaxNを有し、またはPMOのような、化学物質がlow-k誘電層に侵入することを抑制するために使用され得る他の材料を有しても良い。別の実施例では、システム100は、基板102およびバリア層520を加熱しもしくは予備ベークし、あるいは基板102に化学物質が分配される前に、基板102を冷却するように構成されても良い。
ブロック504では、コーティングモジュール104は、第1の溶媒液522を分配し、基板102の表面を予備ウェッティングしても良い。ある実施例では、第1の溶媒液522は、第1の分配ノズル124から分配されても良い。第1の溶媒液522は、これに限られるものではないが、質量比で10％以下の水分量を含む溶媒液を有する。ある特定の実施例では、第1の溶媒液522は、質量比で2％以下の水分量を有する。例えば、第1の溶媒液522は、プロピレングリコールモノメチルエーテルアセテート（PGMEA）であっても良い。第1の溶媒522は、基板102の表面の不規則性を低減する。不規則性は、PMO層の密着性の低下、または基板102とその後のPMO層の間の界面に欠陥を引き起こす可能性がある。
第1の溶媒液522は、基板102の中央に分配されても良い。ある実施例では、第1の溶媒液522の適用の間、基板102は、回転されない。ただし、別の実施例では、第1の溶媒液522の適用の間、基板102は回転されても良い。図4Aの実施例では、第1の溶媒液522の設置の間、基板は、回転されていない。
ブロック506では、コーティングモジュール114は、基板102を回転し、ブロック506に対応する図に示すように、基板の表面にわたって、第1の溶媒522が分配される。図5Aの実施例では、基板102は、回転軸134の周囲で回転される。この方法では、第1の溶媒液522の均一性は、最大10mmの端部を除き、2％以下の均一性を有する。
回転速度は、800rpmから2200rpmの間であり、基板102の表面を濡らす、均一な層が形成される。ある特定の実施例では、回転速度は、約1000rpmであり、第1の溶媒液522の均一な分配が得られる。ただし、第1の溶媒は前述のように、水分濃度が変化しても良い。この場合、回転速度は、約2000rpmであっても良い。
ブロック508では、コーティングモジュール104は、基板102の予備ウェッティング処理表面に、パターン化化学物質526を分配しても良い。パターン化化学物質526を用いることで、基板102上にPMO層528を形成することが可能となる。パターン化化学物質526は、シリカ成分302および表面活性剤成分304を有しても良く、これらを用いて、ブロック508に隣接して示されている図5Aに示すような周期構造が形成される。ある特定の実施例では、パターン化化学物質526は、周期的メゾポーラスオルガノシリケートを有しても良い。シリカ成分302は、図3に示すように、周期的な態様で、1または2以上の表面活性剤成分304の周囲に自己組織化されても良い。自己組織化構造528は、基板102の上部に、周期構造の2または3以上の層を有しても良い。
ある実施例では、パターン化化学物質426の設置の間、基板102は、回転を継続しても良い。パターン化化学物質426の分配の間、基板102の回転は、800rpmから2200rpmの間で変化しても良い。
ある実施例では、PMO層428の特性は、以下の1または2以上の特性を有する：屈折率が約1.28であり、ヤング率が約6GPaであり、硬度（hardness）が0.5GPaであり、平均ポア径が1.4nmであり、ポロシティが約37％乃至41％であり、および／またはK値が2.5以下である。
ブロック510では、基板102は、アニールモジュール112に移動され、自己組織化構造528から表面活性剤が気化され、PMO層530が形成されても良い。PMO層530は、low-k層を形成し、半導体装置（図示されていない）において、金属ライン（図示されていない）を相互に絶縁しても良い。このプロセスでは、自己組織化構造528の形成は、気化速度によって変化する。従って、アニール処理または加熱処理の温度および時間は、変えても良い。ある実施例では、アニール温度は、5分以下の場合、250℃以下であっても良い。
要約書ではなく詳細な説明の部分が、請求項の解釈に使用されることは明らかである。要約書には、本発明の1または2以上の実施例を示すことができるが、全ての実施例を示すことはできない。従って、要約書は、いかなる方法においても、本発明および添付の特許請求の範囲を限定することを意図するものではない。
1または2以上の実施例の記載により本発明について説明し、実施例ではかなり詳細に説明したが、これらは、いかなる方法でも、添付の特許請求の範囲の記載を、そのような詳細なものに限定することを意図するものではない。当業者には、追加の利点および修正が容易に認められる。従って、より広い態様において、本発明は、特定の細部、一例として示され記載された代表的な機器および方法に限定されるものではない。同様に、本発明の一般的な概念の範囲から逸脱しないで、そのような細部からの逸脱が可能である。

Claims (3)

  1. 基板を処理する方法であって、
    洗浄溶液で基板を予備処理するステップと、
    前記回転基板の表面を予備ウェッティング処理するため、第1の溶媒液を分配するステップであって、前記第1の溶媒液は、質量比で10％以下の水分量を有する、ステップと、
    前記基板の中央領域の周りで前記基板を回転するステップと、
    前記予備ウェッティング処理された表面に、パターン化化学物質を分配するステップであって、前記パターン化化学物質は、周期的メゾポーラスオルガノシリケートを有する、ステップと、
    前記基板に前記パターン化化学物質を分配するステップに引き続き、前記基板をアニール処理するステップと、
    を有する方法。
  2. 前記回転は、800rpm以上の回転速度を有する請求項1に記載の方法。
  3. 前記アニール処理は、250℃以下の温度を有する請求項1に記載の方法。
JP2019027224A 2013-12-17 2019-02-19 基板への周期的オルガノシリケートまたは自己組織化モノレイヤのスピンオンコーティングのためのシステムおよび方法 Active JP6715416B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361917031P 2013-12-17 2013-12-17
US61/917,031 2013-12-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016540536A Division JP6552009B2 (ja) 2013-12-17 2014-12-15 基板への周期的オルガノシリケートまたは自己組織化モノレイヤのスピンオンコーティングのためのシステムおよび方法

Publications (2)

Publication Number Publication Date
JP2019145792A JP2019145792A (ja) 2019-08-29
JP6715416B2 true JP6715416B2 (ja) 2020-07-01

Family

ID=53369355

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016540536A Active JP6552009B2 (ja) 2013-12-17 2014-12-15 基板への周期的オルガノシリケートまたは自己組織化モノレイヤのスピンオンコーティングのためのシステムおよび方法
JP2019027224A Active JP6715416B2 (ja) 2013-12-17 2019-02-19 基板への周期的オルガノシリケートまたは自己組織化モノレイヤのスピンオンコーティングのためのシステムおよび方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016540536A Active JP6552009B2 (ja) 2013-12-17 2014-12-15 基板への周期的オルガノシリケートまたは自己組織化モノレイヤのスピンオンコーティングのためのシステムおよび方法

Country Status (6)

Country Link
US (1) US9418834B2 (ja)
JP (2) JP6552009B2 (ja)
KR (1) KR102340755B1 (ja)
CN (1) CN106415803B (ja)
TW (1) TWI594324B (ja)
WO (1) WO2015095073A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105785433A (zh) * 2016-02-04 2016-07-20 中国科学院电子学研究所 Mems电化学地震检波器敏感电极芯片及其制造方法
US20200016567A1 (en) * 2017-03-13 2020-01-16 Arizona Board Of Regents On Behalf Of Arizona State University Heated device for array synthesis
US11460775B2 (en) 2018-09-04 2022-10-04 Tokyo Electron Limited Method and system for prevention of metal contamination by using a self-assembled monolayer coating
KR102687815B1 (ko) 2019-06-20 2024-07-24 엘지전자 주식회사 디스플레이 장치 및 반도체 발광소자의 자가조립 방법
KR20220113444A (ko) 2019-12-10 2022-08-12 도쿄엘렉트론가부시키가이샤 희생 캡핑 층으로서의 자가-조립된 모노층
US20210375600A1 (en) * 2020-06-02 2021-12-02 Applied Materials, Inc. Self-assembled monolayer deposition from low vapor pressure organic molecules
JP2024134431A (ja) * 2023-03-20 2024-10-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及び基板処理装置、並びに半導体装置の製造方法及び半導体製造装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3069762B2 (ja) * 1993-03-25 2000-07-24 東京エレクトロン株式会社 塗布膜形成方法及びその装置
US5773083A (en) 1996-08-02 1998-06-30 Motorola, Inc. Method for coating a substrate with a coating solution
US6147010A (en) 1996-11-14 2000-11-14 Micron Technology, Inc. Solvent prewet and method to dispense the solvent prewet
US6248168B1 (en) * 1997-12-15 2001-06-19 Tokyo Electron Limited Spin coating apparatus including aging unit and solvent replacement unit
JP2000288458A (ja) * 1999-02-03 2000-10-17 Tokyo Electron Ltd 塗布膜形成方法および塗布装置
US6461983B1 (en) 1999-08-11 2002-10-08 Micron Technology, Inc. Method for pretreating a substrate prior to application of a polymeric coat
US6391800B1 (en) 1999-11-12 2002-05-21 Motorola, Inc. Method for patterning a substrate with photoresist
AU2002352903A1 (en) * 2001-11-21 2003-06-10 University Of Massachusetts Mesoporous materials and methods
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US20050196974A1 (en) * 2004-03-02 2005-09-08 Weigel Scott J. Compositions for preparing low dielectric materials containing solvents
CN1757445B (zh) * 2004-03-02 2010-12-01 气体产品与化学公司 用于制备含溶剂的低介电材料的组合物
US20090130412A1 (en) * 2004-09-22 2009-05-21 Benjamin David Hatton Method of transformation of bridging organic groups in organosilica materials
WO2006058034A2 (en) * 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7427570B2 (en) * 2005-09-01 2008-09-23 Micron Technology, Inc. Porous organosilicate layers, and vapor deposition systems and methods for preparing same
JP2007114716A (ja) * 2005-09-20 2007-05-10 Tokyo Ohka Kogyo Co Ltd パターン形成方法
KR101157270B1 (ko) * 2006-02-17 2012-06-15 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
JP2007299941A (ja) * 2006-04-28 2007-11-15 Tokyo Electron Ltd レジスト塗布方法、レジスト塗布装置及び記憶媒体
JP5499422B2 (ja) * 2006-06-28 2014-05-21 コニカミノルタ株式会社 有機半導体材料、有機半導体膜、有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP2008171978A (ja) * 2007-01-11 2008-07-24 Konica Minolta Holdings Inc 有機薄膜トランジスタ
JP5325399B2 (ja) * 2007-06-28 2013-10-23 東京応化工業株式会社 塗膜形成方法
US20090297868A1 (en) * 2008-05-27 2009-12-03 Toppan Printing Co., Ltd. Method for Forming Self-Assembled Monolayer Film, and Structural Body and Field-Effect Transistor Having Same
KR101508780B1 (ko) * 2008-09-18 2015-04-03 삼성전자주식회사 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
KR101144915B1 (ko) * 2008-12-08 2012-05-16 광주과학기술원 자기조립단분자막을 이용한 패턴 형성방법
TW201119110A (en) * 2009-11-18 2011-06-01 Metal Ind Res & Dev Ct Fabrication method of organic thin-film transistors
US8623458B2 (en) * 2009-12-18 2014-01-07 International Business Machines Corporation Methods of directed self-assembly, and layered structures formed therefrom
JP5988258B2 (ja) * 2011-07-29 2016-09-07 凸版印刷株式会社 微細構造体の製造方法、複合体の製造方法
JP6186116B2 (ja) * 2012-03-09 2017-08-23 東京応化工業株式会社 ブロックコポリマーを含む層のパターン形成方法、及び下地剤
JP5857864B2 (ja) * 2012-04-23 2016-02-10 東京エレクトロン株式会社 液処理装置、液処理方法及び記憶媒体
US9159558B2 (en) * 2013-03-15 2015-10-13 International Business Machines Corporation Methods of reducing defects in directed self-assembled structures

Also Published As

Publication number Publication date
CN106415803B (zh) 2019-01-29
CN106415803A (zh) 2017-02-15
WO2015095073A1 (en) 2015-06-25
KR102340755B1 (ko) 2021-12-17
US9418834B2 (en) 2016-08-16
TWI594324B (zh) 2017-08-01
JP6552009B2 (ja) 2019-07-31
JP2017505534A (ja) 2017-02-16
KR20160098431A (ko) 2016-08-18
JP2019145792A (ja) 2019-08-29
TW201528369A (zh) 2015-07-16
US20150170903A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
JP6715416B2 (ja) 基板への周期的オルガノシリケートまたは自己組織化モノレイヤのスピンオンコーティングのためのシステムおよび方法
JP7534075B2 (ja) 基材処理装置および方法
JP7043539B2 (ja) 断続的な空気－水暴露による自己組織化単分子膜のブロッキングの改良
US20210175118A1 (en) Self-assembled monolayers as sacrificial capping layers
Lee et al. Large‐scale precise printing of ultrathin sol–gel oxide dielectrics for directly patterned solution‐processed metal oxide transistor arrays
KR101935645B1 (ko) 유연한 나노구조의 건조를 향상시키는 방법 및 시스템
Kwak et al. Self‐organization of inkjet‐printed organic semiconductor films prepared in inkjet‐etched microwells
JP6265496B2 (ja) デバイス上にコーティングを堆積させる改善された堆積法
TW201943880A (zh) 在基板上形成層以應用於選擇性沉積製程之基板處理方法
US10991636B2 (en) Semiconductor device and method
JP2018020282A (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US10879060B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and storage medium
US20060060301A1 (en) Substrate processing using molecular self-assembly
US20230009688A1 (en) Selective film formation using a self-assembled monolayer
JP4556550B2 (ja) 基板への成膜材の塗布方法、基板被膜装置、及び成膜材の塗布プログラム
US10069093B2 (en) Self-assembled monolayer overlying a carbon nanotube substrate
KR20240053803A (ko) 기판 처리 방법 및 이를 이용한 영역 선택적 박막 증착 방법
JP2023143793A (ja) 基板処理方法及びこれを用いた選択的蒸着方法
JP2006187844A (ja) 表面修飾膜パターンの形成方法
JPH11176818A (ja) 基板処理装置および方法
JP2008243975A (ja) アモルファス薄膜の結晶化方法および結晶化装置
JP2002118106A (ja) 基板製造方法および基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200409

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200415

R150 Certificate of patent or registration of utility model

Ref document number: 6715416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250