CN106328212A

CN106328212A - 快闪存储器晶片测试方法以及中测台

Info

Publication number: CN106328212A
Application number: CN201510375258.4A
Authority: CN
Inventors: 蔡耀庭; 吴怡德; 连世璋
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2015-07-01
Filing date: 2015-07-01
Publication date: 2017-01-11
Anticipated expiration: 2035-07-01
Also published as: CN106328212B

Abstract

本发明提供一种快闪存储器晶片测试方法以及中测台。所述方法包括：对一快闪存储器晶片上的多个快闪存储器芯片施行控制信号线耐受度模拟，是对该等快闪存储器芯片的字线、或位线、或字线与位线两者进行耐受度模拟；以N次回圈反复程序化以及抹除该多个快闪存储器芯片；以及在施行上述控制信号线耐受度模拟之后、以及N次回圈反复程序化以及抹除该等快闪存储器芯片之前，更对该等快闪存储器芯片作回烤修复。通过本发明，可以加速不良芯片的筛除。

Description

快闪存储器晶片测试方法以及中测台

技术领域

本发明是有关于快闪存储器晶片测试技术。

背景技术

快闪存储器为目前常见的非易失性存储器。快闪存储器晶片制作成型后，需作晶片测试(wafer probing)，以筛除良率不佳的芯片。

发明内容

本发明揭露一种快闪存储器晶片测试方法以及中测台，加速不良芯片的筛除。

根据本发明一种实施方式所实现的快闪存储器晶片测试方法包括：对一快闪存储器晶片(wafer)上的多个快闪存储器芯片(chips)施行控制信号线耐受度模拟，是对该等快闪存储器芯片的字线、或位线、或字线与位线两者进行耐受度模拟；以N次回圈反复程序化以及抹除该多个快闪存储器芯片；以及在施行上述控制信号线耐受度模拟之后、以及N次回圈反复程序化以及抹除该等快闪存储器芯片之前，更对该等快闪存储器芯片作回烤修复。

根据本发明一种实施方式所实现的一快闪存储器晶片中测台(probing machine)，包括：一探针模块；以及一微型计算机。该微型计算机操作该探针模块对一快闪存储器晶片上的多个快闪存储器芯片施行控制信号线耐受度模拟，且更操作该探针模块以N次回圈反复程序化以及抹除该多个快闪存储器芯片。上述控制信号线耐受度模拟施行之后、且上述N次回圈反复程序化以及抹除该等快闪存储器芯片施行之前，该等快闪存储器芯片经回烤修复。上述控制信号线耐受度模拟是对该等快闪存储器芯片的字线、或位线、或字线与位线两者进行耐受度模拟。

下文特举实施例，并配合所附图示，详细说明本发明内容。

附图说明

图1根据本发明一种实施方式图解一种快闪存储器晶片中测台；

图2为一快闪存储器芯片中一快闪存储单元的结构简图；

图3为流程图，根据本发明一种实施方式图解一种快闪存储器晶片测试方法；以及

图4为时序图，根据本发明一种实施方式说明一种快闪存储器晶片测试方法。

附图标记

102～微型计算机；

104～紫外光模块；

106～探针模块；

108～温度调节器；

110～快闪存储器晶片；

S302…S320～步骤；

SOP1、SOP2～弱位筛除用的第一、第二程序化模式；

SOS～弱位筛除用的字线施压模式；

V_BL、V_Bulk、V_S、V_WL～快闪存储单元的控制点电压。

具体实施方式

以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求的范围界定之。

图1根据本发明一种实施方式图解一种快闪存储器晶片中测台，包括一微型计算机102、一紫外光模块104、一探针模块106、以及一温度调节器108，用以测试一快闪存储器晶片110上的多个快闪存储器芯片(以晶片110内的格线区分)。

微型计算机102除了负责控制该紫外光模块104对刚刚完成制作的该快闪存储器晶片110施作紫外线光照，更提供多种电压由该探针模块106施加于该等快闪存储器芯片的多种测试点上。特别是，微型计算机102在操作该探针模块106对该快闪存储器晶片110实施耐受度检测的过程中，更于一程序化-抹除回圈之前安排控制信号线耐受度模拟。所谓控制信号线耐受度模拟是对该等快闪存储器芯片的字线或/以及位线作耐受度模拟。字线耐受度模拟可将字线绝缘(word line isolation)不佳者刷出；例如，快闪存储单元的栅极与漏极绝缘不良者，或快闪存储单元的栅极与源极绝缘不良者。位线耐受度模拟可将位线绝缘(bit line isolation)不佳者刷出；例如，解决同位线的快闪存储单元的耦合问题，或相邻位线的快闪存储单元的耦合问题。

此外，一回烤修复程序更设计在上述控制信号线耐受度模拟之后、以及该程序化-抹除回圈之前，使此两阶段的耐受度测试单纯化。

此外，控制信号线耐受度模拟的环境温度可有别于该程序化-抹除回圈。微型计算机102包括控制该温度调节器108提供适当的环境温度。

图2为一快闪存储器芯片中一快闪存储单元的结构简图，是NAND架构，其中四个电压控制点包括：栅极(连结一字线，其上电压标号V_WL)；漏极(连结一位线，其上电压标号V_BL)；源极(其上电压标号V_S)；以及基板(其上电压标号V_Bulk)。关于耐受度检测，微型计算机102包括操作该探针模块106施压该些电压控制点对相应的快闪存储单元作以下操作，包括：首程序化；首抹除；预程序化；字线耐受度模拟；位线耐受度模拟；软程序化；强抹除；回圈用程序化、回圈用抹除；弱位筛除的第一程序化；弱位筛除的字线施压；弱位筛除的位线施压；以及弱位筛除的第二程序化。

在一种实施方式中，一快闪存储单元的上述不同操作的施作要点如下：

首程序化：V_WL＝7～10V；V_BL＝3～5V；

首抹除：V_WL-V_Bulk＝-15～-20V，持续10～50ms；

预程序化：V_WL＝7～10V；V_BL＝3～5V；

字线耐受度模拟：V_WL-V_Bulk＝>-18～-25V，持续50～2000s；

位线耐受度模拟：3000～5000个脉冲型式的4～6伏特V_BL；

软程序化：控制V_WL以及V_BL使该快闪存储单元重置；

强抹除：V_WL-V_Bulk＝-18～-25V持续10～50s；

回圈用程序化：V_WL＝8～10.5V且V_BL＝3～5V的强程序化；

回圈用抹除：V_WL-V_Bulk＝-15～-20V执行1ms的一般抹除；

弱位筛除的第一程序化：V_WL＝7～10V；V_BL＝3～5V；

弱位筛除的字线施压：V_WL-V_Bulk＝-15～-20V；

弱位筛除的位线施压；V_BL＝3～5V；以及

弱位筛除的第二程序化：V_WL＝8～10.5V；V_BL＝3～5V；

其中，未特别标明电压值的控制端控制在0V。

以上所谓“程序化”是使快闪存储单元往逻辑“1”程序化。以上所谓“抹除”是使快闪存储单元往逻辑“0”抹除。以上各模式的施作电压或有变动。以“程序化”操作而言，原则上是“位线耐受度模拟”的V_BL高于“回圈用程序化”的V_BL；例如，高出5％～15％。“位线耐受度模拟”的V_BL施压时间一般设计长于“回圈用程序化”的V_BL施压时间。以“抹除”操作而言，原则上是“字线耐受度模拟”的V_WL-V_Bulk深于“回圈用抹除”的V_WL-V_Bulk；例如，深出5％～15％。“字线耐受度模拟”的V_WL-V_Bulk压差一般以多个脉冲型式供应。

特别是，包括“字线耐受度模拟”或/以及“位线耐受度模拟”的“控制信号线耐受度模拟”的操作温度可高于“回圈用程序化”以及“回圈用抹除”所组成的“程序化-抹除回圈”。例如，“控制信号线耐受度模拟”可设计在摄氏90度环境温度操作，而“程序化-抹除回圈”可设计在摄氏25度环境温度操作。

一种实施方式中，“控制信号线耐受度模拟”后设计一回烤修复程序，例如，将快闪存储器晶片110设置在摄氏150度～300度回烤修复20～60小时。“程序化-抹除回圈”安排在此“回烤修复”后施行。

另外，上述“弱位筛除的第一程序化”、“弱位筛除的字线施压”、“弱位筛除的位线施压”、以及“弱位筛除的第二程序化”所组成的“弱位筛除程序”之后也可安排一回烤修复程序─例如，将快闪存储器晶片110设置在摄氏255度回烤修复24小时。

图3为流程图，根据本发明一种实施方式图解一种快闪存储器晶片测试方法，是关于快闪存储器晶片110的耐受度检测。

步骤S302，微型计算机102操作该紫外光模块104对该快闪存储器晶片110施作紫外线光照。随后，微型计算机102操作该探针模块106使该快闪存储器晶片110的该等快闪存储器芯片的各快闪存储单元作上述各种操作。步骤S304先是作上述首程序化，后作上述首抹除。步骤S306是进行上述预程序化。步骤S308是进行上述字线耐受度模拟或/以及位线耐受度模拟。步骤S310是进行回烤修复，将上述字线耐受度模拟以及位线耐受度模拟中特性漂移但未损坏的快闪存储单元作修复。步骤S312是作上述软程序化。步骤S314是作上述强抹除。步骤S316是反复N次进行上述回圈用程序化以及回圈用抹除模式，以完成一程序化-抹除回圈；N为数字。步骤S318是实现弱位筛除，依序进行上述弱位筛除的第一程序化、弱位筛除的字线施压、弱位筛除的位线施压、以及弱位筛除的第一程序化。步骤S320再次进行回烤修复。

图4为时序图，根据本发明一种实施方式说明一种快闪存储器晶片测试方法，其中包括各种不同施作电位的程序化、抹除操作；施作强度是以纵轴反映。如图3及图4所示，一快闪存储器晶片110经紫外光照射(步骤S302)后，其上快闪存储单元先遭首程序化后又被首抹除(步骤S304)，继而进行预程序化(步骤S306)，再切换作字线耐受度模拟或/以及位线耐受度模拟(步骤S308)。经过回烤修复后(步骤S310)，快闪存储单元遭软程序化(步骤S312)重置其电子特性，接着经强抹除(步骤S314)，后续接着作N次回圈的程序化-抹除程序(步骤S316)，再进行弱位筛除(步骤S318，包括：弱位筛除的第一程序化SOP1、标号SOS的弱位筛除的字线施压模式或/以及弱位筛除的位线施压、以及标号SOP2的弱位筛除的第二程序化)，再作回烤修复(步骤S320)。

如图4所示，首程序化、首抹除、预程序化、以及字线/位线耐受度模拟可设计在高温(例如，摄氏90度)操作。软程序化、强抹除、N次回圈的程序化-抹除程序以及弱位筛除则可设计在室温(例如，摄氏25度)操作。

弱位筛除包括在SOP1、SOS以及SOP2操作后将临界电压下，未达最低电流的低电导快闪存储器芯片筛除。

特别说明的，步骤S316的N次回圈的程序化-抹除程序不限定以特定控制电压的“程序化”、“抹除”操作实现，可能有多种变形。甚至，N次回圈使用的程序化方式可不全然相同，N次回圈使用的抹除方式也可不全然相同。步骤S318的弱位筛除也可替换为不同于SOP1、SOS、SOP2的其他弱位筛除方案。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰。因此上述实施例并非用以限定本发明的范围，本发明的保护范围当视权利要求书所界定的为准。

Claims

1.一种快闪存储器晶片测试方法，其特征在于，所述的快闪存储器晶片测试方法包括：

对一快闪存储器晶片上的多个快闪存储器芯片施行控制信号线耐受度模拟，是对所述多个快闪存储器芯片的字线、或位线、或字线与位线两者进行耐受度模拟；

以N次回圈反复程序化以及抹除所述多个快闪存储器芯片；以及

在施行所述控制信号线耐受度模拟之后、以及N次回圈反复程序化以及抹除所述多个快闪存储器芯片之前，更对所述多个快闪存储器芯片作回烤修复。

2.根据权利要求1所述的快闪存储器晶片测试方法，其特征在于，在一第一环境温度对所述多个快闪存储器芯片施行所述控制信号线耐受度模拟，且在一第二环境温度以N次回圈反复程序化以及抹除对所述多个快闪存储器芯片，其中，所述第一环境温度高于所述第二环境温度。

3.根据权利要求1所述的快闪存储器晶片测试方法，其特征在于，所述的快闪存储器晶片测试方法包括：

在所述多个快闪存储器芯片中的一快闪存储单元的一字线端以及一基板端供应一第一电压差，作字线的耐受度模拟，

其中，所述第一电压差大于N次回圈中抹除所述多个快闪存储器芯片时施加于所述快闪存储单元的所述字线端以及所述基板端之间的一第二电压差。

4.根据权利要求3所述的快闪存储器晶片测试方法，其特征在于：

所述第一电压差的供应时间长于所述第二电压差。

5.根据权利要求1所述的快闪存储器晶片测试方法，其特征在于，所述的快闪存储器晶片测试方法包括：

在所述多个快闪存储器芯片中的一快闪存储单元的一位线端供应一第一程序化电位，作位线的耐受度模拟，

其中，所述第一程序化电位大于N次回圈中程序化所述多个快闪存储器芯片时施加于所述快闪存储单元的所述位线端的一第二程序化电位。

6.根据权利要求5所述的快闪存储器晶片测试方法，其特征在于：

所述第一程序化电位是以多个脉冲型式供应。

7.一种快闪存储器晶片中测台，其特征在于，所述的快闪存储器晶片中测台包括：

一探针模块；以及

一微型计算机，操作所述探针模块对一快闪存储器晶片上的多个快闪存储器芯片施行控制信号线耐受度模拟，且更操作所述探针模块以N次回圈反复程序化以及抹除所述多个快闪存储器芯片，

其中：

所述控制信号线耐受度模拟施行之后、且所述N次回圈反复程序化以及抹除所述多个快闪存储器芯片施行之前，所述多个快闪存储器芯片经回烤修复；且

所述控制信号线耐受度模拟是对所述多个快闪存储器芯片的字线、或位线、或字线与位线两者进行耐受度模拟。

8.根据权利要求7所述的快闪存储器晶片中测台，其特征在于，所述的快闪存储器晶片中测台更包括：

一温度调节器，

其中，所述微型计算机包括操作所述温度调节器使所述控制信号线耐受度模拟施行在一第一环境温度下，且使N次回圈反复程序化以及抹除对所述多个快闪存储器芯片施行在一第二环境温度下，其中，所述第一环境温度高于所述第二环境温度。

9.根据权利要求7所述的快闪存储器晶片中测台，其特征在于：

所述微型计算机更操作所述探针模块在所述多个快闪存储器芯片中的一快闪存储单元的一字线端以及一基板端供应一第一电压差，作字线的耐受度模拟；且

所述第一电压差大于N次回圈中抹除所述多个快闪存储器芯片时施加于所述快闪存储单元的所述字线端以及所述基板端之间的一第二电压差。

10.根据权利要求9所述的快闪存储器晶片中测台，其特征在于：

所述第一电压差的供应时间长于所述第二电压差。

11.根据权利要求7所述的快闪存储器晶片中测台，其特征在于：

所述微型计算机更操作所述探针模块在所述多个快闪存储器芯片中的一快闪存储单元的一位线端供应一第一程序化电位，作位线的耐受度模拟；且

所述第一程序化电位大于N次回圈中程序化所述多个快闪存储器芯片时施加于所述快闪存储单元的所述位线端的一第二程序化电位。

12.根据权利要求11所述的快闪存储器晶片中测台，其特征在于：

所述第一程序化电位是以多个脉冲型式供应。