CN110010183A - 执行擦除操作的设备及方法 - Google Patents

执行擦除操作的设备及方法 Download PDF

Info

Publication number
CN110010183A
CN110010183A CN201811496202.4A CN201811496202A CN110010183A CN 110010183 A CN110010183 A CN 110010183A CN 201811496202 A CN201811496202 A CN 201811496202A CN 110010183 A CN110010183 A CN 110010183A
Authority
CN
China
Prior art keywords
erasing
group
verifying
voltage
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811496202.4A
Other languages
English (en)
Inventor
F·罗里
C·切拉福利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110010183A publication Critical patent/CN110010183A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3472—Circuits or methods to verify correct erasure of nonvolatile memory cells whilst erasing is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案涉及用于执行擦除操作的设备及方法。一种实例性方法包含：对存储器单元阵列的一部分的存储器单元的第一组执行第一擦除验证；对所述阵列的所述部分的存储器单元的第二组执行第二擦除验证；如果所述第一组未通过所述第一擦除验证且如果所述第二组未通过所述第二擦除验证，那么将第一擦除电压脉冲同时施加到所述阵列的所述部分中的每一存储器单元；及如果所述第一组通过所述第一擦除验证且如果所述第二组未通过所述第二擦除验证，那么将第二擦除电压脉冲同时施加到所述阵列的所述部分中的每一存储器单元。所述第二擦除电压脉冲不同于所述第一擦除电压脉冲。

Description

执行擦除操作的设备及方法
技术领域
本发明大体来说涉及例如电子存储系统等设备及方法，且更特定来说涉及例如电子存储系统中的擦除操作。
背景技术
电子存储系统可实施在电子系统中，例如计算机、手机、手持式电子装置等。例如固态驱动器(SSD)等一些存储系统可包含非易失性存储器装置。非易失性存储器装置通过在不被供电时仍存留所存储数据来提供永久数据，且可包含NAND快闪存储器以及其它类型的非易失性存储器。
在一些实例中，NAND快闪存储器可包含串联耦合(例如，单晶体管)非易失性存储器单元的群组(例如，串)。举例来说，一串中的串联耦合存储器单元可位于数据线(例如，位线)与电源之间。举例来说，一串中的存储器单元可从源极到漏极串联耦合。举例来说，所述串中的相应位置处的存储器单元可共同耦合到相应存取线，例如字线。
若干个串可被分组在一起以形成存储器单元块。一块可包含若干物理页。举例来说，一物理页可包含若干个存储器单元，所述若干个存储器单元的控制栅极共同耦合到存取线。NAND存储器中的读取或写入操作可在页级下执行，但擦除操作在块级执行。通常可使用编程/擦除循环来将非易失性存储器单元编程。此循环可涉及首先以块为单位擦除存储器单元且接着将存储器单元编程(例如，以页为单位)。
典型的擦除操作可涉及将若干个擦除电压脉冲同时施加到(例如，跨越)块中的每一串中的每一存储器单元，例如将擦除电压脉冲施加到存储器单元的通道(例如，上面形成有块的半导体)，同时将共同低电压(例如，接地电压)施加到所有存取线。在每次施加擦除电压之后，可执行擦除验证来确定块是否被擦除，举例来说，通过确定存储器单元的阈值电压(Vt)是否已达到擦除Vt电平。如果块被擦除，那么擦除操作完成。否则，随后可增大擦除脉冲的电压及/或持续时间的量值，且可在每一擦除脉冲之后执行后续擦除验证直到块经验证为被擦除为止。
发明内容
附图说明
图1是根据本发明的若干个实施例的呈计算系统形式的设备的框图。
图2A是根据本发明的若干个实施例的可本文中所揭示的擦除操作擦除的存储器单元的三维(3D)存储器阵列的一部分的示意图。
图2B图解说明根据本发明的若干个实施例的邻近柱的存储器单元群组。
图3图解说明根据本发明的若干个实施例的阈值电压分布(包含由本文中所揭示的擦除操作所形成的擦除分布)。
图4A图解说明根据本发明的若干个实施例与通过不同擦除验证的存储器单元对应的擦除分布的位置。
图4B图解说明根据本发明的若干个实施例与未通过不同擦除验证的存储器单元对应的擦除分布的位置。
图4C图解说明根据本发明的若干个实施例与通过擦除验证且未通过另一擦除验证的存储器单元对应的擦除分布的位置。
图4D图解说明根据本发明的若干个实施例响应于图4C中的擦除分布的位置而设置擦除验证电压及擦除分布。
图5图解说明根据本发明的若干个实施例的擦除电压脉冲及擦除验证电压。
图6是根据本发明的若干个实施例的方法的流程图。
具体实施方式
在实例性实施例中，可对存储器单元阵列的一部分的第一组存储器单元执行第一擦除验证。可对阵列的所述部分的第二组存储器单元执行第二擦除验证。如果第一组未通过第一擦除验证且如果第二组未通过第二擦除验证，那么可将第一擦除电压脉冲同时施加到阵列的所述部分的每一存储器单元。如果第一组通过第一擦除验证且如果第二组未通过第二擦除验证，那么可将第二擦除电压脉冲同时施加到阵列的所述部分的每一存储器单元。第二擦除电压脉冲可不同于第一擦除电压脉冲。
随着存储器单元老化以及施加到存储器单元的编程/擦除循环的数目增大，在擦除操作之后，存储器单元可能会经历由存储器单元的Vt表征的浅擦除状况，在先前擦除之后相对于其Vt电平来说具有增大的值(例如，较小负值)。随着擦除Vt增大，可需要增大擦除存储器单元(例如，通过将其Vt调整到足够深的电平)可需要的擦除电压脉冲的数目。当编程/擦除循环的数目变得相对大时，一些先前方法已使用足够大(例如，在电压及/或持续时间方面来说)的擦除电压脉冲来擦除存储器单元。然而，对于较低数目的编程/擦除循环来说，此可导致过度擦除，原因在于擦除电压脉冲对于较低数目的编程/擦除循环(例如，当存储器单元相对新时)来说可能过大。本发明实施例因解决此问题而提供技术优势。举例来说，随着编程/擦除循环的数目增大，实施例提供自适应地动态调整擦除电压脉冲。
在对本发明的以下详细说明中，参考形成本发明的一部分的附图，且图式中以图解说明的方式展示可如何实践本发明的若干个实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不背离本发明的之范围的情况下做出过程、电及/或结构的改变。
本文中的各图遵循其中第一个数字或前几个数字对应于图式编号且其余数字标识图式中的元件或组件这一编号惯例。可通过使用类似的数字来识别不同图之间的类似元件或组件。将了解，可添加、更换及/或消除本文中的各种实施例中所展示之元件以便提供本发明的若干个额外实施例。另外，将了解，各图中所提供的元件的比例及相对标度旨在图解说明本发明的实施例且不应被视为具限制意义。
如本文中所使用，“若干个”某物可指此类事物中的一或多者。举例而言，若干个记忆体单元可指代一或多个记忆体单元。“多个”某物意指两个或多于两个。如本文中所使用，多个动作同时执行指代动作至少部分地在特定时间周期内重叠。如本文中所使用，术语“耦合”可包含在无中介元件(例如，通过直接实体接触)的情况下电耦合、直接耦合及/或直接连接、或者利用中介元件进行的间接耦合及/或连接。术语“耦合”还可包含两个或多于两个元件协作或彼此交互(例如，在某种意义及效应关系上)。
图1是根据本发明的若干个实施例的呈计算系统100形式的设备的框图。计算系统100包含电子存储系统102，电子存储系统102可以是(举例来说)固态驱动器(SSD)。在图1的实例中，存储系统102耦合到主机104且包含存储器106(例如存储器装置)，存储器106可以是非易失性存储器，例如NAND快闪存储器等。举例来说，存储器106包含存储器阵列112，例如三维存储器阵列，存储器阵列112包含可使用本文中所揭示的方法来擦除的若干个存储器块115，例如存储器块115-1到115-K。
例如处理装置等控制器108(例如，SSD控制器)耦合到存储器106。控制器108包含经配置以执行本文中所揭示的各种方法(例如，擦除操作)的擦除组件110，例如擦除引擎。如本文中所使用，存储系统(例如，102)、控制器(例如，108)、存储器(例如，106)及/或存储器阵列(例如，112)可单独地被视为“设备”。
图2A是根据本发明的若干个实施例的存储器单元块215的示意图。尽管块215是三维存储器单元块，但本发明并不仅限于三维存储器阵列。可根据本文中所揭示的实施来擦除块215。在一些实例中，存储器块115可被配置成与块215类似(例如，相同)。
块215包含串联耦合存储器单元的若干个群组，例如串联耦合存储器单元221的串220。举例来说，每一串220可包含分别在块215内的不同层级处的串联耦合存储器单元221-1到221-N。每一相应串220串联耦合在相应选择晶体管222与相应选择晶体管224之间，相应选择晶体管222耦合到共同电源227。选择晶体管222的控制栅极233共同耦合到共同选择线225。
每一相应选择晶体管222经配置以响应于通过共同选择线225施加到每一相应选择晶体管222的控制栅极233的激活电压而将相应串220选择性地耦合到共同电源227。举例来说，当将激活电压施加到共同选择线225时，所有选择晶体管222同时被激活且所有串220同时耦合到共同电源227。
串220被布置成若干个子阵列223，例如子阵列223-1到223-M。子阵列223-1到223-M中的每一相应子阵列与数据线218-1到218-M中的相应数据线相关联。举例来说，每一相应子阵列223中的每一相应串220耦合到相应选择晶体管224，相应选择晶体管224耦合到与相应子阵列223相关联的相应数据线218。举例来说，子阵列223-1中的每一相应串220耦合到数据线218-1，子阵列223-2中的每一相应串220耦合到数据线218-2等。
每一相应层级处的存储器单元221的控制栅极232共同耦合到相应存取线216。举例来说，存储器单元221-1到221-N分别共同耦合到存取线216-1到216-N。相应选择线226-1到226-L中的每一者共同耦合到每一子阵列223的一个选择晶体管224的控制栅极235。每一相应选择晶体管224经配置以将相应串220响应于通过相应选择线226施加到相应选择晶体管224的控制栅极的激活电压而选择性地耦合到相应数据线218。
在图2B中，块215可并入可包含半导体柱(例如，半导体柱230)的结构。柱230的一部分可用作串206的存储器单元的通道区。图2B图解说明根据本发明的若干个实施例的块215的一部分，例如邻近半导体柱230的串联耦合存储器单元221的串220。举例来说，可根据本文中所揭示的实施例擦除串220。在图2B的实例中，每一存储器单元221可完全缠绕在柱230上，正如选择晶体管222及224一样。
在本发明的若干个实施例中，通过将擦除验证电压TEV1同时施加到耦合到第一组存储器单元的相应控制栅极232的相应存取线216来对块215的第一组存储器单元执行第一擦除验证，且通过将不同的擦除验证电压TEV2(例如，量值大于TEV1)同时施加到耦合到第二组存储器单元的相应控制栅极232的相应存取线216来对第二组存储器单元执行不同的第二擦除验证。在将擦除验证电压TEV1施加到第一组存储器单元的同时，可将通过电压施加到耦合到第二组存储器单元的存取线以激活(例如，接通)第二组存储器单元，且在将擦除验证电压TEV2施加到第二组存储器单元的同时，可将通过电压施加到耦合到第一组存储器单元的存取线以激活(例如，接通)第一组存储器单元。下文进一步论述使用通过电压及使用由两个不同的擦除验证电压进行的两个不同的擦除验证的原因。
第一组存储器单元包含每一串220的存储器单元的特定部分，且第二组存储器单元包含每一串220的存储器单元的其余部分。每一相应串220的属于第一组的特定部分中的存储器单元可与每一相应串220的属于第二组的其余部分中的存储器单元交替存在，使得串220中的第一组的每一相应存储器单元紧邻近于串220中的第二组的相应存储器单元。举例来说，每一串的耦合到相应偶数编号存取线的相应偶数编号单元可属于第一组，且每一串的耦合到相应奇数编号存取线的相应奇数编号单元可属于第二组，图2B中所展示。在其它实例中，第一组可包含每一相应串220的奇数编号单元，且第二组可包含每一相应串220的偶数编号单元。
图3图解说明根据本发明的若干个实施例的与可擦除多电平存储器单元(例如单元，例如图2A中所展示的可编程以每单元存储多个位的单元221)相关联的阈值电压(Vt)分布。举例来说，Vt分布340-1到340-4可分别对应于不同的数据状态。每一分布340可对应于可由存储器单元221在相应数据状态下存储的不同位型式。通常，用于表示P个位的位型式的数据状态的数目可为2P。
分布340-1、340-2、340-3及340-4分别对应于位型式11、01、00及10。Vt分布340-1对应于存储器单元221的擦除数据状态(例如，擦除状态)且可被称为擦除分布，且Vt分布340-2、340-3及340-4分别对应于不同编程数据状态。本文中所揭示的擦除操作可用于将块215中的存储器单元221擦除成擦除状态。举例来说，在擦除操作期间，可将擦除验证电压TEV1及TEV2分别施加到第一组存储器单元及第二组存储器单元。
在将相应数目个存储器单元编程为编程数据状态中的相应状态之前，可将块215擦除成擦除状态。相应Vt分布之间的Vt范围对应于余裕。如果余裕太小，那么可难以确定存储器单元的状态。所揭示的随着编程/擦除循环的数目增大而自适应地动态调整擦除电压脉冲用于在编程/擦除循环的数目增大时维持分布340-1与340-2之间的余裕相对恒定。
图3的实例对应于每单元两位式编程。然而，本发明并不仅限于每单元两位式编程且可包含具有两种数据状态的每单元单位式编程、具有八种数据状态的每单元三位式编程、具有16种数据状态的每单元四位式编程等，每一种编程均包含通过本文中所描述的实施例获得的擦除状态。在每单元单位式编程的实例中，可存在对应于单个位(例如，1)且具有Vt分布340-1的擦除状态以及对应于单个位(例如，0)且具有Vt分布340-2的编程数据状态。
图4A到图4C展示根据本发明的若干个实施例响应于将擦除电压脉冲同时施加到块215的所有存储器单元而出现的块215在Vt轴的擦除分布440的位置。举例来说，擦除分布440可以是图3中的擦除分布340-1。图4D图解说明根据本发明的若干个实施例响应于图4C中的擦除分布440的位置而对擦除验证电压及擦除分布440的设置。图5图解说明根据本发明的若干个实施例的擦除电压脉冲及擦除验证电压。举例来说，图5中的电压是负的且垂直轴(例如，y轴)上的电压沿箭头方向在负面意义上增大。
在擦除操作期间，可将图5中的擦除电压脉冲550、552及554施加到(例如，跨越)块215中的每一存储器单元。举例来说，擦除电压脉冲550、552及554是负差分擦除脉冲且分别具有电压Ver1、Ver2及Ver3。
在擦除操作期间，擦除脉冲550、552及554的相应电压是在擦除操作期间同时施加到每一半导体柱230(且因此施加到每一串220的通道)的相应电压脉冲的相应电压减去同时施加到共同存取线216-1到216-N(且因此施加到每一串220中的每一存储器单元的控制栅极232)的相应电压。举例来说，与施加到柱的脉冲的电压相比，施加到存取线的电压可相对小且在一些实例中可以是零伏特(例如，接地电压)。对于施加到存取线的电压是零伏特的实例来说，施加到柱的电压脉冲的量值可分别等于擦除电压脉冲550、552及554的电压Ver1、Ver2及Ver3的量值(例如，在施加到柱及存取线的电压的常规变异内)。
在擦除验证期间，图3、4A到4C及5中的擦除验证电压TEV1及TEV2以及图4D及5中的擦除验证电压TEV3及TEV4是施加到分别共同耦合到每一串220中的存储器单元221-1到221-N的控制栅极232的存取线216-1到216-N的负电压。
图4A的实例图解说明从块215的通过第一擦除验证的第一组存储器单元及块215的通过第二擦除验证的第二组存储器单元所得的分布440的位置。响应于将擦除电压脉冲550同时施加到块215中的所有存储器单元(例如，施加到每一串220中的每一存储器单元221)而可将第一擦除验证施加到第一组存储器单元且可将第二擦除验证施加到第二组存储器单元。图4A的实例可对应于其中存储器单元相对新且已对存储器单元执行的编程/擦除循环相对少的情况。
第一擦除验证包含在将通过电压施加到第二组中的存储器单元的同时将擦除验证电压TEV1施加到第一组存储器单元，且第二擦除验证包含在将通过电压施加到第一组中的存储器单元的同时将擦除验证电压TEV2施加到第二组存储器单元。可第一擦除验证及第二擦除验证期间应用相同的特定未通过准则以确定擦除验证第一擦除验证及第二擦除验证的结果。举例来说，对于在第一擦除验证及第二擦除验证期间分别施加不同擦除验证电压TEV1及TEV2的实施例来说，可在第一擦除验证及第二擦除验证期间应用相同的特定未通过准则以确定第一组存储器单元及第二组存储器单元是否分别通过第一擦除验证及第二擦除验证。在一些实例中，擦除验证电压TEV2的量值大于擦除验证电压TEV1的量值。
特定未通过准则可包含在第一组通过第一擦除验证的情况下第一组的被允许未通过第一擦除验证的存储器单元221的特定阈值数目(例如，串220的特定阈值数目)、以及在第二组通过第一擦除验证的情况下第二组的被允许未通过第二擦除验证的存储器单元221的相同特定阈值数目(例如，串220的特定阈值数目)。一组未通过擦除验证可涉及所述组未通过针对所述组的擦除验证的存储器单元的数目大于单元的特定阈值数目，且所述组通过擦除验证可涉及所述组未通过针对所述组的擦除验证的存储器单元的数目小于或等于特定阈值数目。在一些实例中，单元的阈值数目可以是单元的计数未通过(CF)字节值。因此，可确定未通过相应的第一擦除验证及第二擦除验证的单元的数目且对所述数目与CF字节值进行比较。对于图4A的实例来说，第一组的通过第一擦除验证的单元的数目及第一组的通过第二擦除验证的单元的数目可小于或等于第一组及第二组的相同CF字节值。
另一选择为，一组未通过擦除验证可涉及未通过针对所述组的擦除验证的串220的数目大于串的特定阈值数目，且通过擦除验证可涉及未通过擦除验证的串220的数目小于或等于特定阈值数目。在一些实例中，阈值数目可以是串的计数未通过(CF)字节值。因此，可确定未通过相应的第一擦除验证及第二擦除验证的串的数目且将所述数目与CF字节值进行比较。注意，对于图4A的实例来说，通过了第一擦除验证及第二擦除验证中的每一者的串的数目可小于或等于串的同一CF字节值。
注意，第一擦除验证可仅被施加到第一组而不施加到第二组，且对第一组施加第一擦除验证的结果被而认为符合整个串(例如，第一组及第二组两者)。类似地，第二擦除验证可仅被施加到第二组而不施加到第一组，且结果对第二组施加第二擦除验证的结果被认为符合整个串(例如，第一组及第二组两者)。在此认为第一组及第二组中的单元可以相同的方式运行，原因在于所述单元位于同一块中。仅将第一擦除验证施加到第一组且仅将第二擦除验证施加到第二组会减小擦除验证的数目。
在第一擦除验证及第二擦除验证期间，可将电压施加到数据线218中的每一者，且选择晶体管224可同时被激活以将电压同时耦合到串220的邻近选择晶体管224的端部且因此耦合到柱230的邻近选择晶体管224的端部。虽然电压同时被施加到串220的邻近选择晶体管224的端部，但可将较低电压(例如，零伏特)施加到共同电源227且所有选择晶体管222可同时被激活，使得较低电压同时被耦合到串的邻近选择晶体管222的相对端部及因此柱230的邻近选择晶体管222的相对端部。因此，在每一串220的端部与柱230的端部之间存在电压差。
确定串220是否未通过相应擦除验证可涉及确定在相应擦除验证期间特定电流电平是否流动通过串220。此可参考图2B最好地理解到。举例来说，在第一擦除验证期间，在将电压差施加到串220与柱230之间的同时，将擦除验证电压TEV1施加到耦合到串220中的第一组存储器单元的部分的控制栅极的存取线，如图2B中所展示，而将通过电压施加到耦合到串220中的对应于第二组的其余存储器单元的控制栅极的存取线。
通过电压接通与其耦合的存储器单元。响应于擦除验证电压TEV1接通通过第一擦除验证的第一组的每一存储器单元。如果第一组中的所有存储器单元响应于擦除验证电压TEV1而接通，那么串中的所有存储器单元接通，从而致使柱230导电且使得电流从数据线218通过柱230且因此通过串220流动到电源227。因此，串220中的第一组的存储器单元及因此串220通过第一擦除验证。
可对电流进行感测以确定串是否通过擦除验证。举例来说，响应于电流大于特定电平而确定串通过擦除验证，且响应于电流小于或等于特定电平而确定串未通过擦除验证。注意，存储器单元响应于擦除验证电压大于(例如，较小负值)存储器单元的Vt而接通。
如果第一组的存储器单元中的一或多者未响应于擦除验证电压TEV1而接通，那么柱230可保持在高阻抗状态中，使得很小的电流或无电流可流动通过柱230，且串中的第一组存储器单元及因此所述串未通过第一擦除验证。因此，确定通过串220的电流量会确定串中的第一组存储器单元及因此所述串是通过还是未通过第一擦除验证。可针对第二擦除验证重复所述过程，其中将擦除电压TEV2施加到存取线耦合到串220中的第二组存储器单元的部分的控制栅极，如图2B中所展示，而将通过电压施加到耦合到串220的对应于第一组的其余存储器单元的控制栅极的存取线。此外，对块215中的每一串中的第一组同时执行第一擦除验证，且对块215中的每一串中的第二组同时执行第二擦除验证。
在一些实例中，可对每一串中的存储器单元的相应部分执行相应擦除验证，而将通过电压施加到每一串中的其余单元，这是因为擦除验证电压低于通过电压。举例来说，如果擦除验证电压被施加到串中的每一存储器单元且使得每一存储器单元接通，那么擦除验证电压可太低以至无法使柱传导足够的电流来在未通过擦除验证与通过擦除验证之间做出区分。将通过电压施加到串中的单元的一部分而将擦除验证电压施加到其余单元可解决此问题。
在其它实施例中，擦除验证可涉及将相同的擦除验证电压施加到第一组及第二组(例如，TEV1＝TEV2＝TEV)且针对第一组及第二组使用不同未通过准则。用于第一组的第一未通过准则可包含第一CF字节值，且用于第二组第二不同未通过准则可包含第二(例如，不同)CF字节值，举例来说，所述第二CF字节值可大于所述第一CF字节值。注意，CF字节值可以是关于串的CF字节值(关于串的CF字节值是串的阈值数目)，或可以是关于单元组的CF字节值(关于单元组的CF字节值是组中的单元的阈值数目)。
图4B的实例图解说明对应于块215的未通过第一擦除验证的第一组存储器单元及块215的未通过第二擦除验证的第二组存储器单元的分布440的位置。第一擦除验证及第二擦除验证可与先前结合图4A所描述相同。举例来说，可在第一擦除验证期间施加擦除验证电压TEV1；可针对第二擦除验证施加擦除验证电压TEV2；且相同的CF字节值可用于两个擦除验证。另一选择为，可在第一擦除验证及第二擦除验证期间施加相同的擦除验证电压TEV；可针对第一擦除验证使用第一CF字节值；且可针对第二擦除验证使用第二CF字节值。
举例来说，图4B中的擦除分布440可响应于将擦除电压脉冲550同时施加到块215中的所有存储器单元。在一些实例中，图4B的实例中的存储器单元可经受比图4A的实例更大数目的编程/擦除循环且可需要更大数目的擦除电压脉冲来通过擦除验证。举例来说，响应于擦除电压脉冲550，对应于擦除分布440的Vt可增大且擦除分布440可随着编程/擦除循环的数目增大而向右移动，如被展示为从图4A到图4B中移动。
可响应于确定从施加擦除电压脉冲550所得的擦除分布440未通过施加到第一组的第一擦除验证及施加到第二组的第二擦除验证而将擦除电压脉冲552施加到块215的所有存储器单元。举例来说，擦除电压脉冲552可具有量值大于擦除电压脉冲550电压Ve1电压Ver2的的及/或具有比擦除电压脉冲550的持续时间Δt1比大的持续时间(例如，宽度)Δt2。举例来说，擦除电压脉冲552可具有量值大于擦除电压脉冲550的电压Ve1的电压Ver2或具有比擦除电压脉冲550的持续时间Δt1大的持续时间Δt2，或具有量值大于擦除电压脉冲550的电压Ve1的电压Ver2且具有比擦除电压脉冲550的持续时间Δt1大的持续时间Δt2。
图4C的实例图解说明对应于块215的通过第一擦除验证的第一组存储器单元及块215的未通过第二擦除验证的第二组存储器单元的分布440的位置。第一擦除验证及第二擦除验证可与结合图4A及4B的描述相同。
擦除分布440可响应于将擦除电压脉冲550同时施加到块215中的所有存储器单元。在一些实例中，图4C的实例中的存储器单元可经受比图4A的实例更大数目的编程/擦除循环及比图4B的实例更小数目的编程/擦除循环。举例来说，响应于擦除电压脉冲550，随着编程/擦除循环的数目增大，图4A中的擦除分布440可向右移动到图4C中的位置，且图4C中的擦除分布440可向右移动到图4B中的位置。
可需要额外的擦除电压脉冲使得第二组及因此串220通过第二擦除验证。因此，不施加擦除电压脉冲552，而是可响应于图4C中所描绘的情况而将经修改擦除电压脉冲554施加到块215，举例来说，在施加擦除电压脉冲554之后不执行擦除验证。举例来说，擦除电压脉冲554可具有量值大于擦除电压脉冲550的电压Ve1且量值小于擦除电压脉冲552的电压Ve2的电压Ver3，及/或具有大于擦除电压脉冲550的持续时间Δt1且小于擦除电压脉冲552的持续时间Δt2的持续时间Δt3。举例来说，擦除电压脉冲554可具有量值大于电压Ve1且量值小于电压Ve2的电压Ver3，或具有大于持续时间Δt1且小于持续时间Δt2的持续时间Δt3，或具有量值大于电压Ve1且量值小于电压Ve2的电压Ver3，且具有大于持续时间Δt1且小于持续时间Δt2的持续时间Δt3。
图4A、4C及4B可分别图解说明随着块215老化(举例来说，随着编程/擦除循环的数目增大)响应于擦除电压脉冲550的擦除分布440的位置。对于相对低数目的编程/擦除循环来说，图4A中的擦除分布440的位置图解说明块215响应于擦除电压脉冲550而通过了两个擦除验证，且可不需要额外擦除电压脉冲。对于中等数目的编程/擦除循环来说，图4C中的擦除分布440的位置图解说明块215通过第一擦除验证且未通过第二擦除验证，且可响应于此状况而施加擦除电压脉冲554。对于相对高数目的编程/擦除循环来说，图4B中的擦除分布440的位置图解说明块215未通过第一擦除验证及第二擦除验证两者，且可响应于此状况而施加擦除电压脉冲552。
可在擦除电压脉冲550之后不施加额外擦除电压脉冲直到响应于图4C的状况首先发生而施加擦除电压脉冲554为止。举例来说，可响应于编程/擦除循环的数目达到在图4C中的状况首先出现时的编程/擦除循环的数目而固有地施加电压脉冲554。此是响应于编程/擦除循环的数目而自适应地动态调整擦除电压脉冲的实例，无需跟踪编程/擦除循环的数目。
在擦除电压脉冲550电压之后施加擦除电压脉冲554电压可发生直到响应于图4B的状况首先发生施加擦除电压脉冲552为止。举例来说，擦除电压脉冲554可响应于编程/擦除循环的数目达到在图4B的状况首先发生时的编程/擦除循环的数目而内在地自适应地动态改变为擦除电压脉冲552。举例来说，可在无需响应于所确定编程/擦除循环数目而确定编程/擦除循环的数目且将将所述擦除电压脉冲从脉冲554改变为552的情况下进行调整。
在其它实施例中，可响应于图4C中所描绘的情况而施加擦除电压脉冲552以使擦除分布440从其图4C中的位置移动到图4D中的位置，举例来说。在施加擦除电压脉冲552之后，对第一组存储器单元执行第三擦除验证且对第二组存储器单元执行第四擦除验证。在一些实例中，第三擦除验证可涉及将擦除验证电压TEV3施加到所述第一组且第四擦除验证可涉及将所述擦除验证电压TEV4施加到第二组。相同的CF字节值可用于使用不同的擦除验证电压TEV3及TEV4的擦除验证。
可按照先前针对擦除验证电压TEV1及擦除验证电压TEV2所描述的方式类似(例如，相同)的方式分别施加擦除验证电压TEV3及擦除验证电压TEV4。所述第三擦除验证可与先前所描述的第一擦除验证相同，其中所述擦除验证电压TEV3替换所述擦除验证电压TEV1，且第四擦除验证可与先前所描述的第二擦除验证相同，其中擦除验证电压TEV4替换擦除验证电压TEV2。举例来说，擦除验证电压TEV1的量值可响应于图4C的状况而增大到第三擦除验证电压TEV3的量值，且擦除验证电压TEV2的量值可响应于图4C的状况而增大到擦除验证电压TEV4的量值。在一些实例中，擦除验证电压TEV3的量值大于擦除验证电压TEV1的量值及擦除验证电压TEV2的量值，且所述擦除验证电压TEV4的量值大于所述擦除验证电压TEV3的量值。
在其它实施例中，TEV3＝TEV4＝TEVV及不同CF字节值可用于第一组及第二组。举例来说，第三CF字节值可用于第一组且第四CF字节值可用于第二组。在一些实例中，TEVV可大于先前结合图4A及4B所描述的TEV，且第三CF字节值大于先前结合图4A及4B所描述的第一CF字节值及第二CF字节值，且第四CF字节值大于第三CF字节值。
图6是根据本发明的若干个实施例的方法660的流程图。举例来说，擦除组件110可经配置使得方法660被执行。
在框662处，对第一组存储器单元执行第一擦除验证，所述第一组存储器单元包含串220中的每一相应串的相应部分。在框664处，对第二组存储器单元执行第二擦除验证，所述第二组存储器单元包括串220中的每一相应串的相应其余部分。在框666处，如果第一组未通过所述第一擦除验证且如果所述第二组未通过第二擦除验证，那么将擦除电压脉冲552同时施加到若干个串220中的每一者中的每一存储器单元，如图4B中所展示。在框668处，如果第一组通过第一擦除验证且如果第二组未通过第二擦除验证，那么将擦除电压脉冲554同时施加到若干个串220中的每一者中的每一存储器单元，如图4C中所展示。尽管图6中的箭头描绘特定次序，但方法660并不受此限制。举例来说，框662及664的次序可互换且框666及668可互换。
尽管本文中已图解说明及描述了具体实施例，但所属领域的技术人员将了解，旨在实现相同结果的布置可替代所展示的具体实施例。本发明旨在涵盖本发明的若干个实施例的更改或变化。应理解，已以说明性方式而非限制性方式做出以上说明。在审阅以上说明之后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的若干个实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同授权此权利要求书的等效内容的全部范围来确定本发明的若干个实施例的范围。
在前述详细说明中，出于简化本发明的目的，将一些特征一起集合于单个实施例中。所揭示方法不应解释为反映本发明所揭示的实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。而是，如以下权利要求书反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将以下权利要求书并入到实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (20)

1.一种方法，其包括：
对存储器单元(221)阵列(112)的一部分的存储器单元(221)的第一组执行第一擦除验证；及
对所述阵列(112)的所述部分的存储器单元(221)的第二组执行第二擦除验证；
如果所述第一组未通过所述第一擦除验证且如果所述第二组未通过所述第二擦除验证，那么将第一擦除电压脉冲(552)同时施加到所述阵列(215)的所述部分中的每一存储器单元(221)；及
如果所述第一组通过所述第一擦除验证且如果所述第二组未通过所述第二擦除验证，那么将第二擦除电压脉冲(554)同时施加到所述阵列的所述部分中的每一存储器单元(221)；
其中所述第二擦除电压脉冲(554)不同于所述第一擦除电压脉冲(552)。
2.根据权利要求1所述的方法，其中与所述第一擦除电压脉冲(552)不同的所述第二擦除电压脉冲(554)包括具有以下两项中的至少一者的第二擦除电压脉冲(554)：
量值比所述第一擦除电压脉冲的电压低的电压；及
具有比所述第一擦除电压脉冲短的持续时间。
3.根据权利要求1所述的方法，其中：
所述阵列(112)的所述部分包括若干串(220)串联耦合存储器单元(221)；
所述第一组包括所述若干串(220)中的每一者中的所述存储器单元(221)的第一群组；且
所述第二组包括所述若干串(220)中的每一者中的所述存储器单元(221)的第二群组。
4.根据权利要求1到3中任一权利要求所述的方法，其进一步包括：
在将通过电压施加到存储器单元(221)的所述第二组的同时，对存储器单元(221)的所述第一组执行所述第一擦除验证；及
在将所述通过电压施加到存储器单元(221)的所述第一组的同时，对存储器单元(221)的所述第二组执行所述第二擦除验证。
5.根据权利要求4所述的方法，其进一步包括：
通过将第一擦除验证电压施加到存储器单元(221)的所述第一组来对存储器单元(221)的所述第一组执行所述第一擦除验证；
通过将第二擦除验证电压施加到存储器单元(221)的所述第二组来对存储器单元(221)的所述第二组执行所述第二擦除验证；及
对存储器单元(221)的所述第一组及存储器单元(221)的所述第二组应用相同的未通过准则。
6.根据权利要求4所述的方法，其进一步包括：
通过将擦除验证电压施加到存储器单元(221)的所述第一组来对存储器单元(221)的所述第一组执行所述第一擦除验证；
通过将所述擦除验证电压施加到存储器单元(221)的所述第二组来对存储器单元(221)的所述第二组执行所述第二擦除验证；及
对存储器单元(221)的所述第一组应用第一未通过准则且对存储器单元(221)的第二组应用第二未通过准则，其中所述第二未通过准则不同于所述第一未通过准则。
7.根据权利要求6所述的方法，其中所述第一未通过准则包括在所述第一组通过所述第一擦除验证的情况下，所述第一组中被允许不通过所述第一擦除验证的存储器单元(221)的第一阈值数目；且所述第二未通过准则是在所述第二组通过所述第二擦除验证的情况下，所述第二组中被允许不通过所述第二擦除验证的存储器单元(221)的第二阈值数目。
8.一种设备(100、102)，其包括：
存储器阵列(112)，其包括存储器单元(221)的若干个群组；及
控制器(108)，其耦合到所述存储器阵列(112)，所述控制器(108)经配置以：
在将通过电压施加到存储器单元(221)的第二组的同时，对存储器单元(221)的第一组执行第一擦除验证，以确定所述第一组的第一擦除验证结果，所述第一组包括存储器单元(221)的若干个群组中的每一相应群组的相应第一部分，存储器单元(221)的所述第二组包括所述若干个群组中的每一相应群组的相应第二部分；
将所述第一擦除验证结果用作所述若干个群组中的每一相应群组的第一擦除验证结果；
在将所述通过电压施加到所述第一组的同时，对存储器单元(221)的所述第二组执行第二擦除验证，以获得所述第二组的第二擦除验证结果；及
将所述第二擦除验证结果用作所述若干个群组中的每一相应群组的第二擦除验证结果。
9.根据权利要求8所述的设备(100、102)，其中所述控制器(108)经配置以：
在所述第一擦除验证期间将擦除验证电压施加到所述第一组且应用第一准则，以响应于施加所述擦除验证电压而确定所述第一擦除验证结果；及
在所述第二擦除验证期间将所述擦除验证电压施加到所述第二组且应用第二准则，以响应于施加所述擦除验证电压而确定所述第二擦除验证结果。
10.根据权利要求9所述的设备(100、102)，其中：
所述控制器(108)经配置以应用所述第一准则来确定所述第一擦除验证结果包括：所述控制器(108)经配置以对未通过所述第一擦除验证的所述群组的数目与在所述第一组通过所述第一擦除验证的情况下被允许不通过的所述群组的第一阈值数目进行比较；且
所述控制器(108)经配置以应用所述第二准则来确定所述第二擦除验证结果包括：所述控制器(108)经配置以对未通过所述第二擦除验证的所述群组的数目与在所述第二组通过所述第二擦除验证的情况下被允许不通过的所述群组的第二阈值数目进行比较，所述第二阈值数目不同于所述第一阈值数目。
11.根据权利要求8所述的设备(100、102)，其中所述控制器(108)经配置以：
在所述第一擦除验证期间将第一擦除验证电压施加到所述第一组且应用准则，以响应于施加所述第一擦除验证电压而确定所述第一擦除验证结果；及
在所述第二擦除验证期间将第二擦除验证电压施加到所述第二组且应用所述准则，以响应于施加所述第二擦除验证电压而确定所述第二擦除验证结果。
12.根据权利要求11所述的设备(100、102)，其中：
所述控制器(108)经配置以应用所述准则来确定所述第一擦除验证结果包括：所述控制器(108)经配置以对未通过所述第一擦除验证的所述群组的数目与计数未通过字节值进行比较；及
所述控制器(108)经配置以应用所述准则来确定所述第二擦除验证结果包括：所述控制器(108)经配置以对未通过所述第二擦除验证的所述群组的数目与所述计数未通过字节值进行比较。
13.根据权利要求8到12中任一权利要求所述的设备(100、102)，其中所述控制器(108)经配置以：
如果所述第一结果是未通过擦除验证且如果所述第二结果也是未通过擦除验证，那么将第一擦除电压脉冲(552)同时施加到所述若干个群组中的每一者中的每一存储器单元(221)；及
如果所述第一结果是通过擦除验证且如果所述第二结果是未通过擦除验证，那么将第二擦除电压脉冲(554)同时施加到所述若干个群组中的每一者中的每一存储器单元；
其中所述第二擦除电压脉冲具有量值比所述第一擦除电压脉冲的电压低的电压或具有比所述第一擦除电压脉冲短的持续时间，或者具有量值比所述第一擦除电压脉冲的所述电压低的所述电压且具有比所述第一擦除电压脉冲短的所述持续时间。
14.根据权利要求8到12中任一权利要求所述的设备(100、102)，其中所述控制器(108)经配置以：
如果所述第一结果是通过擦除验证且如果所述第二结果是未通过擦除验证，那么将擦除电压脉冲(554)同时施加到所述若干个群组中的每一者中的每一存储器单元；及
响应于施加所述擦除电压脉冲(554)，将与所述第一擦除验证及所述第二擦除验证不同的第三擦除验证施加到所述第一组，且将与所述第三擦除验证不同的第四擦除验证施加到所述第二组。
15.根据权利要求14所述的设备(100、102)，其中所述控制器(108)经配置以：
在所述第一擦除验证期间将第一擦除验证电压施加到所述第一组；
在所述第二擦除验证期间，将量值比所述第一擦除验证电压大的第二擦除验证电压施加到所述第二组；
在所述第三擦除验证期间，将量值比所述第二擦除验证电压大的第三擦除验证电压施加到所述第一组；及
在所述第四擦除验证期间，将量值比所述第三擦除验证电压大的第四擦除验证电压施加到所述第二组。
16.一种设备(100、102)，其包括：
存储器阵列(112)，其包括存储器单元(221)的若干个群组；及
控制器(108)，其耦合到所述存储器阵列(112)，所述控制器(108)经配置以：
通过将第一擦除验证电压施加到存储器单元(221)的第一组来对所述第一组执行第一擦除验证，所述第一组包括所述若干个群组中的每一相应群组的相应第一部分；
通过将第二擦除验证电压施加到存储器单元(221)的第二组来对所述第二组执行第二擦除验证，所述第二擦除验证电压在量值上大于所述第一擦除验证电压，所述第二组包括所述若干个群组中的每一相应群组的相应第二部分；及
响应于所述第一组通过所述第一擦除验证且所述第二组未通过所述第二擦除验证而将所述第一擦除验证电压的量值增大到第三擦除验证电压且将所述第二擦除验证电压的量值增大到第四擦除验证电压，所述第四擦除验证电压在量值上大于所述第三擦除验证电压。
17.根据权利要求16所述的设备(100、102)，其中所述若干个群组中的每一相应群组的每一相应第一部分的所述存储器单元(221)与所述若干个群组中的每一相应群组的每一相应第二部分的所述存储器单元(221)交替存在。
18.根据权利要求16及17中任一权利要求所述的设备(100、102)，其中所述控制器(108)经配置以：
响应于所述第一组通过所述第一擦除验证且所述第二组未通过所述第二擦除验证而将擦除电压脉冲(554)施加到所述若干个群组；及
响应于施加所述擦除电压脉冲(554)而将所述第三擦除验证电压施加到所述第一组且将所述第四擦除验证电压施加到所述第二组。
19.根据权利要求16及17中任一权利要求所述的设备(100、102)，其中所述控制器(108)经配置以：在不对所述第二组执行所述第一擦除验证的情况下，响应于所述第一组通过所述第一擦除验证而将所述第二组确定为通过所述第一擦除验证；且在不对所述第一组执行所述第二擦除验证的情况下，响应于所述第二组未通过所述第二擦除验证而将所述第一组确定为未通过所述第二擦除验证。
20.根据权利要求16及17中任一权利要求所述的设备(100、102)，其中所述控制器(108)经配置以：
响应于未通过所述第一擦除验证的所述群组的数目小于或等于阈值数目而将所述第一组确定为通过所述第一擦除验证；及
响应于未通过所述第二擦除验证的所述群组的数目大于所述阈值数目而将所述第二组确定为未通过所述第二擦除验证。
CN201811496202.4A 2017-12-07 2018-12-07 执行擦除操作的设备及方法 Pending CN110010183A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/835,129 US10580506B2 (en) 2017-12-07 2017-12-07 Semiconductor memory device and erase method including changing erase pulse magnitude for a memory array
US15/835,129 2017-12-07

Publications (1)

Publication Number Publication Date
CN110010183A true CN110010183A (zh) 2019-07-12

Family

ID=66697165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811496202.4A Pending CN110010183A (zh) 2017-12-07 2018-12-07 执行擦除操作的设备及方法

Country Status (2)

Country Link
US (3) US10580506B2 (zh)
CN (1) CN110010183A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114385092A (zh) * 2022-03-24 2022-04-22 中国科学院微电子研究所 固态硬盘闪存阵列的擦除方法、固态硬盘主控芯片

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190016633A (ko) * 2017-08-08 2019-02-19 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US10580506B2 (en) * 2017-12-07 2020-03-03 Micron Technology, Inc. Semiconductor memory device and erase method including changing erase pulse magnitude for a memory array
US11513879B2 (en) * 2019-02-20 2022-11-29 Seagate Technologies Llc Detection and mitigation for solid-state storage device read failures due to weak erase
US10910076B2 (en) * 2019-05-16 2021-02-02 Sandisk Technologies Llc Memory cell mis-shape mitigation
JP2023037448A (ja) * 2021-09-03 2023-03-15 キオクシア株式会社 半導体記憶装置及びイレーズ検証方法
US11810628B2 (en) 2022-02-16 2023-11-07 Sandisk Technologies Llc Non-volatile memory with efficient testing during erase

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002620A1 (en) * 2005-06-30 2007-01-04 Intel Corporation Memory device and method for erasing memory
US20090251971A1 (en) * 2008-04-04 2009-10-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device and memory system
CN101584005A (zh) * 2006-10-13 2009-11-18 桑迪士克股份有限公司 非易失性存储器中的经分割擦除及擦除验证
US20120113720A1 (en) * 2010-11-10 2012-05-10 Hynix Semiconductor Inc. Semiconductor memory device and erase method thereof
US20120275232A1 (en) * 2011-04-26 2012-11-01 SK Hynix Inc. Semiconductor device and erase methods thereof
US20140226407A1 (en) * 2013-02-14 2014-08-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9704579B1 (en) * 2016-03-24 2017-07-11 Powerchip Technology Corporation Non-valatile semiconductor memory device and location based erasure methods

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132935A (en) 1990-04-16 1992-07-21 Ashmore Jr Benjamin H Erasure of eeprom memory arrays to prevent over-erased cells
US6009014A (en) 1998-06-03 1999-12-28 Advanced Micro Devices, Inc. Erase verify scheme for NAND flash
US7200708B1 (en) 2003-12-31 2007-04-03 Intel Corporation Apparatus and methods for storing data which self-compensate for erase performance degradation
CN1838323A (zh) 2005-01-19 2006-09-27 赛芬半导体有限公司 可预防固定模式编程的方法
JP4904780B2 (ja) * 2005-11-07 2012-03-28 富士通セミコンダクター株式会社 不揮発性半導体記憶装置
US7619934B2 (en) 2006-12-20 2009-11-17 Spansion Llc Method and apparatus for adaptive memory cell overerase compensation
US7679961B2 (en) 2007-04-25 2010-03-16 Micron Technology, Inc. Programming and/or erasing a memory device in response to its program and/or erase history
US7633804B2 (en) 2008-03-20 2009-12-15 Micron Technology, Inc. Adjusting programming or erase voltage pulses in response to the number of programming or erase failures
US8036044B2 (en) 2009-07-16 2011-10-11 Sandisk Technologies Inc. Dynamically adjustable erase and program levels for non-volatile memory
KR20120005848A (ko) * 2010-07-09 2012-01-17 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이의 소거 방법
JP5514135B2 (ja) * 2011-02-15 2014-06-04 株式会社東芝 不揮発性半導体記憶装置
US8824211B1 (en) 2013-02-14 2014-09-02 Sandisk Technologies Inc. Group word line erase and erase-verify methods for 3D non-volatile memory
US8958249B2 (en) 2013-03-04 2015-02-17 Sandisk Technologies Inc. Partitioned erase and erase verification in non-volatile memory
US8891308B1 (en) 2013-09-11 2014-11-18 Sandisk Technologies Inc. Dynamic erase voltage step size selection for 3D non-volatile memory
US9711229B1 (en) 2016-08-24 2017-07-18 Sandisk Technologies Llc 3D NAND with partial block erase
US10482986B2 (en) * 2017-10-25 2019-11-19 Western Digital Technologies, Inc. Adaptive erase fail bit criteria
US10580506B2 (en) * 2017-12-07 2020-03-03 Micron Technology, Inc. Semiconductor memory device and erase method including changing erase pulse magnitude for a memory array
US10964397B2 (en) * 2018-11-13 2021-03-30 Samsung Electronics Co., Ltd. Vertical memory device having improved electrical characteristics and method of operating the same
KR102692901B1 (ko) * 2019-01-11 2024-08-08 에스케이하이닉스 주식회사 메모리 시스템에서의 비휘발성 메모리 블록 내 데이터를 삭제하는 방법 및 장치
JP7092916B1 (ja) * 2021-04-12 2022-06-28 ウィンボンド エレクトロニクス コーポレーション 半導体装置および消去方法
JP2023045879A (ja) * 2021-09-22 2023-04-03 キオクシア株式会社 メモリデバイス及びメモリシステム
US20230360708A1 (en) * 2022-05-09 2023-11-09 Micron Technology, Inc. Memory systems with flexible erase suspend-resume operations, and associated systems, devices, and methods

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002620A1 (en) * 2005-06-30 2007-01-04 Intel Corporation Memory device and method for erasing memory
CN101584005A (zh) * 2006-10-13 2009-11-18 桑迪士克股份有限公司 非易失性存储器中的经分割擦除及擦除验证
US20090251971A1 (en) * 2008-04-04 2009-10-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device and memory system
US20120113720A1 (en) * 2010-11-10 2012-05-10 Hynix Semiconductor Inc. Semiconductor memory device and erase method thereof
US20120275232A1 (en) * 2011-04-26 2012-11-01 SK Hynix Inc. Semiconductor device and erase methods thereof
US20140226407A1 (en) * 2013-02-14 2014-08-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US9704579B1 (en) * 2016-03-24 2017-07-11 Powerchip Technology Corporation Non-valatile semiconductor memory device and location based erasure methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114385092A (zh) * 2022-03-24 2022-04-22 中国科学院微电子研究所 固态硬盘闪存阵列的擦除方法、固态硬盘主控芯片
CN114385092B (zh) * 2022-03-24 2022-07-12 中国科学院微电子研究所 固态硬盘闪存阵列的擦除方法、固态硬盘主控芯片

Also Published As

Publication number Publication date
US20220130476A1 (en) 2022-04-28
US11170860B2 (en) 2021-11-09
US20200176067A1 (en) 2020-06-04
US12087375B2 (en) 2024-09-10
US10580506B2 (en) 2020-03-03
US20190180832A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
CN110010183A (zh) 执行擦除操作的设备及方法
US9799406B2 (en) Memory system
CN100463077C (zh) 同时编程与编程验证存储器的方法及其集成电路
CN105374398B (zh) 半导体存储装置
CN107731252B (zh) 非易失性存储器设备和包括其的存储设备
CN106205704B (zh) 存储器及其操作方法
US20080089133A1 (en) Systems for partitioned soft programming in non-volatile memory
CN108573728A (zh) 半导体存储装置及存储器系统
CN109817262A (zh) 具有增进抗虚置字线干扰的可靠性的存储器和编程方法
CN104916323B (zh) 编程多个存储单元及存储器的方法及该存储器
US8995188B2 (en) Sharing support circuitry in a memory
CN106158033A (zh) 存储器电路及其操作方法
CN110289034A (zh) 非易失性存储器及其操作方法
CN109378026A (zh) 半导体存储器件及其操作方法
CN106531216A (zh) 存储器系统
KR100908560B1 (ko) 플래시 메모리 소자의 프로그램 방법
CN102262903A (zh) 非易失性存储器件的编程方法
CN105321561B (zh) 用以修整三维与非门闪存的控制晶体管的系统与方法
EP2080199B1 (en) Partitioned soft programming in non-volatile memory
CN207458942U (zh) 存储器
CN104900270A (zh) 半导体器件及其操作方法
JP6293692B2 (ja) メモリシステム
CN108028066A (zh) 存储器装置中的编程抑制
CN106486161A (zh) 一种nandflash编程的防干扰方法
CN106297882B (zh) 编程非挥发性存储器装置以降低位线干扰的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190712

WD01 Invention patent application deemed withdrawn after publication