CN106301300A - 具有安全复位功能的脉冲同步电路及处理器 - Google Patents
具有安全复位功能的脉冲同步电路及处理器 Download PDFInfo
- Publication number
- CN106301300A CN106301300A CN201610621844.7A CN201610621844A CN106301300A CN 106301300 A CN106301300 A CN 106301300A CN 201610621844 A CN201610621844 A CN 201610621844A CN 106301300 A CN106301300 A CN 106301300A
- Authority
- CN
- China
- Prior art keywords
- level
- reset
- pulse
- circuit
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 53
- 230000001360 synchronised effect Effects 0.000 claims description 42
- 238000012546 transfer Methods 0.000 claims description 32
- 230000005611 electricity Effects 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000008859 change Effects 0.000 abstract description 19
- 238000013461 design Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 210000003462 vein Anatomy 0.000 description 3
- 210000001367 artery Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供具有安全复位功能的脉冲同步电路及处理器，所述具有安全复位功能的脉冲同步电路实现：当脉冲‑电平转换电路因复位而发生电平状态变化时，第一复位指示器输出指示值至第二复位状态修正电路以令其修正电平‑脉冲转换电路的电平状态至与脉冲‑电平转换电路一致；或者，当电平‑脉冲转换电路因复位而发生电平状态变化时，第二复位指示器输出指示值至第一复位状态修正电路以令其修正脉冲‑电平转换电路的电平状态至与电平‑脉冲转换电路一致；从而使得电平‑脉冲转换电路在进行电平状态比对时不会受到复位产生的电平状态变化的影响，避免产生错误的脉冲信号，保证了同步的正确性和安全性。
Description
技术领域
本发明涉及电路设计技术领域，尤其是涉及具有安全复位功能的脉冲同步电路及处理器。
背景技术
常见的脉冲同步电路结构如附图1所示。通过“脉冲-电平变化-电平同步-电平变化检测-脉冲”这样的流程，可以将输入脉冲信号准确的同步为目标时钟域的输出脉冲信号。
现有脉冲同步电路虽然可以完成脉冲的同步功能，但是当输入或者输出端电路发生复位操作时，由于“脉冲-电平转换电路101”或“电平-脉冲转换电路102”内部的电平值可能会由1被复位为0，使得两者的电平状态不再相等，从而导致“电平-脉冲转换电路102”在比对其与通过同步传输单元103同步过来的“脉冲-电平转换电路101”的电平状态值时，会误以为检测到了“脉冲-电平转换电路101”的电平变化并相应的产生了错误的输出脉冲信号；这一问题限制了该同步电路的应用范围，并使得其存在潜在错误可能性，严重时甚至会影响整个芯片的功能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供具有安全复位功能的脉冲同步电路，通过修正“脉冲-电平转换电路”或“电平-脉冲转换电路”的电平状态值来避免错误的输出脉冲信号的产生，以解决现有技术的问题。
为实现上述目的及其他相关目的，本发明提供一种具有安全复位功能的脉冲同步电路，包括：脉冲-电平转换电路，用于根据所接收的输入脉冲信号变化其所记录的第一电平状态值并输出；其中，所述脉冲-电平转换电路还能根据所接收的第一复位信号复位其所记录的第一电平状态值；电平-脉冲转换电路，其通过第一同步传输单元连接所述脉冲-电平转换电路的输出端以获取所述第一电平状态值，并在比较其所记录的第二电平状态值与传递来的所述第一电平状态值不同的情况下产生输出脉冲信号，且更新所记录第二状态电平值至与第一电平状态值一致；其中，所述电平-脉冲转换电路还能根据所接收的第二复位信号复位其第二电平状态；第一复位指示器，用于在获取到输入至脉冲-电平转换电路的所述第一复位信号的情况下，产生第一复位指示值输出；第二复位指示器，用于在获取到输入至电平-脉冲转换电路的所述第二复位信号的情况下，产生第二复位指示值输出；第一复位状态修正电路，其输入端通过第二同步传输单元连接所述第二复位指示器的输出端，其输出端连接所述脉冲-电平转换电路的输入端，用于在接收到第二复位指示值的情况下，修正所述脉冲-电平转换电路所记录的第一电平状态值至与复位后的所述第二电平状态一致；第二复位状态修正电路，其输入端通过第三同步传输单元连接所述第一复位指示器的输出端，其输出端连接所述电平-脉冲转换电路的输入端，用于在接收到第一复位指示值的情况下，修正所述电平-脉冲转换电路所记录的第二电平状态值至与复位后的所述第一电平状态一致。
于本发明的一实施例中，所述第一同步传输单元、第二同步传输单元及第三同步传输单元均由多个寄存器级联而成。
于本发明的一实施例中，所述第一同步传输单元、第二同步传输单元及第三同步传输单元均由相同数量的多个寄存器级联而成。
于本发明的一实施例中，所述多个寄存器的数量为两个。
于本发明的一实施例中，所述第一复位指示器和/或第二复位指示器为寄存器。
于本发明的一实施例中，所述电平-脉冲转换电路包括延时电路，以延迟其比较第一电平状态值和第二电平状态值的时间不早于所述第一电平状态值得到修正的时间。
于本发明的一实施例中，所述脉冲-电平转换电路工作于第一时钟域，所述电平-脉冲转换电路工作于第二时钟域。
于本发明的一实施例中，所述第一复位状态修正电路工作于所述第一时钟域，所述第二复位状态修正电路工作于所述第二时钟域。
于本发明的一实施例中，所述第一时钟域及第二时钟域的参考时钟频率不同。
为实现上述目的及其他相关目的，本发明提供一种处理器，包括所述的具有安全复位功能的脉冲同步电路。
如上所述，本发明提供具有安全复位功能的脉冲同步电路及处理器，所述具有安全复位功能的脉冲同步电路实现：当脉冲-电平转换电路因复位而发生电平状态变化时，第一复位指示器输出指示值至第二复位状态修正电路以令其修正电平-脉冲转换电路的电平状态至与脉冲-电平转换电路一致；或者，当电平-脉冲转换电路因复位而发生电平状态变化时，第二复位指示器输出指示值至第一复位状态修正电路以令其修正脉冲-电平转换电路的电平状态至与电平-脉冲转换电路一致；从而使得电平-脉冲转换电路在进行电平状态比对时不会受到复位产生的电平状态变化的影响，避免产生错误的脉冲信号，保证了同步的正确性和安全性。
附图说明
图1显示为现有技术中脉冲同步电路的结构示意图。
图2显示为本发明一实施例中的脉冲同步电路的结构示意图。
图3显示为本发明一实施例中的电平-脉冲转换电路进行修正的时序示意图。
图4显示为本发明一实施例中的脉冲-电平转换电路进行修正的时序示意图。
元件标号说明
101 脉冲-电平转换电路
102 电平-脉冲转换电路
103 同步传输单元
201 脉冲-电平转换电路
202 电平-脉冲转换电路
203 第一复位指示器
204 第二复位指示器
205 第一复位状态修正电路
206 第二复位状态修正电路
207 第一同步传输单元
208 第二同步传输单元
209 第三同步传输单元
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明的技术方案，是关于脉冲同步电路的设计，通过检测位于不同时钟域的两端电路复位时的电平变化情况并指示，从而据以修正对端的电平状态至一致，来避免因复位引起的电平变化导致错误的输出脉冲。
如图2所示，显示本发明的具有安全复位功能的脉冲同步电路的电路结构，其中，所述脉冲同步电路包括：脉冲-电平转换电路201、电平-脉冲转换电路202、第一复位指示器203、第二复位指示器204、第一复位状态修正电路205、第二复位状态修正电路206、第一同步传输单元207、第二同步传输单元208、及第三同步传输单元209；其中，脉冲-电平转换电路201和第一复位状态修正电路205可工作于第一参考时钟频率而属于第一时钟域的电路，电平-脉冲转换电路202和第一复位状态修正电路205可工作于第二参考时钟频率而属于第二时钟域的电路，第一参考时钟频率和第二参考时钟频率可不同，而脉冲同步电路即实现不同时钟域间的脉冲信号同步。
所述脉冲-电平转换电路201，用于根据所接收的输入脉冲信号变化其所记录的第一电平状态值并输出，于一实施例中，例如在接收到一脉冲信号时，其可表现为例如所述脉冲信号的下降沿到来时，若当前第一电平状态值为0(即低电平)，则可进行电平翻转而变为1(即高电平)；并且，所述脉冲-电平转换电路201还能根据所接收的第一复位信号复位其所记录的第一电平状态值，在一实施例中，所述第一复位信号可为一段时间内的0信号，若当前第一电平状态值为1，则在接收到第一复位信号时，则第一电平状态值从1复位至0。
所述电平-脉冲转换电路202，其通过第一同步传输单元207连接所述脉冲-电平转换电路201的输出端以获取所述第一电平状态值，并在比较其所记录的第二电平状态值与传递来的所述第一电平状态值不同的情况下产生输出脉冲信号，且更新所记录第二状态电平值至与第一电平状态值一致。举例来说，所述电平-脉冲转换电路202的当前第二电平状态值为0，在接收到第一电平状态值为1之后，进行比较且发现不一致，其即产生脉冲输出，且将第二电平状态值翻转至与所述第一电平状态值一致为1以表示更新，等待下一次比对。
于一实施例中，所述第一同步传输单元207可以是多个寄存器级联而成，例如图2中所示的2个寄存器，用于将第一电平状态值从脉冲-电平转换电路201同步传输至电平-脉冲转换电路202，当然，采用寄存器同步会有一定的延时。
并且，所述电平-脉冲转换电路202还能根据所接收的第二复位信号复位其第二电平状态，例如，所述第二复位信号可为一段时间内的0信号，电平-脉冲转换电路202的当前所记录第二电平状态值为1，则在其受到第二复位信号后，将其所记录的第二电平状态值翻转为0以表示更新。
所述第一复位指示器203，用于在获取到输入至脉冲-电平转换电路201的所述第一复位信号的情况下，产生第一复位指示值输出。于本发明的一实施例中，所述第一复位指示器203可为一寄存器，其可仅有一位，以1表示脉冲-电平转换电路201被复位的状态，以0表示脉冲-电平转换电路201未复位的状态，在一实施例中，所述第一复位指示器203可通过读取脉冲-电平转换电路201输入端的第一复位信号的方式来改变状态，第一复位指示器203将第一复位信号1->0转换为第一复位指示值0->1输出；并且，第一复位信号结束后由0->1，随后该第一复位指示器203的值由1->0而完成自动清零；当然，在其它实施例中，所述第一复位指示器203亦可检测所述脉冲-电平转换电路201所记录的第一电平状态值来决定输出的第一复位指示值亦可。
第二复位指示器204，用于在获取到输入至电平-脉冲转换电路202的所述第二复位信号的情况下，产生第二复位指示值输出。于本发明的一实施例中，所述第二复位指示器204可为一寄存器，其可仅有一位，以1表示电平-脉冲转换电路202被复位的状态，以0表示电平-脉冲转换电路202未复位的状态，在一实施例中，所述第二复位指示器204可通过读取电平-脉冲转换电路202输入端的第二复位信号的方式来改变状态，第二复位指示器204将第二复位信号1->0转换为第二复位指示值0->1输出；并且，第二复位信号结束后由0->1，随后该第二复位指示器204的值由1->0而完成自动清零；当然，在其它实施例中，所述第二复位指示器204亦可检测所述电平-脉冲转换电路202所记录的第二电平状态值来决定输出的第二复位指示值亦可。
所述第一复位状态修正电路205，其输入端通过第二同步传输单元208连接所述第二复位指示器204的输出端，其输出端连接所述脉冲-电平转换电路201的输入端，用于在接收到第二复位指示值的情况下，修正所述脉冲-电平转换电路201所记录的第一电平状态值至与复位后的所述第二电平状态一致。举例来说，所述电平-脉冲转换电路202进行复位，第二电平状态值变为0，第二复位指示器204所输出第二复位指示值变为1，第一复位状态修正电路205接收到该第二复位指示值1后，将脉冲-电平转换器所记录的第一电平状态值亦修正为与第二电平状态值一致的0。
于一实施例中，所述第二同步传输单元208亦可由多个寄存器级联而成，在本实施例中，其优选为与第一同步传输单元207相同数量的2个，来保证同步传输的延时相同，但在其他实施例中并非以此为限。
所述第二复位状态修正电路206，其输入端通过第三同步传输单元209连接所述第一复位指示器203的输出端，其输出端连接所述电平-脉冲转换电路202的输入端，用于在接收到第一复位指示值的情况下，修正所述电平-脉冲转换电路202所记录的第二电平状态值至与复位后的所述第一电平状态一致。举例来说，所述脉冲-电平转换电路201进行复位，第一电平状态值变为0，第一复位指示器203所输出第一复位指示值变为1，第二复位状态修正电路206接收到该第一复位指示值1后，将电平-脉冲转换器所记录的第二电平状态值亦修正为与第一电平状态值一致的0；优选的，为避免电平-脉冲转换电路202将复位时的第一电平状态值(可能为0)和所记录的第二电平状态值(未修正的情况下可能还是为1)进行比对，因此，该比对动作应当在对第二电平状态值修正之后或之时发生，因此，电平-脉冲转换器内可设有延时电路，来延迟第一电平状态值被同步至第二时间域的时间以令其不早于第一复位指示被同步至第二时间域的时间。
请参阅图3及图4，以具体说明本发明的脉冲同步电路如何避免错误输出脉冲信号的产生。
如图3所示，①～③是一个正常的同步过程；在正常工作时，该电路的同步逻辑与传统脉冲同步电路相同，将输入脉冲信号经过脉冲-电平转换电路201转换为第一电平状态值的翻转变化，再通过第一同步传输单元207(本实施例中为两级寄存器)被同步至第二时钟域；电平-脉冲转换电路202在检测到第一电平状态值翻转而与第二电平状态值不同时，产生相应的输出脉冲信号，完成同步过程。
在④时刻，第一复位信号开始有效(本实施例中为低电平有效)，第一时钟域内的电路都被复位，脉冲-电平转换电路201内的第一电平状态值由1被复位为0。此时，第一复位指示器203开始工作，其输出的第一复位指示值为1，通过第三同步传输单元209(本实施例中为两级寄存器)，在⑤时刻第一复位指示值的变化被第二复位状态修正电路206检测到；在⑥时刻，第二复位状态修正电路206将电平-脉冲转换电路202内的第二电平状态值由1修正为0。为了保证不会有错误的输出脉冲产生，需要确保第一复位指示值不晚于第一电平状态值被同步至第二时钟域，所以除了两级同步寄存器的延时外，电平-脉冲转换电路202内部还会对第一电平状态值的同步结果延迟一个时钟周期，这样当电平-脉冲转换电路202进行第一和第二电平状态值比较时，第二电平状态值已经被修正，因此不会产生错误的输出脉冲。当输入端复位操作结束后(由第一复位信号从0->1消失所决定，但到复位操作结束之间可能存在延时)，第一复位指示器203会自动清零，此时第一电平状态值和第二电平状态值相等，若电平-脉冲转换电路202进行电平比较不会有错误输出脉冲产生，脉冲同步电路可以继续正常工作。
如图4所示，展示第一复位状态修正电路205对脉冲-电平转换电路201进行修正的时序图，①～③所示，同前一实施例的正常同步过程，不作赘述；在④时刻，第二复位信号2开始有效，第二时钟域内的电路都被复位，电平-脉冲转换电路202内的第二电平状态值由1被复位为0，此时，第二复位指示器204开始工作，其所输出第二复位指示值为1。经过第二同步传输单元208(在本实施例中为两级同步寄存器)的同步，第一复位状态修正电路205在⑤时刻检测到第二复位指示值的电平变化；随后在⑥时刻，第一复位状态修正电路2051将脉冲-电平转换电路201内的第一电平状态值由1修正为0；当脉冲-电平转换电路201复位操作结束，第二复位指示器204会自动清零，此时第一电平状态值和第二电平状态值仍然相等，若电平-脉冲转换电路202进行电平比较不会有错误输出脉冲产生，脉冲同步电路可以继续正常工作。
本发明的具有安全复位功能的脉冲同步电路可应用于芯片设计、SOC设计、数字集成电路设计，因此，本发明还可提供一种处理器(例如SOC或其它处理器芯片)，包括所述的具有安全复位功能的脉冲同步电路。
综上所述，本发明提供具有安全复位功能的脉冲同步电路及处理器，所述具有安全复位功能的脉冲同步电路实现：当脉冲-电平转换电路因复位而发生电平状态变化时，第一复位指示器输出指示值至第二复位状态修正电路以令其修正电平-脉冲转换电路的电平状态至与脉冲-电平转换电路一致；或者，当电平-脉冲转换电路因复位而发生电平状态变化时，第二复位指示器输出指示值至第一复位状态修正电路以令其修正脉冲-电平转换电路的电平状态至与电平-脉冲转换电路一致；从而使得电平-脉冲转换电路在进行电平状态比对时不会受到复位产生的电平状态变化的影响，避免产生错误的脉冲信号，保证了同步的正确性和安全性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种具有安全复位功能的脉冲同步电路，其特征在于，包括：
脉冲-电平转换电路，用于根据所接收的输入脉冲信号变化其所记录的第一电平状态值并输出；其中，所述脉冲-电平转换电路还能根据所接收的第一复位信号复位其所记录的第一电平状态值；
电平-脉冲转换电路，其通过第一同步传输单元连接所述脉冲-电平转换电路的输出端以获取所述第一电平状态值，并在比较其所记录的第二电平状态值与传递来的所述第一电平状态值不同的情况下产生输出脉冲信号，且更新所记录第二状态电平值至与第一电平状态值一致；其中，所述电平-脉冲转换电路还能根据所接收的第二复位信号复位其第二电平状态；
第一复位指示器，用于在获取到输入至脉冲-电平转换电路的所述第一复位信号的情况下，产生第一复位指示值输出；
第二复位指示器，用于在获取到输入至电平-脉冲转换电路的所述第二复位信号的情况下，产生第二复位指示值输出；
第一复位状态修正电路，其输入端通过第二同步传输单元连接所述第二复位指示器的输出端，其输出端连接所述脉冲-电平转换电路的输入端，用于在接收到第二复位指示值的情况下，修正所述脉冲-电平转换电路所记录的第一电平状态值至与复位后的所述第二电平状态一致；
第二复位状态修正电路，其输入端通过第三同步传输单元连接所述第一复位指示器的输出端，其输出端连接所述电平-脉冲转换电路的输入端，用于在接收到第一复位指示值的情况下，修正所述电平-脉冲转换电路所记录的第二电平状态值至与复位后的所述第一电平状态一致。
2.根据权利要求1所述的具有安全复位功能的脉冲同步电路，其特征在于，所述第一同步传输单元、第二同步传输单元及第三同步传输单元均由多个寄存器级联而成。
3.根据权利要求2所述的具有安全复位功能的脉冲同步电路，其特征在于，所述第一同步传输单元、第二同步传输单元及第三同步传输单元均由相同数量的多个寄存器级联而成。
4.根据权利要求3所述的具有安全复位功能的脉冲同步电路，其特征在于，所述多个寄存器的数量为两个。
5.根据权利要求1所述的具有安全复位功能的脉冲同步电路，其特征在于，所述第一复位指示器和/或第二复位指示器为寄存器。
6.根据权利要求1所述的具有安全复位功能的脉冲同步电路，其特征在于，所述电平-脉冲转换电路包括延时电路，以延迟其比较第一电平状态值和第二电平状态值的时间不早于所述第一电平状态值得到修正的时间。
7.根据权利要求1所述的具有安全复位功能的脉冲同步电路，其特征在于，所述脉冲-电平转换电路工作于第一时钟域，所述电平-脉冲转换电路工作于第二时钟域。
8.根据权利要求7所述的具有安全复位功能的脉冲同步电路，其特征在于，所述第一复位状态修正电路工作于所述第一时钟域，所述第二复位状态修正电路工作于所述第二时钟域。
9.根据权利要求7所述的具有安全复位功能的脉冲同步电路，其特征在于，所述第一时钟域及第二时钟域的参考时钟频率不同。
10.一种处理器，其特征在于，包括如权利要求1～9中任一项所述的具有安全复位功能的脉冲同步电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610621844.7A CN106301300B (zh) | 2016-08-02 | 2016-08-02 | 具有安全复位功能的脉冲同步电路及处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610621844.7A CN106301300B (zh) | 2016-08-02 | 2016-08-02 | 具有安全复位功能的脉冲同步电路及处理器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106301300A true CN106301300A (zh) | 2017-01-04 |
| CN106301300B CN106301300B (zh) | 2019-04-05 |
Family
ID=57664094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610621844.7A Active CN106301300B (zh) | 2016-08-02 | 2016-08-02 | 具有安全复位功能的脉冲同步电路及处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106301300B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5537655A (en) * | 1992-09-28 | 1996-07-16 | The Boeing Company | Synchronized fault tolerant reset |
| CN102204099A (zh) * | 2011-04-13 | 2011-09-28 | 华为技术有限公司 | 复位装置 |
| CN103036545A (zh) * | 2011-09-30 | 2013-04-10 | 京瓷办公信息系统株式会社 | 电子电路 |
-
2016
- 2016-08-02 CN CN201610621844.7A patent/CN106301300B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5537655A (en) * | 1992-09-28 | 1996-07-16 | The Boeing Company | Synchronized fault tolerant reset |
| CN102204099A (zh) * | 2011-04-13 | 2011-09-28 | 华为技术有限公司 | 复位装置 |
| CN103036545A (zh) * | 2011-09-30 | 2013-04-10 | 京瓷办公信息系统株式会社 | 电子电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106301300B (zh) | 2019-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105144624B (zh) | 用于生成时钟信号的方法和装置 | |
| CN100495918C (zh) | 一种同步信号检测装置 | |
| US6530029B1 (en) | I2C/SMBus start-stop detecting circuit that reduces the likelihood of stalling the bus due to glitches on the data line | |
| CN102497200B (zh) | 一种时钟信号丢失检测电路及方法 | |
| CN104617926B (zh) | 一种吞脉冲式时钟同步电路 | |
| CN100392560C (zh) | 多时钟域系统复位电路 | |
| CN103544129A (zh) | Spi接口以及经由spi接口的串行通信方法 | |
| US10628375B2 (en) | Method and system for enumerating digital circuits in a system-on-a-chip (SOC) | |
| CN103366714A (zh) | 拼接显示装置同步显示方法及系统 | |
| US8536918B2 (en) | Flip-flop circuit, scan test circuit, and method of controlling scan test circuit | |
| US9203415B2 (en) | Modulated clock synchronizer | |
| US20180131375A1 (en) | Communication between integrated circuits | |
| CN103873031A (zh) | 非时钟触发寄存器 | |
| CN107132469B (zh) | 多路信号检测方法和电路及控制芯片 | |
| JPH0832564A (ja) | 同期検出回路 | |
| CN117435016A (zh) | 一种复位电路的设计方法 | |
| CN106301300A (zh) | 具有安全复位功能的脉冲同步电路及处理器 | |
| CN113821075A (zh) | 一种异步多比特信号跨时钟域处理方法及装置 | |
| CN202364199U (zh) | 一种时钟信号丢失检测电路 | |
| RU2738963C1 (ru) | Асинхронное входное устройство | |
| CN103236839B (zh) | 一种任意倍数时钟域同步装置及方法 | |
| JP4190217B2 (ja) | クロック生成装置及びオーディオデータ処理装置 | |
| JPH06350587A (ja) | データ伝送装置 | |
| EP4428551A1 (en) | System and method for controlling at-speed testing of integrated circuits | |
| JPH10177060A (ja) | スキャン回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Pulse synchronization circuit and processor with safety reset function Granted publication date: 20190405 Pledgee: Ningbo Yinsheng Investment Co.,Ltd. Pledgor: XINQIYUAN (SHANGHAI) SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Registration number: Y2024980014581 |