CN114815570B - 一种基于差分延时环的时间数字转换器 - Google Patents

一种基于差分延时环的时间数字转换器 Download PDF

Info

Publication number
CN114815570B
CN114815570B CN202210483485.9A CN202210483485A CN114815570B CN 114815570 B CN114815570 B CN 114815570B CN 202210483485 A CN202210483485 A CN 202210483485A CN 114815570 B CN114815570 B CN 114815570B
Authority
CN
China
Prior art keywords
delay loop
module
delay
differential
thermometer code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210483485.9A
Other languages
English (en)
Other versions
CN114815570A (zh
Inventor
马毅超
王亮懿
蒋俊国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi University of Science and Technology
Original Assignee
Shaanxi University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi University of Science and Technology filed Critical Shaanxi University of Science and Technology
Priority to CN202210483485.9A priority Critical patent/CN114815570B/zh
Publication of CN114815570A publication Critical patent/CN114815570A/zh
Application granted granted Critical
Publication of CN114815570B publication Critical patent/CN114815570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开了一种基于差分延时环的时间数字转换器，包括：核心模块，核心模块包括：差分延时环模块、计数模块和温度计码模块；差分延时环模块包括第一延时环和第二延时环，第一延时环中反相器和第二延时环中反相器的延时差恒定；计数模块用于记录两个待测量信号之间的时钟计数数据；温度计码模块用于对判断单元的输出结果进行锁存，并根据锁存的数据生成温度计码；差分延时环模块根据温度计码和时钟计数数据确定两个待测量信号之间的时间差。本发明差分延时环结构，使用延时单元的延时差值作为高精度时间测量算法的精度，不但提高了测量精度，而且使整体使用的延时单元的个数得到控制，减小解码电路的难度，降低资源消耗。

Description

一种基于差分延时环的时间数字转换器
技术领域
本发明涉及数字电路技术领域，特别涉及一种基于差分延时环的时间数字转换器。
背景技术
现阶段应用广泛的TDC(Time to Digital Convert，时间数字转换器)设计方案主要分为两类，其一是通过时钟内插延时链的方法实现高精度时间测量算法的设计，该方法能够达到50ps到100ps的精度，但是解码困难且对时钟要求较高。其二是通过时钟相位偏移的方法实现高精度时间测量算法的设计，该方法没有过多的延时单元插入，解码简单，但是精度普遍在100ps到1ns之间，难以满足实验中百皮秒内时间精度的要求。
发明内容
本发明实施例提供了一种基于差分延时环的时间数字转换器，用以解决现有技术中内插延时单元过多导致解码困难的问题。
一方面，本发明实施例提供了一种基于差分延时环的时间数字转换器，包括：
核心模块，核心模块包括：差分延时环模块、计数模块和温度计码模块；
差分延时环模块包括第一延时环和第二延时环，第一延时环和第二延时环均由多个反相器依次连接形成环状结构，第一延时环和第二延时环中反相器的数量相同且一一对应，相应的两个反相器的输出端之间连接有判断单元，第一延时环中反相器的延时小于第二延时环中反相器的延时，且第一延时环中反相器和第二延时环中反相器的延时差恒定；
计数模块用于记录两个待测量信号之间的时钟计数数据；
温度计码模块用于对判断单元的输出结果进行锁存，并根据锁存的数据生成温度计码；
差分延时环模块根据温度计码和时钟计数数据确定两个待测量信号之间的时间差。
本发明中的一种基于差分延时环的时间数字转换器，具有以下优点：
通过将延时链转变为差分延时链，使用延时单元的延时差值作为高精度时间测量算法的精度，解决TDC精度受制于最小单元延时时间的问题，同时差分结构抵消了外界环境如温度、电压等对精度的影响。再将差分延时链结构改进为差分延时环结构，使得整体使用的延时单元的个数得到控制，减小解码电路的难度，降低资源消耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基于差分延时环的时间数字转换器的组成示意图；
图2为本发明实施例提供的差分延时环的结构示意图；
图3为本发明实施例提供的差分延时环中各部分的延时时序图；
图4为本发明实施例提供的奇数圈下的判断单元组合示意图；
图5为本发明实施例提供的偶数圈下的判断单元组合示意图；
图6为本发明实施例提供的温度计码编码过程示意图；
图7为本发明实施例提供的温度计码解码过程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例提供的一种基于差分延时环的时间数字转换器的组成示意图。本发明实施例提供了一种基于差分延时环的时间数字转换器，包括：
核心模块，核心模块包括：差分延时环模块、计数模块和温度计码模块；
差分延时环模块包括第一延时环和第二延时环，第一延时环和第二延时环均由多个反相器依次连接形成环状结构，第一延时环和第二延时环中反相器的数量相同且一一对应，相应的两个反相器的输出端之间连接有判断单元，第一延时环中反相器的延时小于第二延时环中反相器的延时，且第一延时环中反相器和第二延时环中反相器的延时差恒定；
计数模块用于记录两个待测量信号之间的时钟计数数据；
温度计码模块用于对判断单元的输出结果进行锁存，并根据锁存的数据生成温度计码；
差分延时环模块根据温度计码和时钟计数数据确定两个待测量信号之间的时间差。
示例性地，本发明中的时间数字转换器采用结构型设计模式中的组合模式来设计，在设计过程中，采用自顶向下的设计方法，先定义顶层模块的功能，进而分析顶层模快功能的实现所必要的子模块，然后进一步对各个模块进行分解设计，直到的到无法进一步分解的底层模块。本发明中的时间数字转换器主要包括核心模块(TDC_Core)，该核心模块可以细化为差分延时环模块(Delay_Ring)、计数模块(Fine_Cnt&Course_Cnt)和温度计码生成模块(TH_Generator)。
上述核心模块主要用于实现TDC中差分延时环的构建、环形温度计码的生成、在解码中一级计数和二级计数的生成。对于模块间的联动，采用了行为型模式设计中的观察者模式。例如，在设计中当差分延时环模块的状态发生改变时，将会通知到温度计码生成模块和计数模块，被通知到的模块根据设计功能自动更新。对于各个模块的创建，采用了创建型模式中的简单工厂模式。设计时实现一个抽象的功能模块，当使用该模块时，只需要对其传入正确参数进行实例化，即可得到一个具体的功能模块，而无需知道模块具体的实现细节。
本发明中的差分延时环包括两条延时环，即第一延时环和第二延时环，第一延时环的延时小于第二延时环的延时，因此将第一延时环称为快环，而第二延时环称为慢环，在图2中快环为F标识，慢环为S标识。F环中延时单元(即反相器)的延时时间小于S环中的延时单元(即反相器)时间，且延时单元之间的延时差恒定，均为R。在本发明的实施例中，判断单元包括上升沿判断单元和下降沿判断单元。在图2中，A1～A25为上升沿判断单元，B1～B25为下降沿判断单元。
在实际的应用中，测量两个待测量信号上升沿之间的时间差时，将两个待测量信号中的开始信号(Start Signal)输入到慢环中，结束信号(Stop Signal)输入到快环中。当信号进入后，因为快环中的延时时间小，所以随着信号在环路中的传递，会使得结束信号逐渐向开始信号靠近，直至超过开始信号。当结束信号超过开始信号时，判断单元会输出高电平，以标识出信号超越发生在环中的位置，该位置即为测试时间间隔中内插了多少延时单元。
根据环的结构，对于时间差的测量如图3所示，待测信号的时间差为T，S25的输出周期为Ts，Ts为两圈S环的时间，即为：50×ts。同理，F25的输出周期为Tf，Tf为两圈F环的时间，即为：50×tf。Nc为结束信号来临之前S25输出的信号的周期计数，Nf为判断单元出现结果之前S25输出信号的周期计数。N为判断单元出现结果时所在延时单元的位置。ts-tf的差值为延时单元的差值，在设计时延时差值固定为R，代表时间测量算法的分辨率。
结合对算法原理的分析，时间测量算法的测试结果可以通过公式(1)表示。
T＝50×ts×Nc+50×R×(Nf-Nc)+N×R (1)
因为信号在环中前进时，需要不断的经过反相器实现信号的反向，所以在每一级的输出都是前一级输出信号经过一定延时的反向状态。因此上升沿判断单元和下降沿判断单元在算法结构中将是交叉工作的状态。
判断单元共有两种组合方式，第一种如图4所示。当反相器S1输出是低电平向高电平跳变时，此时需要使用上升沿判断单元。在经过反相器S2后的输出状态为高电平向低电平跳变，此时需要使用下降沿判断单元。在该情况下，有效的信号沿判断单元组合为A1、B2、A3、B4…A25。
第二种如图5所示。当S1输出为高电平向低电平跳变时，此时需要使用下降沿判断单元。在经过反相器S2后的输出状态为由低电平向高电平跳变，此时需要使用的上升沿判断单元。在该情况下，有效的信号沿判断单元组合为B1、A2、B3、A4…B25。
当环中没有信号时，此时输入信号为低电平，经过S1之后输出为高电平。根据环的结构可知，S1的输出信号后要经过偶数级反向器才会回到与非门的输入端，因此在没有信号输入时，S1的输入与输出都是高电平。当信号进入后，S1输出将会发生由高电平向低电平的跳变，此时符合上述的第二种情况。综上，图4的判断单元组合可以代表奇数圈判断情况，图5的判断单元组合可以代表偶数圈判断情况。
在一种可能的实施例中，还包括：数据传输模块(TDC_Trans)，用于输出差分延时环模块确定的时间差。
在一种可能的实施例中，还包括：延时环校准模块(Delay_Ring_Correction)，用于对差分延时环模块进行校准。
示例性地，由于温度、电压等环境变化会导致差分延时环模块中的延时单元延时时间发生变化。本发明采用差分结构可以保持延时单元的延时差不变，但是整体延时环的时间会发生改变。所以需要延时环校准模块完成对差分延时环模块的校准。
在一种可能的实施例中，还包括：时钟产生模块(Clock_Generator)，用于产生差分延时环模块需要的时钟信号。
示例性地，时钟产生模块主要实现时钟频率匹配，将输入时钟匹配需要的时钟要求，对时钟进行倍频或分频操作。
在一种可能的实施例中，计数模块包括：一级计数存储单元，用于存储两个待测量信号之间的时钟计数数据；二级计数存储单元，用于在两个待测量信号分别在第一延时环和第二延时环中传输并发生超越时，保存一级计数存储单元中的时钟计数数据。
示例性地，由于时钟计数数据保持的时间较短，对整体时钟计数数据进行如下处理：以开始信号(Start_sig)作为时钟计数的使能信号，如果结束信号(Stop_sig)上升沿来临，将时钟计数数据快速存储至一级计数存储单元，继续甄别超越事件是否到来，如果超越事件发生，将时钟计数数据快速存储至二级计数存储单元。当结果确定后，输出结果、清空存储器和计数单元。
在一种可能的实施例中，温度计码模块包括：存储单元，用于在判断单元的比较结果发生从低电平向高电平的跳变时，将判断单元的比较结果进行锁存；编码模块，用于读取存储单元中锁存的数据，根据读取的数据进行温度计码编码处理。
示例性地，时间差测量过程中，温度计码的处理方式如图6所示，判断单元的输出为30bit数据，将判断单元的输出作为存储单元中触发器的使能端，同时将存储单元中锁存器的数据端置为高电平，当判断单元的比较结果发生信号由低电平到高电平跳变时，触发器可以很快的将数据锁住，实现快速数据的存储。数据存储成功后，编码模块将存储的数据读入，完成温度计码的编码操作，当编码操作结束后输出编码后的位置数据(TH_code)和位置锁定信号(Lock_sig)。
在一种可能的实施例中，差分延时环模块将温度计码后移一位并取反，并将取反处理后的温度计码与原始温度计码进行与处理，以确定两个待测量信号分别在第一延时环和第二延时环中传输并发生超越时的位置，差分延时环模块根据确定的超越位置确定时间差。
示例性地，解码过程的具体实现如图7所示。解码时需要对判断单元输出的数据进行甄别，因为“01”的跳变意味着超越的发生，所以在解码过程中要找出“01”跳变发生的位置。根据温度计码结构特性，判断单元输出的结果数据是一种类似于环状数据流，图7中黑色部分代表数据“1”，其他颜色代表数据“0”。因此在该情况下，解码时可以将整体数据后移一位、取反，再和原数据进行与操作，便能直接锁定发生“01”变化的位置。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种基于差分延时环的时间数字转换器，其特征在于，包括：
核心模块，所述核心模块包括：差分延时环模块、计数模块和温度计码模块；
所述差分延时环模块包括第一延时环和第二延时环，所述第一延时环和第二延时环均由多个反相器依次连接形成环状结构，所述第一延时环和第二延时环中反相器的数量相同且一一对应，相应的两个所述反相器的输出端之间连接有判断单元，所述第一延时环中反相器的延时小于第二延时环中反相器的延时，且所述第一延时环中反相器和第二延时环中反相器的延时差恒定；
所述计数模块用于记录两个待测量信号之间的时钟计数数据；
所述温度计码模块用于对所述判断单元的输出结果进行锁存，并根据锁存的数据生成温度计码；
所述差分延时环模块根据所述温度计码和时钟计数数据确定两个待测量信号之间的时间差；
所述时间数字转换器还包括：
延时环校准模块，用于对所述差分延时环模块进行校准。
2.根据权利要求1所述的一种基于差分延时环的时间数字转换器，其特征在于，还包括：
数据传输模块，用于输出所述差分延时环模块确定的时间差。
3.根据权利要求1所述的一种基于差分延时环的时间数字转换器，其特征在于，还包括：
时钟产生模块，用于产生所述差分延时环模块需要的时钟信号。
4.根据权利要求1所述的一种基于差分延时环的时间数字转换器，其特征在于，所述判断单元包括上升沿判断单元和下降沿判断单元。
5.根据权利要求1所述的一种基于差分延时环的时间数字转换器，其特征在于，所述计数模块包括：
一级计数存储单元，用于存储两个待测量信号之间的时钟计数数据；
二级计数存储单元，用于在两个待测量信号分别在所述第一延时环和第二延时环中传输并发生超越时，保存所述一级计数存储单元中的时钟计数数据。
6.根据权利要求1所述的一种基于差分延时环的时间数字转换器，其特征在于，所述温度计码模块包括：
存储单元，用于在所述判断单元的比较结果发生从低电平向高电平的跳变时，将所述判断单元的比较结果进行锁存；
编码模块，用于读取所述存储单元中锁存的数据，根据读取的数据进行温度计码编码处理。
7.根据权利要求1所述的一种基于差分延时环的时间数字转换器，其特征在于，所述差分延时环模块将所述温度计码后移一位并取反，并将取反处理后的温度计码与原始温度计码进行与处理，以确定两个待测量信号分别在所述第一延时环和第二延时环中传输并发生超越时的位置，所述差分延时环模块根据确定的超越位置确定所述时间差。
CN202210483485.9A 2022-05-05 2022-05-05 一种基于差分延时环的时间数字转换器 Active CN114815570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210483485.9A CN114815570B (zh) 2022-05-05 2022-05-05 一种基于差分延时环的时间数字转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210483485.9A CN114815570B (zh) 2022-05-05 2022-05-05 一种基于差分延时环的时间数字转换器

Publications (2)

Publication Number Publication Date
CN114815570A CN114815570A (zh) 2022-07-29
CN114815570B true CN114815570B (zh) 2024-02-13

Family

ID=82511657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210483485.9A Active CN114815570B (zh) 2022-05-05 2022-05-05 一种基于差分延时环的时间数字转换器

Country Status (1)

Country Link
CN (1) CN114815570B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115509111B (zh) * 2022-09-26 2023-09-01 西北核技术研究所 用于延时链型时间数字转换器的采样控制电路及控制方法
CN116032298A (zh) * 2022-12-30 2023-04-28 成都电科星拓科技有限公司 一种Bubble模糊处理方法、电子设备及存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882930A (zh) * 2010-06-22 2010-11-10 清华大学 一种用于全数字锁相环的时间-数字转换装置及方法
US8390349B1 (en) * 2012-06-26 2013-03-05 Intel Corporation Sub-picosecond resolution segmented re-circulating stochastic time-to-digital converter
CN103401557A (zh) * 2013-08-12 2013-11-20 龙芯中科技术有限公司 时间数字转换器和时间间隔测量方法
CN103868581A (zh) * 2014-03-10 2014-06-18 北京航天时代光电科技有限公司 一种用于振动传感器的延时环组件及其封装装置
CN104333365A (zh) * 2014-10-11 2015-02-04 东南大学 一种三段式时间数字转换电路
CN106444345A (zh) * 2016-12-19 2017-02-22 深圳大学 时间测量电路、方法和测量设备
CN106814595A (zh) * 2017-02-08 2017-06-09 中国科学院测量与地球物理研究所 基于等效细分的高精度tdc及其等效测量方法
CN108170018A (zh) * 2017-12-28 2018-06-15 东北大学 一种门控环型时间数字转换器及时间数字转换方法
CN110703583A (zh) * 2019-11-08 2020-01-17 中国科学院光电技术研究所 基于soc的多通道高精度大量程时间数字转换器
CN110764396A (zh) * 2019-11-27 2020-02-07 华中科技大学 一种时间数字转换器和时间测量方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882930A (zh) * 2010-06-22 2010-11-10 清华大学 一种用于全数字锁相环的时间-数字转换装置及方法
US8390349B1 (en) * 2012-06-26 2013-03-05 Intel Corporation Sub-picosecond resolution segmented re-circulating stochastic time-to-digital converter
CN103401557A (zh) * 2013-08-12 2013-11-20 龙芯中科技术有限公司 时间数字转换器和时间间隔测量方法
CN103868581A (zh) * 2014-03-10 2014-06-18 北京航天时代光电科技有限公司 一种用于振动传感器的延时环组件及其封装装置
CN104333365A (zh) * 2014-10-11 2015-02-04 东南大学 一种三段式时间数字转换电路
CN106444345A (zh) * 2016-12-19 2017-02-22 深圳大学 时间测量电路、方法和测量设备
CN106814595A (zh) * 2017-02-08 2017-06-09 中国科学院测量与地球物理研究所 基于等效细分的高精度tdc及其等效测量方法
CN108170018A (zh) * 2017-12-28 2018-06-15 东北大学 一种门控环型时间数字转换器及时间数字转换方法
CN110703583A (zh) * 2019-11-08 2020-01-17 中国科学院光电技术研究所 基于soc的多通道高精度大量程时间数字转换器
CN110764396A (zh) * 2019-11-27 2020-02-07 华中科技大学 一种时间数字转换器和时间测量方法

Also Published As

Publication number Publication date
CN114815570A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN114815570B (zh) 一种基于差分延时环的时间数字转换器
CN107643674B (zh) 一种基于FPGA进位链的Vernier型TDC电路
US7884751B2 (en) Time-to-digital converter
US9746832B1 (en) System and method for time-to-digital converter fine-conversion using analog-to-digital converter (ADC)
JP4413858B2 (ja) 乱数検定回路
US7755530B2 (en) Analog to digital converter with a series of delay units
WO2017197581A1 (zh) 一种时间数字转换器及数字锁相环
US20080143403A1 (en) Digital delay locked loop
CN112838851A (zh) 一种基于差分采样的剩余时间采样电路和时间数字转换器
US8786347B1 (en) Delay circuits for simulating delays based on a single cycle of a clock signal
US7843374B2 (en) Priority encoder
KR101503732B1 (ko) 시간-디지털 변환기
US7325021B2 (en) VLSI implementation of metastability-based random number generator using delay ladders
CN115021725A (zh) 时序转换装置、方法、写入均衡系统及计算机可读取介质
JP2012138848A (ja) 時間デジタル変換器
US5365527A (en) Logical comparison circuit
US7692564B2 (en) Serial-to-parallel conversion circuit and method of designing the same
CN113098482A (zh) 一种游标型环形时间数字转换器的延时差测量方法
US4453157A (en) Bi-phase space code data signal reproducing circuit
CN114967411B (zh) 一种具备自动复位机制的多级时间数字转换器
US20170222655A1 (en) Analog-to-digital converter, electronic device, and method of controlling analog-to-digital converter
US8774292B2 (en) Data transfer system, data transfer method, receiving circuit, and receiving method
US8290734B2 (en) Semiconductor integrated circuit
US7454647B1 (en) Apparatus and method for skew measurement
JP4349266B2 (ja) Ａ／ｄ変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant