CN106444345A - 时间测量电路、方法和测量设备 - Google Patents

Abstract

本发明公开了一种时间测量电路、方法和测量设备，该电路包括：第一延迟链电路、第二延迟链电路、选择模块和计数模块，若接收的该第一数字信号或该第二数字信号为0，则该选择模块导通与该第二延迟链电路之间的连接，以及，若接收的首个该第一数字信号或首个该第二数字信号为1，则该选择模块导通与该第一延迟链电路之间的连接，该计数器依据导通的该选择模块与延迟链电路之间的连接选择计数方式，并依照该计数方式对该第一数字信号或该第二数字信号进行计数，并输出计数结果，这样的两段式电路结构不影响接入信号的测量时间的精度以及电路的测量范围，实现了在低电压的亚阀值情况下正常工作的目的，降低了电路的功耗。

Description

时间测量电路、方法和测量设备

技术领域

本发明属于电子技术领域，尤其涉及一种时间测量电路、方法和测量设备。

背景技术

时间数字转换器(TDC，Time-to-digital converter)为测量时间范围的电路模块，被广泛应用于脉冲激光雷达、模拟数字转换器(ADC,Analog-to-digital converters)和锁相环(PLL，phase locked loop)等电路。

现有技术中，TDC电路一般由时间延迟链与寄存器相接，通过寄存器的输出将测量时间转化为数字表达出来，如图1所示。传统TDC电路的结构较为完善，很难通过改变结构来降低功耗。若以低功耗电路设计为目的，将TDC电路的工作电压设置在低电压的亚阈值情况下，则导致传统TDC电路中D触发器的建立时间增加，由于接入信号的测量时间需要利用D触发器的建立时间进行计算，故造成接入信号的测量时间不准确，同时还会提高时间延迟链的最小延迟值，影响时间延迟链的测量范围，进而导致TDC电路无法正常工作。

发明内容

本发明提供一种时间测量电路、方法和测量设备，旨在解决若TDC电路工作在低电压的亚阈值情况下，会增加传统TDC电路中D触发器的建立时间，同时提高时间延迟链的最小延迟值，造成接入信号的测量时间不准确和影响时间延迟链的测量范围，从而导致TDC电路无法正常工作的问题。

本发明第一方面提供的一种时间测量电路，包括：第一延迟链电路、第二延迟链电路、选择模块和计数模块；

所述第一延迟链电路包括两条第一延迟链，所述两条第一延迟链的延迟时间分别为t1和t2且满足t1大于t2的第一延迟条件，所述第一延迟链电路用于按照所述两条第一延迟链的延迟时间和所述第一延迟条件，对接入的待测阶跃信号进行延迟，并输出第一数字信号；

所述第二延迟链电路包括两条第二延迟链，所述两条第二延迟链的延迟时间分别为t1和t2且满足t1小于t2的第二延迟条件，所述第二延迟链电路用于按照所述两条第二延迟链的延迟时间和所述第二延迟条件，对接入的所述待测阶跃信号进行延迟，并输出第二数字信号；

所述选择模块的输入端分别与所述第一延迟链电路的输出端和所述第二延迟电路的输出端相连，若接收的首个所述第一数字信号或首个所述第二数字信号为0，则所述选择模块导通与所述第二延迟链电路之间的连接，以及，若接收的首个所述第一数字信号或首个所述第二数字信号为1，则所述选择模块导通与所述第一延迟链电路之间的连接；

所述计数器的输入端与所述选择模块的输出端相连，所述计数器依据导通的所述选择模块与延迟链电路之间的连接选择计数方式，并依照所述计数方式对所述第一数字信号或所述第二数字信号进行计数，并输出计数结果，其中所述计数结果用于计算所述待测阶跃信号的测量时间。

本发明第二方面提供的一种时间测量方法，包括：

分别控制第一延迟链模块或第二延迟链模块接入待测阶跃信号，其中所述第一延迟链模块的延迟时间分别为t1和t2且满足t1大于t2的第一延迟条件，所述第二延迟链模块的所述延迟时间分别为t1和t2且满足t1小于t2的第二延迟条件；

若接收的所述第一延迟链模块输出的首个第一数字信号或所述第二延迟链模块输出的首个第二数字信号为0，则控制选择模块导通与所述第二延迟链模块之间的连接，以及，若接收的首个所述第一数字信号或首个所述第二数字信号为1，则控制所述选择模块导通与所述第一延迟链模块之间的连接；

依据导通的所述选择模块与延迟链模块之间的连接选择计数方式，并依照所述计数方式对所述第一数字信号或所述第二数字信号进行计数，并输出计数结果，并依据所述计数结果计算所述待测阶跃信号的测量时间。

本发明第三方面提供的一种测量设备，包括：该测量设备包括上述第一方面提供的时间测量电路；该测量设备执行如上述第二方面提供的时间测量方法。

本发明提供的时间测量电路、方法和测量设备，该时间测量电路包括：第一延迟链电路、第二延迟链电路、选择模块和计数模块，该选择模块的输入端分别与该第一延迟链电路的输出端和该第二延迟电路的输出端相连，若接收的首个该第一数字信号或首个该第二数字信号为0，则该选择模块导通与该第二延迟链电路之间的连接，以及，若接收的首个该第一数字信号或首个该第二数字信号为1，则该选择模块导通与该第一延迟链电路之间的连接，该计数器依据导通的该选择模块与延迟链电路之间的连接选择计数方式，并依照该计数方式对该第一数字信号或该第二数字信号进行计数，并输出计数结果，其中该计数结果用于计算该待测阶跃信号的测量时间，这样的两段式电路结构不影响接入信号的测量时间的精度以及电路的测量范围，实现了在低电压的亚阀值情况下正常工作的目的，进而在工作电压降低的基础上，降低了电路的功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。

图1是本发明第一实施例提供的时间测量电路的结构示意图；

图2是本发明第二实施例提供的时间测量电路的结构示意图；

图3是本发明第二实施例中对图2中第一延迟链电路20或第二延迟链电路21的结构示意图；

图4是本发明第二实施例提供的图2中的计数器23为温度计码转二进制码转换器时与传输门22、第一延迟链电路20的输出端和第二延迟链电路21的输出端之间连接的结构示意图；

图5是本发明第三实施例提供的时间测量方法的实现流程示意图；

图6是本发明第四实施例提供的时间测量方法的实现流程示意图。

具体实施方式

为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，图1为本发明第一实施例提供时间测量电路的结构示意图，主要包括以下部分：

第一延迟链电路10、第二延迟链电路11、选择模块12和计数模块13。

该第一延迟链电路10包括两条第一延迟链(图中未示出)，该两条第一延迟链的延迟时间分别为t1和t2且满足t1大于t2的第一延迟条件，该第一延迟链电路10用于按照该两条第一延迟链的延迟时间和该第一延迟条件，对接入的待测阶跃信号进行延迟，并输出第一数字信号。

该第二延迟链电路11包括两条第二延迟链(图中未示出)，该两条第二延迟链的延迟时间分别为t1和t2且满足t1小于t2的第二延迟条件，该第二延迟链电路11用于按照该两条第二延迟链的延迟时间和该第二延迟条件，对接入的该待测阶跃信号进行延迟，并输出第二数字信号。

选择模块12的输入端分别与第一延迟链电路10的输出端和第二延迟电路11的输出端相连，若接收的首个该第一数字信号或首个该第二数字信号为0，则选择模块12导通与第二延迟链电路11之间的连接，以及，若接收的首个该第一数字信号或首个该第二数字信号为1，则选择模块12导通与第一延迟链电路10之间的连接。

计数器13的输入端与选择模块12的输出端相连，计数器13依据导通的选择模块12与延迟链电路之间的连接选择计数方式，并依照该计数方式对该第一数字信号或该第二数字信号进行计数，并输出计数结果。其中该计数结果用于计算该待测阶跃信号的测量时间。

本发明实施例中，选择模块12的输入端分别与第一延迟链电路10的输出端和第二延迟电路11的输出端相连，若接收的首个该第一数字信号或首个该第二数字信号为0，则选择模块12导通与第二延迟链电路11之间的连接，以及，若接收的首个该第一数字信号或首个该第二数字信号为1，则选择模块12导通与第一延迟链电路10之间的连接，计数器13的输入端与选择模块12的输出端相连，计数器13依据导通的选择模块12与延迟链电路之间的连接选择计数方式，并依照该计数方式对该第一数字信号或该第二数字信号进行计数，并输出计数结果，其中该计数结果用于计算该待测阶跃信号的测量时间，这样的两段式电路结构不影响接入信号的测量时间的精度以及电路的测量范围，实现了在低电压的亚阀值情况下正常工作的目的，进而在工作电压降低的基础上，降低了电路的功耗。

下面对时间测量电路进行详细描述，请参阅图2，图2为本发明第二实施例提供的时间测量电路的结构示意图，主要包括以下部分：

第一延迟链电路20、第二延迟链电路21、传输门22和计数模块23。

第一延迟链电路20和第二延迟链电路21的硬体构造完全相同，具体结构请参见图3，图3为对图2中第一延迟链电路20或第二延迟链电路21的结构示意图，下面仅以第一延迟链电路20为例并结合图3对延迟链电路的构造进行描述：

第一延迟链电路20包括：输入端CLKA、输入端CLKB、第一延迟链301、第一延迟链302，以及D触发器303，其中该第一延迟链301包括多个延迟单元S1，该第二延迟链包括多个延迟单元S2，该延迟单元S1的延迟时间为t1，该延迟单元S2的延迟时间为t2。

需要说明的是，第一延迟链电路20和第二延迟链电路21不同点在于延迟条件：第一延迟链电路20的第一延迟条件为延迟单元S1的延迟时间t1大于延迟单元S2的延迟时间t2；第二延迟链电路21的第二延迟条件为延迟单元S1的延迟时间t1小于延迟单元S2的延迟时间t2。

下面说明下待测阶跃信号如何通过延迟链电路进行延迟的，由于第一延迟链电路20和第二延迟链电路21二者延迟待测阶跃信号的过程相似，故还是先以第一延迟链电路20为例并结合图3进行说明，具体说明如下：

图3中将上下相对应的延迟单元S1和延迟单元S2作为一组延迟单元。

两个上升沿的时间差为t的待测阶跃信号W1和W2分别输入到第一延迟链电路20的输入端CLKA、输入端CLKB，该信号W1沿着第一延迟链301传输，信号W2沿着第一延迟链302传输，信号W1和信号W2每经过一组延迟单元，信号W1和W2的上升沿时间差t会缩减为t1减去t2(t1-t2)的值，在这种情况下，D触发器303输出的第一数字信号为0，直至信号W1和信号W2的上升沿的时间差t被缩减到等于该D触发器303的建立时间Tstu时，D触发器303输出1。

需要说明的是，第二延迟链电路21延迟阶跃信号的过程与第一延迟链电路20的不同点在于：在第二延迟链电路21中，信号W1和信号W2每经过一组延迟单元，信号W1和W2的上升沿时间差t会拉大为t2减去t1(t2-t1)的值，在这种情况下，D触发器303输出的第二数字信号为1，直至信号W1和信号W2的上升沿的时间差t被拉大到等于该D触发器303的建立时间Tstu时，D触发器303输出0。

图2中第一延迟链电路20包括多个输出端，输出端Q0、输出端Q1、输出端Q2…输出端Qn-1，由图3可以看出，该等输出端Q0、输出端Q1、输出端Q2…输出端Qn-1为第一延迟链电路20所包含的D触发器303的输出端。

同样地，图2中第二延迟链电路21也包含多个输出端，输出端Q0、输出端Q1、输出端Q2…输出端Qn-1，由图3可以看出，该等输出端Q0、输出端Q1、输出端Q2…输出端Qn-1为第二延迟链电路21所包含的D触发器303的输出端。

第一延迟链电路20每一输出端连接一传输门22，第二延迟链电路21的每一输出端连接一传输门22。

优选地，第一延迟链电路20的输出端Q0可以不连接一传输门22，同时第二延迟链电路21的输出端Q0可以不连接一传输门22，这是由于接入的待测阶跃信号不稳定，故首个D触发器303的输出端Q0的输出结果不准确，所以该输出结果可以不用于计数。

传输门22，用于接收该第一数字信号或该第二数字信号，若接收到的首个该第一数字信号或首个第二数字信号为0，则传输门22断开与第一延迟链电路20的输出端的所有连接，该待测阶跃信号W1和W2接入第二延迟链电路21，以及若接收到的首个该第一数字信号或首个第二数字信号为1，则传输门22断开与第二延迟链电路21的输出端的所有连接，该待测阶跃信号W1和W2接入第一延迟链电路20。

在实际应用中，在第一延迟链电路20的输出端Q0可以不连接一传输门22，同时第二延迟链电路21的输出端Q0可以不连接一传输门22的情况下：

初始状态下，将该待测阶跃信号W1和W2接入任意一个延迟链电路，第一延迟链电路20或第二延迟链电路22，若第一延迟链电路20的输出端Q1输出该第一数字信号(即首个该第一数字信号)或第二延迟链电路21的输出端Q1输出该第二数字信号(即首个该第二数字信号)为0，则传输门22断开与第一延迟链电路20的输出端的所有连接，此时第一延迟链电路20没有信号接入；反之，若第一延迟链电路20的输出端Q1输出该第一数字信号(即首个该第一数字信号)或第二延迟链电路21的输出端Q1输出该第二数字信号(即首个该第二数字信号)为1，则传输门22断开与第二延迟链电路21的输出端的所有连接，此时第二延迟链电路21没有信号接入。

若该待测阶跃信号接入第一延迟链电路20，则传输门22用于在接收该第一数字信号为1时，传输门22导通与第一延迟链电路20的输出端的连接，以及，在接收该第一数字信号为0时，传输门22断开与第一延迟链电路20的输出端的连接。

下面是说明，在确定哪条延迟链路接入信号之后，传输门22的通断规则，具体如下：

若该待测阶跃信号接入第二延迟链电路21，则传输门22用于在接收的该第二数字信号为1时，传输门22断开与第二延迟链电路21的输出端的连接，以及，在接收的该第二数字信号为0时，传输门22导通与第二延迟链电路21的输出端的连接。

计数器23的输入端与传输门22的输出端相连，计数器23依据导通的传输门22与延迟链电路之间的连接选择计数方式，并依照该计数方式对该第一数字信号或该第二数字信号进行计数，并输出计数结果。其中该计数结果用于计算该待测阶跃信号的测量时间。

如果延迟链电路的延迟条件为t1>t2，即第一延迟链电路20满足的第一延迟条件，则计算该测量时间的表达式为：T＝Tstu+N·(t₁-t₂)；

其中T为该测量时间，N为该计数结果，Tstu为该第一延迟链电路20或该第二延迟链电路21中包含的D触发器303的建立时间，以及t1、t2为该延迟时间。

如果延迟链电路的延迟条件为t1<t2，即第二延迟链电路21满足的第二延迟条件，计算该测量时间的表达式为：T＝Tstu-N·(t₂-t₁)；

其中，T为该测量时间，N为该计数结果，Tstu为该第一延迟链电路20或该第二延迟链电路21中包含的D触发器303的建立时间，以及t1、t2为该延迟时间。

需要说明的是，这里该建立时间Tstu，该延迟时间t1、t2均为已知参数。第一延迟链电路20包含D触发器303的建立时间可以和第二延迟链电路21包含的D触发器303的建立时间相同。

通过上述两个表达式算出的测量时间T就是待测阶跃信号的测量时间。

计数器23依据导通的传输门22与延迟链电路之间的连接选择计数方式具体为：

若传输门22导通与第一延迟链电路20之间的连接，则计数模块23对数字为1的该第一数字信号的个数进行计数；

若传输门22导通与第二延迟链电路21之间的连接，则计数模块23对数字为0的该第二数字信号的个数进行计数。

请参阅图2和图3，下面说明如何通过上述的时间测量电路得出接入的待测阶跃信号的测量时间的过程，为了方面说明仅以第一延迟链电路20包含输出端Q0、Q1、Q2、Q3和Q4和第二延迟链电路21包含输出端Q0、Q1、Q2、Q3和Q4且该第一延迟链电路20输出端Q0和第二延迟链电路21的输出端Q0均不与传输门22相连的结构为例进行说明，具体说明如下：

初始状态下，将该待测阶跃信号W1和W2分别接入第一延迟链电路20的输入端CLKA、输入端CLKB，信号W1沿着第一延迟链301传输，信号W2沿着第一延迟链302传输，信号W1和信号W2经由第一组延迟单元S1和S2后，D触发器303的输出端Q1输出第一数字信号为1，此时所有与该第二延迟链电路21的输出端Q1、Q2、Q3和Q4连接的传输门22均断开，该待测阶跃信号W1和W2继续沿着各自的第一延迟链301和302传输，并按照上述传输门22的通断规则导通和断开，第一延迟链电路20包含的D触发器303的输出端Q2、Q3和Q4依次输出第一数字信号为1、1、0，计数器23共记录3个1，这里计数结果N为3，并使用表达式为：T＝Tstu+N·(t₁-t₂)算出待测阶跃信号W1和W2的测量时间T。

上述说明仅仅是一个分支情况进行的举例说明，本领域技术人员可以根据本发明实施例上述描述获知其他分支情况(如，信号接入第二延迟链电路的情况)是如何算出测量时间的，此处不再赘述。

之所以将待测阶跃信号W1和W2选择性的接入第一延迟链电路20或第二延迟链电路21，是由于在测量前，待测阶跃信号W1和W2上升沿的时间差t会小于或者大于D触发器的建立时间Tstu，所以当t<Tstu时，待测阶跃信号W1和W2需要接入第二延迟链电路21中，将时间差t拉大直至等于建立时间Tstu；反之当t>Tstu时，待测阶跃信号W1和W2需要接入第一延迟链电路20中将时间差t缩小直至等于建立时间Tstu，本发明这样以建立时间为基点的两段式电路结构，不影响接入信号的测量时间的精度以及电路的测量范围，实现了在低电压的亚阀值情况下正常工作的目的，进而降低了电路的功耗。

优选地，该计数器23为温度计码转二进制码转换器，由于计算测量时间的过程是由本发明实施例测量电路所在的测量设备的处理器执行的，故采用温度计码转二进制码转换器可以省略计算过程中的转换过程，简化了运算流程，提高运算效率。

图4为图2中的计数器23为温度计码转二进制码转换器时与传输门22、第一延迟链电路20的输出端和第二延迟链电路21的输出端之间连接的结构示意图。其中每一组传输门22分别连接第一延迟链电路20的一个输出端和第二延迟链电路21的一个输出端。例如，最上面的一组传输门22分别连接第一延迟链电路20的输出端Q1和第二延迟链电路21的输出端Q1。

请参阅图4，描述了传输门22的实际器件结构，该测量电路还包括反相器40。与第二延迟链电路21的输出端相连的传输门22连接一反相器40的输入端，反相器40的输出端与温度计码转二进制码转换器23的输入端相连，反相器40用于对输入的该第二数字信号的相位反相。

温度计码转二进制码转换器23是对数字1进行计数，故在与第二延迟链电路21的输出端相连的传输门22连接一反相器40，以将数字为0的该第二数字信号反相为数字1，以匹配温度计码转二进制码转换器23的计数规则。

表1为温度计码转二进制码转换器23计数的真值表。

表1

Q4	Q3	Q2	Q1	S(1)	S(0)
						0	0	0	1	0	1
0	0	1	1	1	0
						0	1	1	1	1	1

如表1所示，假设任一延迟链电路输出端Q1-Q4输出三组数字信号为：第一组1000，第二组1100，第三组1110，则温度计码转二进制码转换器23计数对应输出计数结果分别为：01表示记录了一个1，10表示记录了2个1，11表示记录了3个1。

下面对使用本发明提供的时间测量电路进行仿真的结果进行说明，具体如下：

若使用中芯国际180nm工艺完成该时间测量电路的设计并仿真，当工作电源电压为亚阈值0.35V，延迟单元级数为20级时，其精度为500ps，动态范围为22ns～31ns，静态功耗为3.05718nW；而相同结构和级数但工作在正常电压下的现有技术中的TDC电路，其静态功耗为522.177uW，对比之下，本发明提供的时间测量电路的静态功耗减小很多。

本发明实施例中，传输门22的输入端分别与第一延迟链电路20的输出端和第二延迟电路21的输出端相连，若接收的首个该第一数字信号或首个该第二数字信号为0，则传输门22导通与第二延迟链电路21之间的连接，以及，若接收的首个该第一数字信号或首个该第二数字信号为1，则传输门22导通与第一延迟链电路20之间的连接，计数器23的输入端与传输门22的输出端相连，计数器23依据导通的传输门22与延迟链电路之间的连接选择计数方式，并依照该计数方式对该第一数字信号或该第二数字信号进行计数，并输出计数结果，其中该计数结果用于计算该待测阶跃信号的测量时间，这样的两段式电路结构不影响接入信号的测量时间的精度以及电路的测量范围，解决了现有技术中工作于低电压亚阀值的D触发器的建立时间过大而导致的测量时间具有偏差的问题，实现了在低电压的亚阀值情况下正常工作的目的，进而在工作电压降低的基础上，降低了电路的功耗。

请参阅图5，图5为本发明第三实施例提供的时间测量方法的实现流程示意图，可应用于包含图1所示的时间测量电路的设备中，图5所示的时间测量方法方法，主要包括以下步骤：

S501、分别控制第一延迟链模块或第二延迟链模块接入待测阶跃信号。

其中该第一延迟链模块的延迟时间分别为t1和t2且满足t1大于t2的第一延迟条件，该第二延迟链模块的该延迟时间分别为t1和t2且满足t1小于t2的第二延迟条件。

S502、若接收的该第一延迟链模块输出的首个第一数字信号或该第二延迟链模块输出的首个第二数字信号为0，则控制选择模块导通与该第二延迟链模块之间的连接，以及，若接收的首个该第一数字信号或首个该第二数字信号为1，则控制该选择模块导通与该第一延迟链模块之间的连接。

S503、依据导通的该选择模块与延迟链模块之间的连接选择计数方式，并依照该计数方式对该第一数字信号或该第二数字信号进行计数，并输出计数结果，并依据该计数结果计算该待测阶跃信号的测量时间。

本实施例未尽之细节，请参阅前述图1所示实施例的描述，此处不再赘述。

本发明实施例中，分别控制第一延迟链模块或第二延迟链模块接入待测阶跃信号，若接收的该第一延迟链模块输出的首个第一数字信号或该第二延迟链模块输出的首个第二数字信号为0，则控制选择模块导通与该第二延迟链模块之间的连接，以及，若接收的首个该第一数字信号或首个该第二数字信号为1，则控制该选择模块导通与该第一延迟链模块之间的连接，依据导通的该选择模块与延迟链模块之间的连接选择计数方式，并依照该计数方式对该第一数字信号或该第二数字信号进行计数，并输出计数结果，并依据该计数结果计算该待测阶跃信号的测量时间，这样可以保证接入信号的测量时间的精度以及电路的测量范围，同时实现了执行该测量时间方法的电路可以工作在低电压的亚阀值的情况下，进而降低了该电路的功耗。

请参阅图6，图6为本发明第四实施例提供的时间测量方法的实现流程示意图，可应用于包含图2所示的时间测量电路的设备中，图6所示的时间测量方法方法，主要包括以下步骤：

S601、分别控制第一延迟链模块或第二延迟链模块接入待测阶跃信号。

该第一延迟链模块的延迟时间分别为t1和t2且满足t1大于t2的第一延迟条件，该第二延迟链模块的该延迟时间分别为t1和t2且满足t1小于t2的第二延迟条件。

S602、若选择模块接收的该第一延迟链模块输出的首个第一数字信号或该第二延迟链模块输出的首个第二数字信号为0，则控制该选择模块导通与该第二延迟链模块之间的连接，以及，若该选择模块接收的首个该第一数字信号或首个该第二数字信号为1，则控制该选择模块导通与该第一延迟链模块之间的连接。

可选地，该选择模块为传输门，则步骤S602具体为：

若该传输门接收到的首个该第一数字信号或首个第二数字信号为0，则控制该传输门断开与该第一延迟链模块的输出端的所有连接，并控制该待测阶跃信号接入该第二延迟链模块，以及若该传输门接收到的首个该第一数字信号或首个第二数字信号为1，则控制该传输门断开与该第二延迟链模块的输出端的所有连接，并控制该待测阶跃信号接入该第一延迟链模块；

则在步骤S602之后，还包括：

若该待测阶跃信号接入该第一延迟链模块，且该传输门接收该第一数字信号为1，则控制该传输门导通与该第一延迟链模块的输出端的连接，以及，若该传输门接收该第一数字信号为0，则控制该传输门断开与该第一延迟链模块的输出端的连接；

若该待测阶跃信号接入该第二延迟链模块，且该传输门接收的该第二数字信号为1，则控制该传输门断开与该第二延迟链模块的输出端的连接，以及，若该传输门接收的该第二数字信号为0，则控制该传输门导通与该第二延迟链模块的输出端的连接。

S603、若该选择模块导通与该第一延迟链模块的连接，则控制该计数模块对数字为1的该第一数字信号的个数进行计数，并输出计数结果。

该计数结果为数字1的个数。

S604、若该选择模块导通与该第二延迟链模块的连接，则控制该计数模块对数字为0的该第二数字信号的个数进行计数，并输出该计数结果。

该计数结果为数字0的个数。

可选地，该计数模块为温度计码转二进制码转换器，则在步骤S603之前还包括：控制反相器对从第二延迟链模块接收的该第二数字信号进行相位反相；

则步骤S603和步骤S604的并列方案为：控制该温度计码转二进制码转换器对数字为1的该第一数字信号或数字为1的该第二数字信号的个数进行计数。

S605、依据该计数结果计算该待测阶跃信号的测量时间。

可选地，依据该计数结果计算该待测阶跃信号的测量时间具体为：

若该第一延迟链模块接入该待测阶跃信号，则计算该测量时间的表达式为：T＝Tstu+N·(t₁-t₂)；

其中，T为该测量时间，N为该计数结果，Tstu为该第一延迟链模块或该第二延迟链模块中包含的D触发器的建立时间，以及t1、t2为该延迟时间。

可选地，依据该计数结果计算该待测阶跃信号的测量时间还可以具体为：

若该第二延迟链模块接入该待测阶跃信号，则计算该测量时间的表达式为：T＝Tstu-N·(t₂-t₁)；其中，T为该测量时间，N为该计数结果，Tstu为该第一延迟链模块或该第二延迟链模块中包含的D触发器的建立时间，以及t1、t2为该延迟时间。

需要说明的是，这里该建立时间Tstu，该延迟时间t1、t2均为已知参数。第一延迟链模块包含D触发器的建立时间可以和第二延迟链模块包含的D触发器的建立时间相同。

本实施例未尽之细节，请参阅前述图2所示实施例的描述，此处不再赘述。

本发明实施例中，分别控制第一延迟链模块或第二延迟链模块接入待测阶跃信号，若接收的该第一延迟链模块输出的首个第一数字信号或该第二延迟链模块输出的首个第二数字信号为0，则控制选择模块导通与该第二延迟链模块之间的连接，以及，若接收的首个该第一数字信号或首个该第二数字信号为1，则控制该选择模块导通与该第一延迟链模块之间的连接，若该选择模块导通与该第一延迟链模块的连接，则控制该计数模块对数字为1的该第一数字信号的个数进行计数，并输出计数结果；若该选择模块导通与该第二延迟链模块的连接，则控制该计数模块对数字为0的该第二数字信号的个数进行计数，并输出该计数结果，依据该计数结果计算该待测阶跃信号的测量时间，这样可以保证接入信号的测量时间的精度以及电路的测量范围，解决了现有技术中工作于低电压亚阀值的D触发器的建立时间过大而导致的测量时间具有偏差的问题，实现了执行该测量时间方法的电路可以工作在低电压的亚阀值的情况下，进而降低了该电路的功耗。

本发明第五实施例还提供的一种测量设备，该测量设备中包括上述图1或图2提供的实施例描述的时间测量电路，该测量设备还用于执行上述图3或图4提供的实施例描述的时间测量方法。

在本申请所提供的多个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信链接可以是通过一些接口，装置或模块的间接耦合或通信链接，可以是电性，机械或其它的形式。

所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

以上为对本发明所提供的时间测量电路、方法和测量设备的描述，对于本领域的技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种时间测量电路，其特征在于，包括：

第一延迟链电路、第二延迟链电路、选择模块和计数模块；

所述第一延迟链电路包括两条第一延迟链，所述两条第一延迟链的延迟时间分别为t1和t2且满足t1大于t2的第一延迟条件，所述第一延迟链电路用于按照所述两条第一延迟链的延迟时间和所述第一延迟条件，对接入的待测阶跃信号进行延迟，并输出第一数字信号；

所述第二延迟链电路包括两条第二延迟链，所述两条第二延迟链的延迟时间分别为t1和t2且满足t1小于t2的第二延迟条件，所述第二延迟链电路用于按照所述两条第二延迟链的延迟时间和所述第二延迟条件，对接入的所述待测阶跃信号进行延迟，并输出第二数字信号；

所述选择模块的输入端分别与所述第一延迟链电路的输出端和所述第二延迟电路的输出端相连，若接收的首个所述第一数字信号或首个所述第二数字信号为0，则所述选择模块导通与所述第二延迟链电路之间的连接，以及，若接收的首个所述第一数字信号或首个所述第二数字信号为1，则所述选择模块导通与所述第一延迟链电路之间的连接；

所述计数器的输入端与所述选择模块的输出端相连，所述计数器依据导通的所述选择模块与延迟链电路之间的连接选择计数方式，并依照所述计数方式对所述第一数字信号或所述第二数字信号进行计数，并输出计数结果，其中所述计数结果用于计算所述待测阶跃信号的测量时间。

2.根据权利要求1所述的电路，其特征在于，所述计数器依据导通的所述选择模块与延迟链电路之间的连接选择计数方式包括：

若所述选择模块导通与所述第一延迟链电路的连接，则所述计数模块对数字为1的所述第一数字信号的个数进行计数；

若所述选择模块导通与所述第二延迟链电路的连接，则所述计数模块对数字为0的所述第二数字信号的个数进行计数。

3.根据权利要求2所述的电路，其特征在于，

所述选择模块为传输门；

所述第一延迟链电路的每一输出端连接一所述传输门；

所述第二延迟链电路的每一输出端连接一所述传输门；

所述传输门，用于接收所述第一数字信号或所述第二数字信号，若接收到的首个所述第一数字信号或首个第二数字信号为0，则所述传输门断开与所述第一延迟链电路的输出端的所有连接，所述待测阶跃信号接入所述第二延迟链电路，以及若接收到的首个所述第一数字信号或首个第二数字信号为1，则所述传输门断开与所述第二延迟链电路的输出端的所有连接，所述待测阶跃信号接入所述第一延迟链电路；

若所述待测阶跃信号接入所述第一延迟链电路，则所述传输门用于在接收所述第一数字信号为1时，所述传输门导通与所述第一延迟链电路的输出端的连接，以及，在接收所述第一数字信号为0时，所述传输门断开与所述第一延迟链电路的输出端的连接；

若所述待测阶跃信号接入所述第二延迟链电路，则所述传输门用于在接收的所述第二数字信号为1时，所述传输门断开与所述第二延迟链电路的输出端的连接，以及，在接收的所述第二数字信号为0时，所述传输门导通与所述第二延迟链电路的输出端的连接。

4.根据权利要求3所述的电路，其特征在于，所述计数模块具体为：温度计码转二进制码转换器，且所述电路还包括：反相器；

与所述第二延迟链电路的输出端相连的所述传输门连接一所述反相器的输入端，所述反相器的输出端与所述温度计码转二进制码转换器的输入端相连，所述反相器用于对输入的所述第二数字信号的相位反相；

所述温度计码转二进制码转换器，用于将输入的数字为1的所述第一数字信号或反相之后数字为1的所述第二数字信号进行计数，并将所述计数结果转换二进制码，所述二进制码用于计算所述待测阶跃信号的测量时间。

5.一种时间测量方法，其特征在于，所述方法包括：

分别控制第一延迟链模块或第二延迟链模块接入待测阶跃信号，其中所述第一延迟链模块的延迟时间分别为t1和t2且满足t1大于t2的第一延迟条件，所述第二延迟链模块的所述延迟时间分别为t1和t2且满足t1小于t2的第二延迟条件；

若选择模块接收的所述第一延迟链模块输出的首个第一数字信号或所述第二延迟链模块输出的首个第二数字信号为0，则控制所述选择模块导通与所述第二延迟链模块之间的连接，以及，若所述选择模块接收的首个所述第一数字信号或首个所述第二数字信号为1，则控制所述选择模块导通与所述第一延迟链模块之间的连接；

依据导通的所述选择模块与延迟链模块之间的连接选择计数方式，并依照所述计数方式对所述第一数字信号或所述第二数字信号进行计数，并输出计数结果，并依据所述计数结果计算所述待测阶跃信号的测量时间。

6.根据权利要求5所述的方法，其特征在于，所述依据导通的所述选择模块与延迟链模块之间的连接选择计数方式，并依照所述计数方式对所述第一数字信号或所述第二数字信号进行计数，并输出计数结果包括：

若所述选择模块导通与所述第一延迟链模块的连接，则控制所述计数模块对数字为1的所述第一数字信号的个数进行计数，并输出所述计数结果；

若所述选择模块导通与所述第二延迟链模块的连接，则控制所述计数模块对数字为0的所述第二数字信号的个数进行计数，并输出所述计数结果。

7.根据权利要求5所述的方法，其特征在于，所述选择模块为传输门，则若选择模块接收的所述第一延迟链模块输出的首个第一数字信号或所述第二延迟链模块输出的首个第二数字信号为0，则控制所述选择模块导通与所述第二延迟链模块之间的连接，以及，若所述选择模块接收的首个所述第一数字信号或首个所述第二数字信号为1，则控制所述选择模块导通与所述第一延迟链模块之间的连接，包括：

若所述传输门接收到的首个所述第一数字信号或首个第二数字信号为0，则控制所述传输门断开与所述第一延迟链模块的输出端的所有连接，并控制所述待测阶跃信号接入所述第二延迟链模块，以及若所述传输门接收到的首个所述第一数字信号或首个第二数字信号为1，则控制所述传输门断开与所述第二延迟链模块的输出端的所有连接，并控制所述待测阶跃信号接入所述第一延迟链模块；

则若选择模块接收的所述第一延迟链模块输出的首个第一数字信号或所述第二延迟链模块输出的首个第二数字信号为0，则控制所述选择模块导通与所述第二延迟链模块之间的连接，以及，若所述选择模块接收的首个所述第一数字信号或首个所述第二数字信号为1，则控制所述选择模块导通与所述第一延迟链模块之间的连接之后，还包括：

若所述待测阶跃信号接入所述第一延迟链模块，且所述传输门接收所述第一数字信号为1，则控制所述传输门导通与所述第一延迟链模块的输出端的连接，以及，若所述传输门接收所述第一数字信号为0，则控制所述传输门断开与所述第一延迟链模块的输出端的连接；

若所述待测阶跃信号接入所述第二延迟链模块，且所述传输门接收的所述第二数字信号为1，则控制所述传输门断开与所述第二延迟链模块的输出端的连接，以及，若所述传输门接收的所述第二数字信号为0，则控制所述传输门导通与所述第二延迟链模块的输出端的连接。

8.根据权利要求6所述的方法，其特征在于，所述计数模块为温度计码转二进制码转换器，则依据导通的所述选择模块与延迟链模块之间的连接选择计数方式，并依照所述计数方式对所述第一数字信号或所述第二数字信号进行计数之前还包括：

控制反相器对从第二延迟链模块接收的所述第二数字信号进行相位反相；

则依据导通的所述选择模块与延迟链模块之间的连接选择计数方式，并依照所述计数方式对所述第一数字信号或所述第二数字信号进行计数包括：

控制所述温度计码转二进制码转换器对数字为1的所述第一数字信号或数字为1的所述第二数字信号的个数进行计数。

9.根据权利要求7所述的方法，其特征在于，所述并依据所述计数结果计算所述待测阶跃信号的测量时间包括：

若所述第一延迟链模块接入所述待测阶跃信号，则计算所述测量时间的表达式为：T＝Tstu+N·(t₁-t₂)，其中，T为所述测量时间，N为所述计数结果，Tstu为所述第一延迟链模块或所述第二延迟链模块中包含的D触发器的建立时间，以及t1、t2为所述延迟时间；

或，若所述第二延迟链模块接入所述待测阶跃信号，则计算所述测量时间的表达式为：T＝Tstu-N·(t₂-t₁)，其中，T为所述测量时间，N为所述计数结果，Tstu为所述第一延迟链模块或所述第二延迟链模块中包含的D触发器的建立时间，以及t1、t2为所述延迟时间。

10.一种测量设备，其特征在于，所述测量设备包含如权利要求1至权利要求4任一项所述的时间测量电路；所述测量设备执行如权利要求5至权利要求9任一项所述的时间测量方法。