CN104133655B - 基于星载mimo检测的抗辐射乘法器的设计方法 - Google Patents
基于星载mimo检测的抗辐射乘法器的设计方法 Download PDFInfo
- Publication number
- CN104133655B CN104133655B CN201410329426.1A CN201410329426A CN104133655B CN 104133655 B CN104133655 B CN 104133655B CN 201410329426 A CN201410329426 A CN 201410329426A CN 104133655 B CN104133655 B CN 104133655B
- Authority
- CN
- China
- Prior art keywords
- bit
- multiplier
- data
- bit wide
- binary number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Radio Transmission System (AREA)
Abstract
本发明涉及一种基于星载MIMO检测的抗辐射乘法器的设计方法,含有如下步骤:1:将输入的两个N位宽的二进制数变成K位宽;2:将两个K位宽的二进制数作为两个K位宽乘法器的输入,将两个N位宽的二进制数作为一个N位宽乘法器的输入;3:分别提取两个K位宽乘法器的输出数据的高K位形成两个K位数据,将N位宽乘法器的输出数据的符号位和有效数据位的高K‑1位组成一个K位数据;然后,将这三个K位数据做三模冗余比较;4:如果N位宽乘法器计算错误,则将K位宽乘法器的输出数据的最低位后面补N位0后作为整个抗辐射乘法器的输出数据;如果N位乘法器计算正确,则将其输出作为抗辐射乘法器的输出;本发明的资源占用率低、综合性能好。
Description
技术领域
本发明涉及一种乘法器的设计方法,特别是涉及一种基于星载MIMO检测的抗辐射乘法器的设计方法。
背景技术
由于星载平台应用场景的特殊性,传统星载平台设计主要有以下两个特点,第一采用反熔丝器件,第二采用冗余设计。反熔丝器件抗辐射能力强,但硬件逻辑资源少,且功能单一,已无法满足星载MIMO(multiple input multiple output,多入多出)的需求。SRAM型FPGA具有良好的重配置性能,逻辑资源多,被广泛的应用于星载平台设计。但太空中充斥着各种高能粒子,易造成SRAM型FPGA配置存储器状态的改变,引发单粒子翻转效应。三模冗余(TMR,Triple Modular Redundancy)技术是目前最为有效的抗SEU(single eventupset,单粒子翻转)设计,该设计可大幅提高FPGA在SEU影响下的可靠性。但是TMR设计占用的硬件资源至少是原设计的3.1倍,同时增加了功耗,降低运算速率。
发明内容
本发明要解决的技术问题是:提供一种基于星载MIMO检测的抗辐射乘法器的设计方法,该方法的资源占用率低、综合性能好。
本发明的技术方案:
一种基于星载MIMO检测的抗辐射乘法器的设计方法,具体为:
步骤1:对输入的两个N位宽的二进制数分别进行动态定标后形成两个K位宽的二进制数,其中,K<N;
步骤2:将两个K位宽的二进制数作为一个K位宽乘法器的输入数据,同时,还将这两个K位宽的二进制数作为另一个K位宽乘法器的输入数据,将原来的两个N位宽的二进制数作为一个N位宽乘法器的输入数据;
步骤3:分别提取两个K位宽乘法器的输出数据的高K位形成两个K位数据,将N位宽乘法器的输出数据的符号位和有效数据位的高K-1位组成一个K位数据;然后,将这三个K位数据做三模冗余比较,并输出运算结果;
步骤4:如果N位宽乘法器发生单粒子翻转计算错误,则将K位宽乘法器的输出数据的最低位后面补N位0后作为整个抗辐射乘法器的输出数据;
如果N位乘法器没有受到单粒子影响计算正确,则将N位宽乘法器的输出数据作为整个抗辐射乘法器的输出数据。
步骤1中,动态定标的方法为:先对一个N位宽的二进制数进行移位搜索,判断数据的正负、查找最高有效数据位的位置,读取符号位和有效数据位的高K-1位;然后,将符号位和有效数据位的高K-1位组成一个K位宽的二进制数。
首先定义:从一个N位宽的二进制数的最左边开始数,第一个为1的位为标志位,标志位序号是指:从最左边开始数时,数到标志位时的序号;
两个N位宽的二进制数的标志位序号分别为m+1和q+1,动态定标分以下三种情况:
情况一:m≤N-K,并且q≤N-K时,将移位搜索到的符号位和有效数据位的高K-1位组成一个K位宽的二进制数;
情况二:m≤N-K且q>N-K且m+q≤N时,或者q≤N-K且m>N-K且m+q≤N时,即被动态定标的两个N位宽的二进制数中有一个太小,导致该太小数据的有效数据位不够K位;这时,需向左移该太小数据的各位,使该太小数据的有效数据位数等于K,成为一个K位宽的二进制数;
在左移的过程中,如果该太小数据为正数,低位补入的数为0,如果该太小数据为负数,则低位补入的数为1;
情况三:m>N-K,并且q>N-K时,动态定标后得到的K位宽的二进制数为0。
N位宽乘法器为主乘法器,K位宽乘法器为辅乘法器,K位宽乘法器和N位宽乘法器为MIMO检测器系统自带的乘法器。
N为16,K为8。
本发明的有益效果:
1、本发明通过动态定标和自适应有效位提取降低了三模冗余设计中两模的数据位位宽,并对三模冗余比较器补偿和修正来降低误差,大大降低了资源占用率,也降低了星载MIMO检测中乘法运算的复杂度,是一种低开销的抗辐射技术。与传统三模冗余设计相比,本发明仅有较小的误比特性能损失,并且提升了抗SEU性能,因此基于本发明的综合性能最好,更适用于星载平台。此外,本发明具有一定的通用性,可运用于其他含有大量数乘的星载平台。
2、本发明的动态定标中,除符号位以外动态提取有效数据位的高K-1位作为降精度乘法器的输入,其数据位位宽可根据MIMO检测系统对误比特率的要求和星载芯片资源情况综合选择。
3、本发明的三模冗余比较中,可根据降低精度的实际大小,动态调整其比较范围,由于误差范围只能影响到m+q+1位,因此,只需比较+1或+0的情况。
附图说明
图1为单星多极化MIMO系统示意图;
图2为抗单粒子翻转MIMO检测算法中乘法器的实现方法示意图;
图3为基于星载MIMO检测的抗辐射乘法器的设计方法的示意图;
图4为最大误差范围示意图;
图5为MIMO检测算法误比特性能随SNR变化曲线示意图;
图6为乘法器理论资源占用增加率示意图;
图7为MIMO检测算法理论资源占用增加率示意图。
具体实施方式
基于星载MIMO检测的抗辐射乘法器的设计方法具体为:
步骤1:对输入的两个N位宽的二进制数分别进行动态定标后形成两个K位宽的二进制数,其中,K<N;
步骤2:将两个K位宽的二进制数作为一个K位宽乘法器的输入数据,同时,还将这两个K位宽的二进制数作为另一个K位宽乘法器的输入数据,将原来的两个N位宽的二进制数作为一个N位宽乘法器的输入数据;
步骤3:分别提取两个K位宽乘法器的输出数据的高K位形成两个K位数据,将N位宽乘法器的输出数据的符号位和有效数据位的高K-1位组成一个K位数据;然后,将这三个K位数据做三模冗余比较,并输出运算结果;
步骤4:如果N位宽乘法器发生单粒子翻转计算错误,则将K位宽乘法器的输出数据的最低位后面补N位0后作为整个抗辐射乘法器的输出数据;
如果N位乘法器没有受到单粒子影响计算正确,则将N位宽乘法器的输出数据作为整个抗辐射乘法器的输出数据。
步骤1中,动态定标的方法为:先对一个N位宽的二进制数进行移位搜索,判断数据的正负、查找最高有效数据位的位置,读取符号位和有效数据位的高K-1位;然后,将符号位和有效数据位的高K-1位组成一个K位宽的二进制数。
首先定义:从一个N位宽的二进制数的最左边开始数,第一个为1的位为标志位,标志位序号是指:从最左边开始数时,数到标志位时的序号;
两个N位宽的二进制数的标志位序号分别为m+1和q+1,动态定标分以下三种情况:
情况一:m≤N-K,并且q≤N-K时,将移位搜索到的符号位和有效数据位的高K-1位组成一个K位宽的二进制数;
情况二:m≤N-K且q>N-K且m+q≤N时,或者q≤N-K且m>N-K且m+q≤N时,即被动态定标的两个N位宽的二进制数中有一个太小,导致该太小数据的有效数据位不够K位;这时,需向左移该太小数据的各位,使该太小数据的有效数据位数等于K,成为一个K位宽的二进制数;
在左移的过程中,如果该太小数据为正数,低位补入的数为0,如果该太小数据为负数,则低位补入的数为1;
情况三:m>N-K,并且q>N-K时,动态定标后得到的K位宽的二进制数为0。
N位宽乘法器为主乘法器,K位宽乘法器为辅乘法器,K位宽乘法器和N位宽乘法器为MIMO检测器系统自带的乘法器。
N为16,K为8。
以上基于星载MIMO检测的抗辐射乘法器的设计方法实施时需要以下前提:
(1)单星多极化MIMO系统仿真环境的构造:
图1是单星多极化MIMO系统示意图,其中卫星天线数量为1,但采用双极化方式,通道数为2,每个用户终端包含2根天线。假设信道为莱斯信道,信道噪声功率为σ2,系统调制方式为BPSK。
(2)系统构造:
本发明为了更准确地测试本发明对系统误比特性能的影响,本发明模拟主乘法器发生单粒子翻转的情况下,分析降低精度后的乘法器的误差和对系统误比特性能影响。其抗SEU乘法器系统结构如图2所示。
图2中,输入二进制数据位宽为16bits,采用Q11定标方式,移位和存取都采用分布式RAM,三个乘法器调用Xilinx开发软件ISE中的软核。
假设误差率为f(R'1,R'2,S1,S2),其中R′1=R1&S1、R'2=R2&S2,当误差最大时S1,S2必全为1,S1="11..s1..11"、S2="11..s2..11"误差率函数可表示为:
由上式可知,当R′1、R'2、S1、S2增加时f减小,即当R′1=R'2="1000000"并且m=n=0时输出误差最大,约为3.04%。
由于模拟输入数据A,B为相互独立,服从正态分布的采样点,采样间隔为4;正态分布的均值为8×2048,方差为8×2058,因此平均误差可以拟化为
其中A'、B'为A、B低位补0后数据,从图4可以看出,当数据较小或者较大时,由于其出现的概率极低,误差概率密度几乎为0,误差主要集中在数据中间部分。其平均误差约为0.0022。
由于信道噪声和降低精度引入的额外噪声相互独立,若信道噪声导致的误比特率为P2,主乘法器发生单粒子翻转的概率为M,则系统误比特率为:
P(SNR)=MP1(1-P2(SNR))+P2(SNR)(1-MP1)
其中P1为降低数据精度所引起的误比特率。
(3)工程测试环境的构造:
采用上海DIGILENT公司研发的,基于xilinx公司的XC5VLX50T-f1136-1芯片的开发板。为了研究本发明实际资源占用下降率,在开发板上进行实际仿真测试。其基本单元LUT为5脚输入LUT,时钟100Mhz。软件开发环境为:windows 7系统,64位,CPU为i7-2670QM,2.2GHz,内存8GB,开发软件和ISE14.1和Planahead 13.2。
故障注入测试也采用此平台,模拟故障注入采用FPGA后端工具FPGA Editor,随机修改电路范围内的LUTs、Block RAM、IO标准等[5]模拟故障注入,模拟故障注入流程如下:
1)加载原始工程文件;
2)利用命令控制语句生成模拟故障注入的差异bit文件;
3)在系统正常工作中,实时动态加载修改后的差异bit文件;
4)通过JTAG(Joint Test Action Group)采集结果与iSim模拟的正确结果对比,以判断模块发生单粒子翻转之后是否出错。
5)如果系统工作正常,重复上述过程2至4,并统计测试次数是否达到要求。如果系统功能故障,跳转至过程1。
按上述流程模拟辐射环境下FPGA发生的单粒子翻转故障,进行5000次故障注入。
下面用具体的例子进一步说明本发明的方法:
如图3所示,首先,系统对进入检测器的两个16bits二进制数动态定标,判断数据的正负和有效数据位位宽,将符号位和有效数据位的高7位组成一个8bits的二进制数。将两个8bits的二进制数作为两个8bits宽乘法器的输入,16bits二进制数输入到另一个16bits宽乘法器。提取两个8bits宽乘法器输出的高8bits和16bits宽乘法器输出右移后的8bits做三模比较,如果16bits乘法器受单粒子影响计算错误,则将8bits宽乘法器的输出最低位后面补16bits 0作为整个抗SEU乘法器输出。如果16bits乘法器没有受到单粒子影响计算正确,则将16bits宽乘法器的输出作为整个抗SEU乘法器输出。
1)移位原理设计
设计采用了两个8×8乘法器和一个16×16乘法器进行三模比较,因三个乘法器计算位宽和计算精度不一致,需对8×8乘法器计算结果进行修正。为避免数据进位导致提取的比较数据错误,对乘法器高8位进行1位误差补偿。具体方法如图4所示,将乘法器高8位结果加"00000000"或"00000001"后,与16×16乘法器输出结果的m+n后的8位数据做比较,任何一种情况成立即可认为乘法器没有发生软错误。该方法的精度处理合理性如下:
以两个正16位二进制数A、B为例,负数推导过程类似。A和B可分别表示为
A=P1&Q&R1&S1=P1&Q&R1&"00..s1..00"+S1
B=P2&M&R2&S2=P2&M&R2&"00..s2..00"+S2
其中&表示并位运算,"00..s1..00"、"00..s2..00"分别表示s1、s2个二进制0,P表示符号位,V表示有效数据位,S表示末尾数据位,r2、s2、r1、s1分别对应R2、S2、R1、S1数据位位数;M和Q表示数据高位标志向右移动的位数,其值分别用m、q表示。则A*B取有效数据位高位运算后造成的误差可表示为
N=S2*(P1&R1&"00..s1..00")+S1*(P2&R2&"00..s2..00")+S2*S1
=S2*(P1&R1&S1)+S1*(P2&R2&S2)-S2*S1
其中r2、r1为需要提取的7位数据位,因此r1=r2=7,又s2=8-q;s1=8-m,则最大误差范围如图4所示,由图4可知,比较器取八位数据作比较是合理的,位数多于8位,则超出最大误差范围,无法进行三模比较,位数低于8位,会导致三模比较器精度下降。
2)数据输出控制
当SEU导致16×16乘法器计算错误时,将8×8乘法器向左移16-(m+q)位作为RPR乘法器的计算结果输出;当其中一个8×8乘法器计算错误或者系统正常时,选择输出16×16乘法器结果。由于空间辐射环境下两个乘法器同时出错的概率较低,双SEUs事件占所有SEUs事件比例低于5%,因此大多数情况下,选择输出16×16乘法器结果。
模拟在星载MIMO检测算法发生单粒子翻转的条件下,对基于本发明(记为LCTMR)的ZF和MMSE检测算法在不同信噪比下的误比特率进行对比。
图5所示的信道为莱斯信道,收发天线数Nt=Nr=2,M=1,信号采用BPSK调制。误比特率结果如图5所示。
从图5可以看出,当M=1时,本发明的MIMO检测算法的误比特性能与基于TMR设计的MIMO检测算法相比,在SNR<15dB时,两设计的误比特性能相当;当SNR>15dB时,基于TMR设计的MIMO检测算法误比特性能略优于本发明。这主要因为降低数据精度相当于额外引入了一定的系统误比特率,但实际中M远小于1,因此该额外系统误比特率对星载MIMO检测造成的影响可以忽略不计。
图6、图7分别为乘法器和MMSE、ZF两种算法,对不同数据位宽下的两种设计,相比无抗SEU性能算法的资源的占用理论增加率。
从图6、图7可以看出,当数据位宽大于10bits时,本发明的乘法器和MIMO检测算法资源占用率低于TMR设计,且数据位宽越宽资源占用率优势越明显。其主要原因是本发明比TMR少使用2[N2-(N/2)2]面积的乘法器资源,即降低一半的资源占用率。由于实际通讯中通常采用16bits的数据位宽,因此本发明更适用于星载卫星通信设计。
表1是基于Xilinx公司的xc5vlx50t-ffg1136c芯片进行的实际资源测试。条件为:MIMO收发天线数Nt=Nr=2,调制方式BPSK,数据位宽16,采用Q11定标法。实际资源占用情况如下所示:
表1资源开销比较
从表1可以看到,与TMR设计相比,基于本发明的乘法器和LCTMR-ZF、LCTMR-MMSE资源占用率平均下降了26.9%~28.1%,均未达到理论值50%。分析其主要原因是:本发明在完成乘法器设计的同时,给出了数据动态定标和三模比较器设计,这两种设计均需占用一定的资源,因而整体的资源占用率下降比例不会达到理论值,但随着数据位位宽增加,资源占用率下降比例趋近于理论值。
作为基于星载平台的MIMO检测算法,除考虑降低资源占用率外,必须进行抗SEU设计,抗SEU性能测试利用Xilinx提供的一个强大的FPGA后端工具FPGA Editor,随机修改电路范围内的LUTs、Block RAM、IO标准等模拟故障注入,其测试结果如表2所示:
表2故障注入测试结果
从表2中可以看出,与TMR设计相比,本发明降低了发生软错误的概率,软错误减少了约25%,系统失效率降低了约30%,抗SEU性能明显优于TMR设计。主要原因是发明的资源占用率下降,受辐射面积减少。
Claims (5)
1.一种基于星载MIMO检测的抗辐射乘法器的设计方法,其特征是:
步骤1:对输入的两个N位宽的二进制数分别进行动态定标后形成两个K位宽的二进制数,其中,K<N;
步骤2:将两个K位宽的二进制数作为一个K位宽乘法器的输入数据,同时,还将这两个K位宽的二进制数作为另一个K位宽乘法器的输入数据,将原来的两个N位宽的二进制数作为一个N位宽乘法器的输入数据;
步骤3:分别提取两个K位宽乘法器的输出数据的高K位形成两个K位数据,将N位宽乘法器的输出数据的符号位和有效数据位的高K-1位组成一个K位数据;然后,将这三个K位数据做三模冗余比较,并输出运算结果;
步骤4:如果N位宽乘法器发生单粒子翻转计算错误,则将K位宽乘法器的输出数据的最低位后面补N位0后作为整个抗辐射乘法器的输出数据;
如果N位乘法器没有受到单粒子影响计算正确,则将N位宽乘法器的输出数据作为整个抗辐射乘法器的输出数据。
2.根据权利要求1所述的基于星载MIMO检测的抗辐射乘法器的设计方法,其特征是:所述步骤1中,动态定标的方法为:先对一个N位宽的二进制数进行移位搜索,判断数据的正负、查找最高有效数据位的位置,读取符号位和有效数据位的高K-1位;然后,将符号位和有效数据位的高K-1位组成一个K位宽的二进制数。
3.根据权利要求2所述的基于星载MIMO检测的抗辐射乘法器的设计方法,其特征是:首先定义:从一个N位宽的二进制数的最左边开始数,第一个为1的位为标志位,标志位序号是指:从最左边开始数时,数到标志位时的序号;
所述两个N位宽的二进制数的标志位序号分别为m+1和q+1,动态定标分以下三种情况:
情况一:m≤N-K,并且q≤N-K时,将移位搜索到的符号位和有效数据位的高K-1位组成一个K位宽的二进制数;
情况二:m≤N-K且q>N-K且m+q≤N时,或者q≤N-K且m>N-K且m+q≤N时,即被动态定标的两个N位宽的二进制数中有一个太小,导致该太小数据的有效数据位不够K位;这时,需向左移该太小数据的各位,使该太小数据的有效数据位数等于K,成为一个K位宽的二进制数;
在左移的过程中,如果该太小数据为正数,低位补入的数为0,如果该太小数据为负数,则低位补入的数为1;
情况三:m>N-K,并且q>N-K时,动态定标后得到的K位宽的二进制数为0。
4.根据权利要求1所述的基于星载MIMO检测的抗辐射乘法器的设计方法,其特征是:所述N位宽乘法器为主乘法器,K位宽乘法器为辅乘法器,K位宽乘法器和N位宽乘法器为MIMO检测器系统自带的乘法器。
5.根据权利要求1所述的基于星载MIMO检测的抗辐射乘法器的设计方法,其特征是:所述N为16,K为8。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410329426.1A CN104133655B (zh) | 2014-07-11 | 2014-07-11 | 基于星载mimo检测的抗辐射乘法器的设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410329426.1A CN104133655B (zh) | 2014-07-11 | 2014-07-11 | 基于星载mimo检测的抗辐射乘法器的设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104133655A CN104133655A (zh) | 2014-11-05 |
CN104133655B true CN104133655B (zh) | 2017-02-15 |
Family
ID=51806345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410329426.1A Expired - Fee Related CN104133655B (zh) | 2014-07-11 | 2014-07-11 | 基于星载mimo检测的抗辐射乘法器的设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104133655B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019019196A1 (zh) * | 2017-07-28 | 2019-01-31 | 华为技术有限公司 | 一种数字信号处理方法、装置及可编程逻辑器件 |
CN114492273B (zh) * | 2022-01-18 | 2022-09-13 | 中国人民解放军国防科技大学 | 一种基于位置约束的卫星载荷bram抗辐照设计方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7212448B1 (en) * | 2005-07-19 | 2007-05-01 | Xilinx, Inc. | Method and apparatus for multiple context and high reliability operation of programmable logic devices |
CN101551764A (zh) * | 2009-02-27 | 2009-10-07 | 北京时代民芯科技有限公司 | 基于同步冗余线程与编码技术的抗单粒子效应系统及方法 |
US7906984B1 (en) * | 2008-02-26 | 2011-03-15 | The United States Of America As Represented By The Secretary Of The Air Force | Relocatable field programmable gate array bitstreams for fault tolerance |
CN102054056A (zh) * | 2009-11-06 | 2011-05-11 | 复旦大学 | 一种现场可编程门阵列的抗辐射性能快速模拟方法 |
CN103092729A (zh) * | 2013-01-29 | 2013-05-08 | 清华大学 | 基于输入微调的余数校验容错高通/带通滤波处理方法 |
CN103633993A (zh) * | 2013-03-05 | 2014-03-12 | 中国科学院电子学研究所 | 一种包含可定制熔丝配置模块的可编程逻辑电路 |
-
2014
- 2014-07-11 CN CN201410329426.1A patent/CN104133655B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7212448B1 (en) * | 2005-07-19 | 2007-05-01 | Xilinx, Inc. | Method and apparatus for multiple context and high reliability operation of programmable logic devices |
US7906984B1 (en) * | 2008-02-26 | 2011-03-15 | The United States Of America As Represented By The Secretary Of The Air Force | Relocatable field programmable gate array bitstreams for fault tolerance |
CN101551764A (zh) * | 2009-02-27 | 2009-10-07 | 北京时代民芯科技有限公司 | 基于同步冗余线程与编码技术的抗单粒子效应系统及方法 |
CN102054056A (zh) * | 2009-11-06 | 2011-05-11 | 复旦大学 | 一种现场可编程门阵列的抗辐射性能快速模拟方法 |
CN103092729A (zh) * | 2013-01-29 | 2013-05-08 | 清华大学 | 基于输入微调的余数校验容错高通/带通滤波处理方法 |
CN103633993A (zh) * | 2013-03-05 | 2014-03-12 | 中国科学院电子学研究所 | 一种包含可定制熔丝配置模块的可编程逻辑电路 |
Non-Patent Citations (2)
Title |
---|
抗辐射加固的乘法器电路设计;秦晨飞等;《2011中国仪器仪表与测控技术大会论文集》;20111231;第32卷(第12期);第232-236页 * |
邢克飞等.Xilinx SRAM型FPGA抗辐射设计技术研究.《Xilinx SRAM型FPGA抗辐射设计技术研究》.2007,第28卷(第1期),第123-129页、151页. * |
Also Published As
Publication number | Publication date |
---|---|
CN104133655A (zh) | 2014-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Nanda et al. | Universal asynchronous receiver and transmitter (uart) | |
CN104461808B (zh) | 一种fpga单粒子软错误影响评估方法 | |
Ren et al. | Multiple edge responses for fast and accurate system simulations | |
CN102916687B (zh) | 基于cmos工艺的三值时钟发生器 | |
CN102054056B (zh) | 一种现场可编程门阵列的抗辐射性能快速模拟方法 | |
US20190089340A1 (en) | Clock driving circuit resistant to single-event transient | |
CN108363893A (zh) | 一种复杂条件下的单粒子脉冲电流源建模方法 | |
CN104133655B (zh) | 基于星载mimo检测的抗辐射乘法器的设计方法 | |
CN106877885A (zh) | 一种利用巴哈塔切亚参数构造极化码的方法及系统 | |
CN104268253A (zh) | 一种基于查找表配置位统计的部分三模冗余方法 | |
US8712751B2 (en) | System and method of verification of analog circuits | |
CN105334906A (zh) | 纳米工艺下多级门控时钟网络优化方法 | |
CN104461790A (zh) | 一种基于查找表可观性度量的选择性三模冗余方法 | |
CN104133738A (zh) | 基于sec-ded的星载mimo检测器的抗seu方法 | |
CN204347817U (zh) | 集成crc校验电路的伪随机数发生器 | |
CN107862111A (zh) | 一种评估系统单粒子功能失效率的传播分析方法 | |
US8265902B1 (en) | Circuit for measuring a time interval using a high-speed serial receiver | |
CN108631772B (zh) | 一种三模冗余电路结构 | |
Feng et al. | Precise Fault Injection and Fault Location System for SRAM-based FPGAs | |
CN109104168B (zh) | 一种细时间测量的电路 | |
CN104199635A (zh) | 集成crc校验电路的伪随机数发生器 | |
CN108491606B (zh) | 一种材料强度分布获取方法 | |
Campbell et al. | A simple method for restoring passivity in S-parameters using singular value decomposition | |
CN108631764A (zh) | 锁存器 | |
CN110531956A (zh) | 基于相干采样自定时环的可移植真随机数发生器及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170215 Termination date: 20190711 |
|
CF01 | Termination of patent right due to non-payment of annual fee |