CN109976134A - 高稳定性时间测量电路系统及其测量方法 - Google Patents

Abstract

本发明涉及一种高稳定性时间测量电路系统，解决了现有技术的不足，其技术方案包括信号触发模块和数字测量模块，所述信号触发模块将输入信号转化为带有时间相位信息的数字电平传输至数字测量模块，所述数字测量模块包括至少一条信号链路，每条信号链路均包括模式选择模块、数字滤波模块、逻辑转换模块和时钟计数模块，所述数字测量模块中的模式选择模块对数字电平进行选择并传输至数字滤波模块，所述数字滤波模板将数字电平中的干扰滤除并传输至逻辑转换模块，逻辑转换模块将数字电平转换为开始信号和结束信号并传输至技术模块，计数模块统计开始信号和结束信号之间的时钟数量并得出测量时间结果。

Description

高稳定性时间测量电路系统及其测量方法

技术领域

本发明涉及测试仪器技术领域，尤其是涉及一种时间测量电路系统。

背景技术

高稳定性时间测量技术在现在科学技术中有广泛的应用场景，如集成电路测试、激光测距、卫星定位、医学影像物理等领域。现在常用的时间测量方法是ASIC和专用TDC芯片测量方法，这两种时间测量方法存在动态测量范围小的问题。在集成电路测试领域，时间测量的范围是非常广的，长的时间可以达到秒级，短的时间可以达到几十皮秒，专用的TDC芯片都没有如此广的动态测量范围。

中国发明专利 104407218B在2017年7月公开了一种电阻率测量仪的电路系统，该系统包括单片机控制模块、供电模块、通断测试模块、电阻测量模块、温度测量模块、计时模块、电阻率计算模块、蓝牙传输模块、数据存储模块和校准模块，其中单片机控制模块为中心控制模块，电阻测量模块、温度测量模块、计时模块为测量核心功能模块。本发明提供的电阻率测量仪的电路系统，使得设置有该电路系统的电阻率测量仪具有测温度和测量电阻的双重功能，并能够保证充分的测温时间，在保证测量精度的基础上实现了测量工作的一键操作，提高了测量工作的方便性，减少了测量工作的工作量，还具有通断测试和系统校准功能。但是其这是电阻测量，和时间测量没关系，且依然存在在集成电路测试领域，时间测量的范围是非常广的，长的时间可以达到秒级，短的时间可以达到几十皮秒，专用的TDC芯片都没有如此广的动态测量范围的问题。

发明内容

针对现有技术所存在的在集成电路测试领域，时间测量的范围是非常广的，长的时间可以达到秒级，短的时间可以达到几十皮秒，专用的TDC芯片都没有如此广的动态测量范围的问题，本发明提供了一种高稳定性时间测量电路系统及其测量方法。

为解决上述技术问题，本发明所采取的技术方案为：一种高稳定性时间测量电路系统，包括信号触发模块和数字测量模块，所述信号触发模块将输入信号转化为带有时间相位信息的数字电平传输至数字测量模块，所述数字测量模块包括至少一条信号链路，每条信号链路均包括模式选择模块、数字滤波模块、逻辑转换模块和时钟计数块，

所述数字测量模块中的模式选择模块对数字电平进行选择并传输至数字滤波模块，

所述数字滤波模板将数字电平中的干扰滤除并传输至逻辑转换模块，

逻辑转换模块将数字电平转换为开始信号和结束信号并传输至计数块，

计数模块统计开始信号和结束信号之间的时钟数量并得出测量时间结果。

作为优选，所述信号触发模块包括至少一组输入信号处理电路，每组输入信号处理电路均包括信号输入模块、高速比较器和可编程比较电平模块，所述信号输入模块和可编程比较电平模块均与所述高速比较器的输入端连接，高速比较器将输入信号转化为带有时间相位信息的数字电平传输至数字测量模块。

作为优选，所述信号触发模块包括两组相同结构的输入信号处理电路。

作为优选，所述高速比较器根据可编程比较电平的大小将输入信号转化为带有时间相位信息的数字电平。

作为优选，所述数字测量模块包括两条信号链路，每条信号链路的输入端分别接收输入信号处理电路输出的带有时间相位信息的数字电平。

作为优选，所述模式选择模块与数字滤波模块连接，数字滤波模块与逻辑转换模块连接，逻辑转换模块与时钟计数模块连接，模式选择模块还与逻辑转换模块连接；

在检测信号频率和周期参数时，每个模式选择模块分别与对应的一组输入信号处理电路连接，

在检测信号高电平、低电平、上升沿、下降沿、上升沿到上升沿相位差、上升沿到下降沿相位差、下降沿到上升沿相位差、下降沿到下降沿相位差时，每个模式选择模块均与同一组输入信号处理电路连接。

一种高稳定性时间测量方法，适用于如上所述的高稳定性时间测量电路系统，包括以下步骤：

步骤一，对输入信号进行处理，生成带有时间相位信息的数字电平；

步骤二，根据检测信号参数的不同，选择对应的信号流程；

步骤三，带有时间相位信息的数字电平经过第一个信号链的逻辑转换模块产生开始信号，经过第二个信号链的逻辑转换模块产生结束信号；

步骤四，时钟计数模块统计开始信号上升沿和结束信号上升沿之间的时钟个数，并生成时间信息。

作为优选，所述步骤三中，首先对带有时间相位信息的数字电平中的干扰进行滤除。

作为优选，在步骤一中，可编程比较器电平模块与数字测量模块连接，并由数字测量模块控制，高速比较器根据可编程比较电平的大小将输入信号转化为带有时间相位信息的数字电平TG1和TG2。

作为优选，在步骤二中，所述模式选择模块根据测量参数选择对应的带有时间相位信息的数字电平，检测信号的频率和周期参数则两个信号链路都选择第一路高速比较器输出的带有时间相位信息的数字电平TG1；

检测信号的高电平、低电平、上升沿、下降沿、上升沿到上升沿相位差、上升沿到下降沿相位差、下降沿到上升沿相位差、下降沿到下降沿相位差时一个信号链路选择接收带有时间相位信息的数字电平TG1，另一个信号链路选择接收带有时间相位信息的数字电平TG2；

步骤三中，数字滤波模块将经过模式选择模块后的带有时间相位信息的数字电平SycTG1和SycTG2中的干扰滤除，得到稳定的时间相位信息FilterTG1和FilterTG2；

经过数字滤波模块的FilterTG1信号和FilterTG2信号经过第一个信号链的逻辑转换模块产生开始信号Start，经过第二个信号链的逻辑转换模块产生结束信号Stop。

本发明的实质性效果是：本发明中使用的时间测量电路系统，可以大动态测量范围高分辨率的测量多种类型时间参数，数字测量模块的数字滤波模块可以自由可调的设置滤波系数，排除待测量带有时间相位信息的数字电平的杂波干扰，提高时间测量的可靠性和准确度。

附图说明

图1为本发明的一种时间测量电路系统框图；

图2为本发明的一种信号触发模块框图；

图3为本发明的一种数字测量模块框图；

图4为本发明的一种波形测量过程示意图；

图5为本发明的一种数字滤波过程示意图。

具体实施方式

下面通过具体实施例，并结合附图，对本发明的具体实施方式作进一步具体说明。

一种高稳定性时间测量电路系统（参见附图1至3），包括信号触发模块和数字测量模块，所述信号触发模块将输入信号转化为带有时间相位信息的数字电平传输至数字测量模块，所述数字测量模块包括至少一条信号链路，每条信号链路均包括模式选择模块、数字滤波模块、逻辑转换模块和时钟计数块，所述数字测量模块中的模式选择模块对数字电平进行选择并传输至数字滤波模块，所述数字滤波模板将数字电平中的干扰滤除并传输至逻辑转换模块，逻辑转换模块将数字电平转换为开始信号和结束信号并传输至技术模块，计数模块统计开始信号和结束信号之间的时钟数量并得出测量时间结果。

所述信号触发模块包括至少一组输入信号处理电路，每组输入信号处理电路均包括信号输入模块、高速比较器和可编程比较电平模块，所述信号输入模块和可编程比较电平模块均与所述高速比较器的输入端连接，高速比较器将输入信号转化为带有时间相位信息的数字电平传输至数字测量模块。所述信号触发模块包括两组相同结构的输入信号处理电路。所述高速比较器根据可编程比较电平的大小将输入信号转化为带有时间相位信息的数字电平。所述数字测量模块包括两条信号链路，每条信号链路的输入端分别接收输入信号处理电路输出的带有时间相位信息的数字电平。所述模式选择模块与数字滤波模块连接，数字滤波模块与逻辑转换模块连接，逻辑转换模块与时钟计数模块连接，模式选择模块还与逻辑转换模块连接；在检测信号频率和周期参数时，每个模式选择模块分别与对应的一组输入信号处理电路连接，在检测信号高电平、低电平、上升沿、下降沿、上升沿到上升沿相位差、上升沿到下降沿相位差、下降沿到上升沿相位差、下降沿到下降沿相位差时，每个模式选择模块均与同一组输入信号处理电路连接。

一种高稳定性时间测量方法，适用于如上所述的高稳定性时间测量电路系统，包括以下步骤：

步骤一，对输入信号进行处理，生成带有时间相位信息的数字电平；

步骤二，根据检测信号参数的不同，选择对应的信号流程；

步骤三，带有时间相位信息的数字电平经过第一个信号链的逻辑转换模块产生开始信号，经过第二个信号链的逻辑转换模块产生结束信号；

步骤四，时钟计数模块统计开始信号上升沿和结束信号上升沿之间的时钟个数，并生成时间信息。

更具体的为：

所述时间测量电路系统包括信号触发模块和数字测量模块，信号触发模块产生两路带有时间相位信息的数字电平TG1和TG2，TG1和TG2输入到数字测量模块，数字测量模块对TG1、TG2处理后得到相应模式的时间参数信息。

所述信号触发模块包括两路高速比较器，每路高速比较器分别与一路信号输入模块和一路可编程比较电平模块连接，其中可编程电平模块可以是DAC，但不限于此，可编程比较器电平模块与数字测量模块连接，并由数字测量模块控制，高速比较器根据可编程比较电平的大小将输入信号转化为带有时间相位信息的数字电平TG1和TG2。

所述数字测量模块有两个信号链路，数字测量模块可以是FPGA，但不限于此，每个信号链路都会接收带有时间相位信息的数字电平TG1和TG2，信号链路中的模式选择模块和数字滤波模块连接，数字滤波模块和逻辑转换模块连接，信号链路中，可以不使用数字滤波模块，模式选择模块直接和逻辑转换模块连接，逻辑转换模块和时钟计数模块连接。

所述模式选择模块根据测量参数的不同，选择两路不同的带有时间相位信息的数字电平，频率、周期参数两个信号链路都选择第一路高速比较器输出的带有时间相位信息的数字电平TG1；高电平、低电平、上升沿、下降沿、上升沿到上升沿相位差、上升沿到下降沿相位差、下降沿到上升沿相位差、下降沿到下降沿相位差的第一个信号链路选择第一路高速比较器输出的带有时间相位信息的数字电平TG1，第二个信号链路选择第二路高速比较器输出的带有时间相位信息的数字电平TG2。数字滤波模块将经过模式选择模块后的带有时间相位信息的数字电平SycTG1和SycTG2中的干扰滤除，得到稳定的时间相位信息FilterTG1和FilterTG2，此数字滤波模块也可以不再信号链路中不使用，模式选择模块可以和逻辑转换模块直接连接。所述模式选择模块之后的带有时间相位信息的数字电平经过第一个信号链的逻辑转换模块产生开始信号Start，经过第二个信号链的逻辑转换模块产生结束信号Stop。

经过模式选择模块后的带有时间相位信息的数字电平SycTG1和SycTG2，之后经过逻辑转换模块（经过数字滤波模块的是FilterTG1和FilterTG2）,Start的上升沿是SycTG1的上升沿，Start的下降沿是SycTG2的下降沿，Stop信号和SycTG2保持一致。

所述数字滤波模块将模式选择后的数字电平SycTG1进行滤波处理，滤波系数N可以自由的选择，总滤波时长T1为滤波系数和滤波时钟周期t的乘积。数字滤波模块启动滤波的时间为SycTG1信号的上升沿，之后SycTG1信号的前T1时间段均为无效电平，FilterTG1依然为低电平，SycTG1第一个上升沿T1时长后，FilterTG1变为高电平；FilterTG1变为高电平后，SycTG1第一个下降沿开始，FilterTG1电平依然为高电平，之后，在T1的时长内，FilterTG1保持高电平，T1时长后，FilterTG1变为低电平。

本实施例中使用的时间测量电路系统，可以大动态测量范围高分辨率的测量多种类型时间参数，数字测量模块的数字滤波模块可以自由可调的设置滤波系数，排除待测量带有时间相位信息的数字电平的杂波干扰，提高时间测量的可靠性和准确度。

以上所述的实施例只是本发明的一种较佳的方案，并非对本发明作任何形式上的限制，在不超出权利要求所记载的技术方案的前提下还有其它的变体及改型。

Claims (10)

1.一种高稳定性时间测量电路系统，其特征在于，包括信号触发模块和数字测量模块，所述信号触发模块将输入信号转化为带有时间相位信息的数字电平传输至数字测量模块，所述数字测量模块包括至少一条信号链路，每条信号链路均包括模式选择模块、数字滤波模块、逻辑转换模块和时钟计数模块，

所述数字测量模块中的模式选择模块对数字电平进行选择并传输至数字滤波模块，

所述数字滤波模板将数字电平中的干扰滤除并传输至逻辑转换模块，

逻辑转换模块将数字电平转换为开始信号和结束信号并传输至计数模块，

计数模块统计开始信号和结束信号之间的时钟数量并得出测量时间结果。

2.根据权利要求1所述的高稳定性时间测量电路系统，其特征在于，所述信号触发模块包括至少一组输入信号处理电路，每组输入信号处理电路均包括信号输入模块、高速比较器和可编程比较电平模块，所述信号输入模块和可编程比较电平模块均与所述高速比较器的输入端连接，高速比较器将输入信号转化为带有时间相位信息的数字电平传输至数字测量模块。

3.根据权利要求1所述的高稳定性时间测量电路系统，其特征在于，所述信号触发模块包括两组相同结构的输入信号处理电路。

4.根据权利要求2或3所述的高稳定性时间测量电路系统，其特征在于，所述高速比较器根据可编程比较电平的大小将输入信号转化为带有时间相位信息的数字电平。

5.根据权利要求4所述的高稳定性时间测量电路系统，其特征在于，所述数字测量模块包括两条信号链路，每条信号链路的输入端分别接收输入信号处理电路输出的带有时间相位信息的数字电平。

6.根据权利要求5所述的高稳定性时间测量电路系统，其特征在于，所述模式选择模块与数字滤波模块连接，数字滤波模块与逻辑转换模块连接，逻辑转换模块与时钟计数模块连接，模式选择模块还与逻辑转换模块连接；

在检测信号频率和周期参数时，每个模式选择模块分别与对应的一组输入信号处理电路连接，

在检测信号高电平、低电平、上升沿、下降沿、上升沿到上升沿相位差、上升沿到下降沿相位差、下降沿到上升沿相位差、下降沿到下降沿相位差时，每个模式选择模块均与同一组输入信号处理电路连接。

7.一种高稳定性时间测量方法，适用于如权利要求1所述的高稳定性时间测量电路系统，其特征在于，包括以下步骤：

步骤一，对输入信号进行处理，生成带有时间相位信息的数字电平；

步骤二，根据检测信号参数的不同，选择对应的信号流程；

步骤三，带有时间相位信息的数字电平经过第一个信号链的逻辑转换模块产生开始信号，经过第二个信号链的逻辑转换模块产生结束信号；

步骤四，时钟计数模块统计开始信号上升沿和结束信号上升沿之间的时钟个数，并生成时间信息。

8.根据权利要求7所述的高稳定性时间测量方法，其特征在于，所述步骤三中，首先对带有时间相位信息的数字电平中的干扰进行滤除。

9.根据权利要求7所述的高稳定性时间测量方法，其特征在于，在步骤一中，可编程比较器电平模块与数字测量模块连接，并由数字测量模块控制，高速比较器根据可编程比较电平的大小将输入信号转化为带有时间相位信息的数字电平TG1和TG2。

10.根据权利要求9所述的高稳定性时间测量方法，其特征在于，

在步骤二中，所述模式选择模块根据测量参数选择对应的带有时间相位信息的数字电平，检测信号的频率和周期参数则两个信号链路都选择第一路高速比较器输出的带有时间相位信息的数字电平TG1；

检测信号的高电平、低电平、上升沿、下降沿、上升沿到上升沿相位差、上升沿到下降沿相位差、下降沿到上升沿相位差、下降沿到下降沿相位差时一个信号链路选择接收带有时间相位信息的数字电平TG1，另一个信号链路选择接收带有时间相位信息的数字电平TG2；

步骤三中，数字滤波模块将经过模式选择模块后的带有时间相位信息的数字电平SycTG1和SycTG2中的干扰滤除，得到稳定的时间相位信息FilterTG1和FilterTG2；

经过数字滤波模块的FilterTG1信号和FilterTG2信号经过第一个信号链的逻辑转换模块产生开始信号Start，经过第二个信号链的逻辑转换模块产生结束信号Stop。