CN106201950B - 一种soc异步时钟域信号接口的方法 - Google Patents

一种soc异步时钟域信号接口的方法 Download PDF

Info

Publication number
CN106201950B
CN106201950B CN201610537389.2A CN201610537389A CN106201950B CN 106201950 B CN106201950 B CN 106201950B CN 201610537389 A CN201610537389 A CN 201610537389A CN 106201950 B CN106201950 B CN 106201950B
Authority
CN
China
Prior art keywords
data
clock
clock domain
latch
data latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610537389.2A
Other languages
English (en)
Other versions
CN106201950A (zh
Inventor
梁步阁
张岩松
张锋
容睿智
赵旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central South University
Original Assignee
Central South University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central South University filed Critical Central South University
Priority to CN201610537389.2A priority Critical patent/CN106201950B/zh
Publication of CN106201950A publication Critical patent/CN106201950A/zh
Application granted granted Critical
Publication of CN106201950B publication Critical patent/CN106201950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及一种SOC异步时钟域信号接口的方法，涉及超大规模集成电路(VLSI)领域的设计方法；包括时钟域(1)、时钟域(2)和复位电路；输入数据脉冲信号从时钟域(1)传输到时钟域(2)；所述的时钟域(1)包括第一数据锁存器；所述的时钟域(2)包括第二数据锁存器、第三数据锁存器；所述的复位电路主要由一个与门组成。时钟域(1)中所有的器件实现了锁存输入数据脉冲信号；时钟域(2)中的器件起到了信号同步，产生反馈信号的作用；复位电路依据时钟域(2)的反馈信号及时清除第一数据锁存器和第二数据锁存器锁存信息。本发明结构简单，在SOC跨时钟域设计中，可以处理两个异步时钟域信号的传递，消除亚稳态效应。

Description

一种SOC异步时钟域信号接口的方法
技术领域
本发明涉及集成电路领域，特别是涉及超大规模集成电路(VLSI)领域的设计方法。
背景技术
随着时间的推移，集成电路行业发展到2016年，已有类似如Intel这样先进的foundry，提出准备迈入10nm制程的规划。高集成度的推行，也使芯片规模越来越大，功能越来越复杂，设计难度越来越高。
SOC的内部时钟的复杂化，导致跨时钟域的接口越来越多。针对这些异步信号的处理，国外的先驱们，提出来很多建设性意见，为我们国内从业者们指明了道路。一般来讲可分为两大类：利用锁存器加组合器件来处理；另一种就是采取FIFO作为接口缓存。
上述两种处理方法的指导设计一般用到器件较多，一定程度上讲是资源浪费，并且如果输入脉冲高电平宽度低于最快时钟周期的话，一般无法适用。因此，我们要想很好的解决这个问题，我们要处理好四个方面：一是如何简化电路；二是如何适应最小输入脉宽的问题；三是解决好亚稳态问题；四是要提高设计可靠性。
发明内容
本发明的目的是针对SOC异步时钟域信号接口问题，针对以上四个方面提出一种简洁的、可靠性高的方法，能解决好亚稳态的问题，并且没有输入脉宽限制。
本发明的技术方案包括：
时钟域1、时钟域2和复位电路；支持两个时钟域是完全异步的关系，没有相位关系需求，也没有频率需求。
所述的时钟域1内包含：第一数据锁存器。第一数据锁存器带有异步复位端R和同步时钟端CK，低电平产生复位，时钟上升沿锁存数据输入端D的状态。第一数据锁存器的时钟端CK连接时钟域1内的输入数据脉冲信号；第一数据锁存器的数据端D连接SOC常态高电平数据“1”；第一数据锁存器的异步复位端R连接所述复位电路的输出端；
所述的时钟域2内包含：第二数据锁存器、第三数据锁存器。这两个数据锁存器同样带有异步复位端R和同步时钟端CK，低电平产生复位，时钟上升沿开始锁存数据输入端D的状态。第二数据锁存器的时钟端CK连接时钟域2内的时钟信号；第二数据锁存器的数据端D连接第一数据锁存器的数据输出端Q；第二数据锁存器的异步复位端R连接所述复位电路的输出端；第三数据锁存器的时钟端CK连接时钟域2内的时钟信号；第三数据锁存器的数据端D连接第二数据锁存器的数据输出端Q；第三数据锁存器的异步复位端R连接系统复位信号；
所述复位电路包含一个与门。此与门的两个输入端分别连接系统复位信号和第三数据锁存器的反相数据输出端/Q。
采用上述结构后，本发明的有益效果是：
结构简单，一共只用到了4个器件，三个锁存器和一个门单元。
时钟域1中输入脉冲信号连接第一数据锁存器的时钟端CK，此锁存器的数据端D连接SOC常态高电平数据“1”，这样最大限度的保障了不漏信号；同时，时钟域1的输入脉冲信号宽度可以低于时钟域1的时钟单周期宽，从而彻底解决了一般设计中脉冲宽度受限于时钟域1的时钟频率的问题；时钟域2中第三数据锁存器的反相数据输出端/Q，反馈到复位电路，这样做的好处是：使第三数据锁存器的数据输出端Q，输出脉冲信号宽度为时钟域2的时钟单周期宽，即脉冲宽度为单拍宽，从而避免了误触发。总的来讲提高了采集的稳定性和适应性。
时钟域1的输入脉冲信号宽度可以低于系统最快时钟单周期宽，进一步提高了采集的稳定性和适应性。
时钟域2的同步电路，采用两级锁存器进行同步，第三锁存器的输出信号才用到系统中间，第二锁存器仅用于传递；时钟域2中电路经过两级同步很好的解决了亚稳态问题。
附图说明
图1绘示为SOC异步时钟域信号的接口电路图。
图2绘示为图1中clock1快于clock2，各种脉冲宽度的时序波形。
图3绘示为图1中clock2快于clock1，各种脉冲宽度的时序波形。
图4绘示为图1中clock1等于clock2，各种脉冲宽度的时序波形。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明。
1、电路连接、器件功能、信号命名阐述：
如图1所示，电路用到了4个器件，三个锁存器和一个门单元。
分别为：第一锁存器DFF1，第二锁存器DFF2，第三锁存器DFF3，与门单元AND。锁存器的类型为：带异步复位端的同步触发器。异步复位端定义为R，同步时钟端定义为CK，数据输入端命名为D，数据输出端命名为Q，反相数据输出端命名为/Q。其中输入端包括：D、R、CK；输出端包括：Q、/Q。功能描述如下：异步复位端R，输入低电平“0”时(其他输入端可以是任意值)，Q端输出低，/Q输出高，此为异步复位状态；异步复位端R，输入高电平“1”时，在CK的上升沿，Q端输出更新为D端的值，此为锁存瞬间；异步复位端R，输入高电平“1”时，在CK的非上升沿，Q端处于保持状态，即维持最后CK的上升沿的锁存值。clock1、clock2分别为两个时钟域的时钟信号。System_reset_n表示常规的系统复位信号，低电平“0”复位。
如图1所示，所述的DFF1的D端直连一个上拉电阻，CK接脉冲输入，R端来自AND的输出。其中D端的上拉电阻实现了常态高电平“1”的输入，这种连接方法在一般的SOC中都是很常见的处理。所述的DFF2的D端接DFF1的Q端，CK接clock2，R端来自AND的输出。所述的DFF3的D端接DFF2的Q端，CK接clock2，R端来自System_reset_n。AND的输入端分别连System_reset_n、DFF3的反相数据输出/Q。DFF3反相数据/Q起到反馈作用，从而，系统复位、反馈信号复位发生时，都能产生nRST信号，来复位DFF1、DFF2。
2、时序功能仿真分析：
请见附图2、3、4，分别分析了各种时钟关系的电路工作状态。
如图2所示,表示clock1快于clock2的情况。图中Data_in1表示第一个输入脉冲，此脉冲由Data_in输入，脉冲宽度小于clock1的四分之一，同时，脉冲宽度小于系统最快时钟(clock1最快)的四分之一。Data_in1的上升沿到来的瞬间，Q1输出高电平“1”；Data_in1的上升沿之后：第一个clock2的上升沿到来瞬间，Q2输出高电平“1”；第二个clock2的上升沿到来瞬间，Data_out输出高电平“1”，与此同时，nRST生成复位信号，复位DFF1、DFF2，使Q1、Q2输出低；第三个clock2的上升沿到来瞬间，由于Q1、Q2早已变成低电平“0”，此时，“0”传递到Data_out。形成了一个clock2的周期宽度的脉冲Data_out1。
Data_in2表示输入脉冲宽度变宽到等于系统快时钟clock1的情况，同理分析发现：Data_in2形成了Data_out2；Data_in3表示输入脉冲宽度变宽到大于系统快时钟clock1、小于系统慢时钟clock2的情况，同理分析发现：Data_in3形成了Data_out3；Data_in4表示输入脉冲宽度变宽到大于系统慢时钟clock2的情况，同理分析发现：Data_in4形成了Data_out4；Data_in5表示输入脉冲宽度变宽到大于系统慢时钟clock2两倍以上的情况，同理分析发现：Data_in5形成了Data_out5。
如图3所示,表示clock2快于clock1的情况。图中Data_in1表示第一个输入脉冲，此脉冲由Data_in输入，脉冲宽度小于clock1的四分之一，同时，脉冲宽度小于系统最快时钟(clock2最快)的四分之一。Data_in1的上升沿到来的瞬间，Q1输出高电平“1”；Data_in1的上升沿之后：第一个clock2的上升沿到来瞬间，Q2输出高电平“1”；第二个clock2的上升沿到来瞬间，Data_out输出高电平“1”，与此同时，nRST生成复位信号，复位DFF1、DFF2，使Q1、Q2输出低；第三个clock2的上升沿到来瞬间，由于Q1、Q2早已变成低电平“0”，此时，“0”传递到Data_out。形成了一个clock2的周期宽度的脉冲Data_out1。
Data_in2表示输入脉冲宽度变宽到等于系统快时钟clock2的情况，同理分析发现：Data_in2形成了Data_out2；Data_in3表示输入脉冲宽度变宽到大于系统快时钟clock2、小于系统慢时钟clock1的情况，同理分析发现：Data_in3形成了Data_out3；Data_in4表示输入脉冲宽度变宽到大于系统慢时钟clock1的情况，同理分析发现：Data_in4形成了Data_out4；Data_in5表示输入脉冲宽度变宽到大于系统慢时钟clock1两倍以上的情况，同理分析发现：Data_in5形成了Data_out5。
如图4所示,表示clock2等于clock1的情况。图中Data_in1表示第一个输入脉冲，此脉冲由Data_in输入，脉冲宽度小于clock1的四分之一，同时，脉冲宽度小于系统最快时钟(clock2等于clock1)的四分之一。Data_in1的上升沿到来的瞬间，Q1输出高电平“1”；Data_in1的上升沿之后：第一个clock2的上升沿到来瞬间，Q2输出高电平“1”；第二个clock2的上升沿到来瞬间，Data_out输出高电平“1”，与此同时，nRST生成复位信号，复位DFF1、DFF2，使Q1、Q2输出低电平“0”；第三个clock2的上升沿到来瞬间，由于Q1、Q2早已变成低电平“0”，此时，“0”传递到Data_out。形成了一个clock2的周期宽度的脉冲Data_out1。Data_in2表示输入脉冲宽度变宽到等于系统时钟的情况，同理分析发现：Data_in2形成了Data_out2；Data_in3表示输入脉冲变宽到大于系统时钟两倍的情况，同理分析发现：Data_in3形成了Data_out3；Data_in4表示输入脉冲宽度变宽到大于系统时钟三倍的情况，同理分析发现：Data_in4形成了Data_out4；Data_in5表示输入脉冲宽度变宽到大于系统时钟五倍以上的情况，同理分析发现：Data_in5形成了Data_out5。
到此，我们分析了数据、时钟之间各种相对时序关系，总结得到：图1中的方法可以完美实现异步时钟域的接口。

Claims (1)

1.一种SOC异步时钟域信号接口的方法，其特征在于：
包括：时钟域1、时钟域2和复位电路；两个时钟域可以是完全异步的关系，没有相位关系需求，也没有频率需求；
所述的时钟域1内包含：第一数据锁存器；第一数据锁存器带有异步复位端R和同步时钟端CK，低电平产生复位，时钟上升沿开始锁存数据输入端D的状态；输出端有正相Q、反相/Q两种数据输出；
第一数据锁存器的时钟端CK连接时钟域1内的输入数据脉冲信号；
第一数据锁存器的数据端D连接SOC常态高电平数据“1”；
第一数据锁存器的异步复位端R连接所述复位电路的输出端；
所述的时钟域2内包含：第二数据锁存器、第三数据锁存器；这两个数据锁存器同样带有异步复位端R和同步时钟端CK，低电平产生复位，时钟上升沿开始锁存数据输入端D的状态；输出端有正相Q、反相/Q两种数据输出；
第二数据锁存器的时钟端CK连接时钟域2内的时钟信号；
第二数据锁存器的数据端D连接第一数据锁存器的数据输出端Q；
第二数据锁存器的异步复位端R连接所述复位电路的输出端；
第三数据锁存器的时钟端CK连接时钟域2内的时钟信号；
第三数据锁存器的数据端D连接第二数据锁存器的数据输出端Q；
第三数据锁存器的异步复位端R连接系统复位信号；
所述复位电路包含一个与门；此与门的两个输入端分别连接系统复位信号和第三数据锁存器的反相数据输出端/Q；
时钟域1的输入脉冲信号连接第一数据锁存器的时钟端CK，此锁存器的数据端D连接SOC常态高电平数据“1”，这样最大限度的保障了不漏信号；同时，时钟域1的输入脉冲信号宽度可以低于时钟域1的时钟单周期宽，从而彻底解决了一般设计中脉冲宽度受限于时钟域1的时钟频率的问题；时钟域2中第三数据锁存器的反相数据输出端/Q，反馈到复位电路中；
时钟域2的同步电路，采用两级锁存器进行同步，第三锁存器的输出信号才用到系统中间，第二锁存器仅用于传递。
CN201610537389.2A 2016-07-08 2016-07-08 一种soc异步时钟域信号接口的方法 Active CN106201950B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610537389.2A CN106201950B (zh) 2016-07-08 2016-07-08 一种soc异步时钟域信号接口的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610537389.2A CN106201950B (zh) 2016-07-08 2016-07-08 一种soc异步时钟域信号接口的方法

Publications (2)

Publication Number Publication Date
CN106201950A CN106201950A (zh) 2016-12-07
CN106201950B true CN106201950B (zh) 2023-04-11

Family

ID=57472877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610537389.2A Active CN106201950B (zh) 2016-07-08 2016-07-08 一种soc异步时钟域信号接口的方法

Country Status (1)

Country Link
CN (1) CN106201950B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110045782B (zh) * 2019-03-20 2023-07-04 上海华虹宏力半导体制造有限公司 一种数据读写同步电路及数据读写方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101751068A (zh) * 2008-12-09 2010-06-23 华为技术有限公司 一种同步时钟产生电路和方法
US8095717B1 (en) * 2007-10-17 2012-01-10 Marvell International Ltd. System and method for configuration register synchronization
CN102571050A (zh) * 2010-12-31 2012-07-11 中国航空工业集团公司第六三一研究所 一种用于多时钟域的复位电路
CN102790605A (zh) * 2011-05-20 2012-11-21 上海华虹集成电路有限责任公司 异步信号同步器
CN206133550U (zh) * 2016-07-08 2017-04-26 中南大学 一种soc异步时钟域信号接口的系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8095717B1 (en) * 2007-10-17 2012-01-10 Marvell International Ltd. System and method for configuration register synchronization
CN101751068A (zh) * 2008-12-09 2010-06-23 华为技术有限公司 一种同步时钟产生电路和方法
CN102571050A (zh) * 2010-12-31 2012-07-11 中国航空工业集团公司第六三一研究所 一种用于多时钟域的复位电路
CN102790605A (zh) * 2011-05-20 2012-11-21 上海华虹集成电路有限责任公司 异步信号同步器
CN206133550U (zh) * 2016-07-08 2017-04-26 中南大学 一种soc异步时钟域信号接口的系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SOC中跨时钟域的信号同步设计;邵翠萍等;《现代电子技术》;20120415;第35卷(第8期);第157-164页 *

Also Published As

Publication number Publication date
CN106201950A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN109709475B (zh) 输入/输出总线中的毛刺检测
US8644439B2 (en) Circuits and methods for signal transfer between different clock domains
US6989695B2 (en) Apparatus and method for reducing power consumption by a data synchronizer
US10084434B2 (en) Relative timed clock gating cell
CN115543051A (zh) Fpga全局复位同步电路、芯片、验证仿真系统及方法
JP3508625B2 (ja) 低消費電力ディジタル論理回路
CN106201950B (zh) 一种soc异步时钟域信号接口的方法
CN108694146B (zh) 一种异步/同步接口电路
CN206133550U (zh) 一种soc异步时钟域信号接口的系统
CN107592099B (zh) D触发器
CN109871611A (zh) 一种异步电路自动延迟匹配的方法
Yun et al. High-performance two-phase micropipeline building blocks: double edge-triggered latches and burst-mode select and toggle circuits
Lakshmi et al. Performance comparison of various clock gating techniques
US7752475B2 (en) Late data launch for a double data rate elastic interface
EP2320565A1 (en) A delay component
De Gloria et al. Design and characterization of a standard cell set for delay insensitive VLSI design
CN203482180U (zh) 通讯接口同步电路
Zaychenko et al. Structural CDC analysis methods
JPS63273119A (ja) パイプライン・プロセッサ並びにクロック・スキュー防止システム及び方法
CN207720100U (zh) 一种cpld双边沿触发器电路
EP1864379B1 (en) Method for race prevention and a device having race prevention capabilities
Van Toan et al. Energy-efficient and high performance 2-phase asynchronous micropipelines
JP3662411B2 (ja) トリガ回路
US8847647B1 (en) Synchronizer circuits with failure-condition detection and correction
Conover Asynchronous vs. Synchronous Microporcessors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant