CN102204099A - 复位装置 - Google Patents

Abstract

本发明实施例涉及一种复位装置，包括：同步处理模块、时钟检测模块和信号产生模块。同步处理模块对获取的外部复位信号和主时钟信号进行同步处理，生成同步复位信号并传送给信号产生模块；时钟检测模块采用获取的辅助时钟信号对获取的主时钟信号进行检测，当主时钟信号异常时，生成主时钟异常指示信号并传送给信号产生模块。信号产生模块，根据所述同步复位信号和所述主时钟异常指示信号，生成内部复位信号并输出。采用本发明提供的复位装置，当主时钟丢失时，仍然能够正确产生内部复位信号，从而使得该电子设备能够正确复位。

Description

复位装置

技术领域

本发明实施例涉及电子技术，尤其涉及一种复位装置。

背景技术

当电子设备发生逻辑功能错误或紊乱时，需要将其复位到一个有效的初始状态。因此，在各种电子设备中均需要设置复位装置。当需要对该电子设备进行复位时，向该复位装置输入外部复位信号，该复位装置根据外部复位信号产生用于控制该电子设备中的其它模块的内部复位信号。

图1为现有技术中的复位装置的结构示意图。如图1所示，现有技术中的复位装置用于对外部复位信号与主时钟信号进行同步处理，具体地，该复位装置由一个或一个以上D触发器(D Flig-Flop，简称DFF)组成，图1中所示为复位装置中包括2个DFF的情况。其中，每个DF F的时钟端CP均输入主时钟信号，第一个DFF的输入端D输入外部复位信号，第一个DFF的输出端Q与第二个DFF的输入端D相连，第二个DFF的输出端Q向电子设备中的其它装置输出内部复位信号。

采用现有的复位装置，复位信号依赖于系统的主时钟进行释放，如果主时钟丢失，则将导致整个电子设备无法正确复位。例如，如果电子设备内部的控制模块进行主备倒换时发生接口信号故障，则会导致主时钟丢失，从而导致该故障扩散到整个电子设备。

发明内容

本发明实施例提供一种复位装置，用以解决现有技术中的缺陷，以使电子设备在主时钟丢失时能够正确复位。

本发明实施例提供一种复位装置，包括：

同步处理模块，对获取的外部复位信号和主时钟信号进行同步处理，生成同步复位信号并传送给信号产生模块；

时钟检测模块，采用获取的辅助时钟信号对获取的主时钟信号进行检测，当主时钟信号异常时，生成主时钟异常指示信号并传送给信号产生模块；

信号产生模块，根据所述同步复位信号和所述主时钟异常指示信号，生成内部复位信号并输出。

由上述技术方案可知，通过时钟检测模块对主时钟信号进行检测，根据检测结果输出主时钟异常指示信号，信号产生模块根据同步复位信号和该主时钟异常指示信号生成内部复位信号，因此，当主时钟丢失时，仍然能够正确产生内部复位信号，从而使得该电子设备能够正确复位。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的复位装置的结构示意图；

图2为本发明实施例一的复位装置的结构示意图；

图3为本发明实施例二的复位装置中的同步处理模块21的结构示意图；

图4为本发明实施例三的复位装置中的同步处理模块21的结构示意图；

图5为本发明实施例四的复位装置的结构示意图；

图6为本发明实施例五的复位装置的结构示意图；

图7为本发明实施例六的复位装置的结构示意图；

图8为本发明实施例七的复位装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在电子设备中，除了实现该电子设备的功能的主体装置以及用于产生内部复位信号的复位装置，还包括为该电子设备中各个装置提供主时钟的主时钟装置以及提供辅助时钟的辅助时装置

图2为本发明实施例一的复位装置的结构示意图。如图2所示，该复位装置包括：同步处理模块21、时钟检测模块22和信号产生模块23。

其中，同步处理模块21获取外部复位信号和该电子设备的主时钟信号，对获取的外部复位信号和主时钟信号进行同步处理，生成同步复位信号并传送给信号产生模块23。

时钟检测模块22获取该电子设备的主时钟信号和辅助时钟信号，采用获取的辅助时钟信号对获取的主时钟信号进行检测，当主时钟信号异常时，生成主时钟异常指示信号并传送给信号产生模块23。

信号产生模块23获取上述同步复位信号和主时钟异常指示信号，根据上述同步复位信号和主时钟异常指示信号，生成内部复位信号并输出。

在本发明实施例一中，通过时钟检测模块对主时钟信号进行检测，根据检测结果输出主时钟异常指示信号，信号产生模块根据同步复位信号和该主时钟异常指示信号生成内部复位信号，因此，当主时钟丢失时，仍然能够正确产生内部复位信号，从而使得该电子设备能够正确复位。

图3为本发明实施例二的复位装置中的同步处理模块21的结构示意图。如图3所示，在本发明实施例二中，该同步处理模块21至少包括：一个DFF31。

具体地，当外部复位信号与同步复位信号的逻辑要求相同时，同步处理模块可以只包括一个DFF 31。该DFF 31的时钟端输入主时钟信号，DFF 31的输入端输入外部复位信号，DFF 31的输出端输出同步复位信号。通过该DFF 31将外部复位信号与主时钟信号进行同步处理，获取同步复位信号。例如，当外部复位信号要求低电平复位时，DFF 31的输出端输出低电平有效的同步复位信号；当外部复位信号要求高电平复位时，DFF 31的输出端输出高电平有效的同步复位信号。

进一步地，当外部复位信号与同步复位信号的逻辑要求相反时，同步处理模块21中不仅包括一个DFF 31，还可以包括一个非门，该非门用于进行逻辑调整。具体地，DFF 31的时钟端输入主时钟信号，DFF 31的输入端输入外部复位信号，DFF 31的输出端连接该非门的输入端。该非门的输入端连接DFF 31的输出端，该非门的输出端向信号产生模块23输出同步复位信号。例如，当外部复位信号要求低电平复位时，DFF 31的输出端输出的信号要求低电平复位，经过该非门后，输出高电平有效的同步复位信号；当外部复位信号为高电平复位时，DFF 31的输出端输出的信号要求高电平复位，经过该非门后，输出低电平有效的同步复位信号。

在本发明实施例二中，复位装置中的同步处理模块由一个DFF实现，或由一个DFF和一个非门实现，将外部复位信号与主时钟信号进行同步处理，获取同步复位信号。

图4为本发明实施例三的复位装置中的同步处理模块21的结构示意图。如图4所示，在本发明实施例三中，该同步处理模块21包括：一个以上DFF41和一个逻辑处理单元42。在本发明实施例三中，仅以该同步处理模块21中包括2个DFF 41为例予以说明。

具体地，上述一个以上DFF 41的时钟端均输入主时钟信号。第一级DFF41的输入端输入外部复位信号，第一级DFF 41的输出端连接第二级DFF 41的输入端，第二级DFF 41的输出端连接第三级DFF 41的输入端，以此类推，即：前一级DFF 41的输出端连接下一级DFF 41的输入端。从而通过上述一个以上DFF 41将外部复位信号与主时钟信号进行同步处理。并且，上述一个以上DFF 41的输出端均连接上述逻辑处理单元42。逻辑处理单元42的一个以上输入端分别连接上述一个以上DFF 41的输出端，逻辑处理单元42的输出端输出同步复位信号。

具体地，逻辑处理单元42用于进行逻辑调整。当外部复位信号与同步复位信号的逻辑要求相同时，例如，当外部复位信号与同步复位信号均为低电平复位时，或者，当外部复位信号与同步复位信号均为高电平复位时，该逻辑处理单元42可以包括：第一与门或第一或门。当外部复位信号与同步复位信号的逻辑要求相反时，例如，当外部复位信号为低电平复位而同步复位信号为高电平复位时，或者，当外部复位信号为高电平复位而同步复位信号为低电平复位时，该逻辑处理单元42可以包括：第一与非门或第一或非门。从而通过该逻辑处理单元42对同步处理后的复位信号进行逻辑调整和展宽处理，最终获得同步复位信号。

在本发明实施例三中，复位装置中的同步处理模块由一个以上DFF以及一个逻辑处理单元实现，先通过该一个以上DFF将外部复位信号与主时钟信号进行同步处理，然后再通过该逻辑处理单元进行展宽处理，获取同步复位信号。与本发明实施例二的同步处理模块相比，本发明实施例三的同步处理模块产生的同步复位信号的稳定性、可靠性和准确性更佳。

在实际应用中，可以采用本发明实施例二或本发明实施例三中记载的任何一种同步处理模块。在如下的本发明实施例四至本发明实施例七中，该同步处理模块仅以本发明实施例三记载的结构为例予以说明；在其它的具体实施方式中，可以采用本发明实施例二记载的结构替代实施例四至本发明实施例七中的同步处理模块。

图5为本发明实施例四的复位装置的结构示意图。如图5所示，该复位装置包括：同步处理模块21、时钟检测模块22和信号产生模块23。在本实施例中，以同步复位信号、主时钟异常指示信号以及内部复位信号均为高电平有效为例，信号产生模块23包括一个DFF 51并且主时钟异常指示信号输入到该DFF 51的置位端。

其中，同步处理模块21与本发明实施例三中记载的同步处理模块21相同，在此不再赘述。同步处理模块21产生的高电平有效的同步复位信号输送到DFF 51的输入端。

时钟检测模块22采用辅助时钟信号对主时钟信号进行检测，当主时钟信号异常时，生成高电平有效的主时钟异常指示信号并输送到DFF 51的置位端。具体地，时钟检测模块22可以采用多种方法对主时钟信号进行检测，例如，时钟检测模块22可以采用多时钟互检的方法，以提高检测的准确性。

信号产生模块23包括：一个DFF 51。具体地，该DFF 51的时钟端(简称CP端)输入主时钟信号，DFF 51的输入端(简称D端)输入高电平有效的同步复位信号，DFF 51的置位端(简称S端)输入高电平有效的主时钟异常指示信号，DFF 51的输出端(简称Q端)输出高电平有效的内部复位信号。

在本发明实施例四中，当主时钟信号正常时，DFF 51的Q端根据D端输入的同步复位信号输出高电平信号，以该高电平信号作为内部复位信号。而当主时钟信号发生异常时，时钟检测模块22向DFF 51的S端发送主时钟异常指示信号，使得该DFF 51的Q端输出的信号直接置1，即输出高电平信号，以该高电平信号作为内部复位信号。因此，当主时钟丢失时，该复位装置仍然能够正确产生内部复位信号，从而使得该电子设备能够正确复位。

图6为本发明实施例五的复位装置的结构示意图。如图6所示，该复位装置包括：同步处理模块21、时钟检测模块22和信号产生模块23。在本实施例中，以同步复位信号低电平有效、主时钟异常指示信号高电平有效、内部复位信号低电平有效为例，信号产生模块23包括一个DFF 61并且主时钟异常指示信号输入到该DFF 61的复位端。

其中，同步处理模块21与本发明实施例三中记载的同步处理模块21相同，在此不再赘述。同步处理模块21产生的低电平有效的同步复位信号输送到DFF 61的输入端。

时钟检测模块22采用辅助时钟信号对主时钟信号进行检测，当主时钟信号异常时，生成高电平有效的主时钟异常指示信号并输送到DFF 61的复位端。具体地，时钟检测模块22可以采用多种方法对主时钟信号进行检测，例如，时钟检测模块22可以采用多时钟互检的方法，以提高检测的准确性。

信号产生模块23包括：一个DFF 61。具体地，该DFF 61的CP端输入主时钟信号，DFF 61的D端输入低电平有效的同步复位信号，DFF 61的复位端(简称R端)输入高电平有效的主时钟异常指示信号，DFF 61的Q端输出低电平有效的内部复位信号。

在本发明实施例五中，当主时钟信号正常时，DFF 61的Q端根据D端输入的同步复位信号输出低电平信号，以该低电平信号作为内部复位信号。而当主时钟信号发生异常时，时钟检测模块22向DFF 61的R端发送主时钟异常指示信号，使得该DFF 61的Q端输出的信号直接置0，即输出低电平信号，以该低电平信号作为内部复位信号。因此，当主时钟丢失时，该复位装置仍然能够正确产生内部复位信号，从而使得该电子设备能够正确复位。

图7为本发明实施例六的复位装置的结构示意图。如图7所示，该复位装置包括：同步处理模块21、时钟检测模块22和信号产生模块23。在本实施例中，以同步复位信号、主时钟异常指示信号以及内部复位信号均为高电平有效为例，信号产生模块23包括一个第二或门71。

其中，同步处理模块21与本发明实施例三中记载的同步处理模块21相同，在此不再赘述。同步处理模块21产生的高电平有效的同步复位信号输送到第二或门71的一个输入端。

时钟检测模块22采用辅助时钟信号对主时钟信号进行检测，当主时钟信号异常时，生成高电平有效的主时钟异常指示信号并输送到第二或门71的另一个输入端。具体地，时钟检测模块22可以采用多种方法对主时钟信号进行检测，例如，时钟检测模块22可以采用多时钟互检的方法，以提高检测的准确性。

信号产生模块23包括：一个第二或门71。具体地，该第二或门71的输入端分别输入高电平有效的同步复位信号和高电平有效的主时钟异常指示信号，对同步复位信号和主时钟异常指示信号进行或操作，当其中任意一个信号为高电平时，第二或门71的输出信号为高电平，因此，第二或门71的输出端输出高电平有效的内部复位信号。

在本发明实施例六中，当主时钟信号正常时，第二或门71的一个输入端输入同步复位信号为高电平，则第二或门71的输出信号为高电平，以该高电平信号作为内部复位信号。而当主时钟信号发生异常时，第二或门71的另一个输入端输入主时钟异常指示信号为高电平，则第二或门71的输出信号为高电平，以该高电平信号作为内部复位信号。因此，当主时钟丢失时，该复位装置仍然能够正确产生内部复位信号，从而使得该电子设备能够正确复位。

图8为本发明实施例七的复位装置的结构示意图。如图8所示，该复位装置包括：同步处理模块21、时钟检测模块22和信号产生模块23。在本实施例中，以同步复位信号、主时钟异常指示信号以及内部复位信号均为低电平有效为例，信号产生模块23包括一个第二与门81为例。

其中，同步处理模块21与本发明实施例三中记载的同步处理模块21相同，在此不再赘述。同步处理模块21产生的低电平有效的同步复位信号输送到第二与门81的一个输入端。

时钟检测模块22采用辅助时钟信号对主时钟信号进行检测，当主时钟信号异常时，生成低电平有效的主时钟异常指示信号并输送到第二与门81的另一个输入端。具体地，时钟检测模块22可以采用多种方法对主时钟信号进行检测，例如，时钟检测模块22可以采用多时钟互检的方法，以提高检测的准确性。

信号产生模块23包括：一个第二与门81。具体地，该第二与门81的输入端分别输入低电平有效的同步复位信号和低电平有效的主时钟异常指示信号，对同步复位信号和主时钟异常指示信号进行与操作，当其中至少一个信号为低电平时，第二与门81的输出信号为低电平，因此，第二与门81的输出端输出低电平的内部复位信号。

在本发明实施例七中，当主时钟信号正常时，第二与门81的一个输入端输入主时钟信号为高电平，当存在外部复位信号时，第二与门81的另一个输入端输入同步复位信号为低电平，则第二与门81的输出信号为低电平，以该低电平信号作为内部复位信号。而当主时钟信号发生异常时，第二与门81的一个输入端输入主时钟异常指示信号为低电平，则第二与门81的输出信号为低电平，以该低电平信号作为内部复位信号。因此，当主时钟丢失时，该复位装置仍然能够正确产生内部复位信号，从而使得该电子设备能够正确复位。

在上述技术方案的基础上，进一步地，在其它的实施例中，如果以同步复位信号、主时钟异常指示信号高电平有效、而内部复位信号低电平有效为例，则在此情况下，信号产生模块23包括：一个第二或非门。该第二或非门的输入端分别输入高电平有效的同步复位信号和高电平有效的主时钟异常指示信号，该第二或非门的输出端输出低电平有效的内部复位信号。

在上述技术方案的基础上，进一步地，在其它的实施例中，如果以同步复位信号、主时钟异常指示信号低电平有效、而内部复位信号高电平有效为例，则在此情况下，信号产生模块23包括：一个第二与非门。该第二与非门的输入端分别输入低电平有效的同步复位信号和低电平有效的主时钟异常指示信号，该第二与非门的输出端输出高电平有效的内部复位信号。

在上述技术方案的基础上，进一步地，在信号产生模块23采用第二或门、第二与门、第二或非门或第二与非门的情况下，本领域技术人员可以根据电路公知常识，将本发明实施例二中同步处理模块21中的非门或本发明实施例三中同步处理模块21中的逻辑处理单元42，分别与信号产生模块23合并为一个逻辑处理单元。

需要说明的是：对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种复位装置，其特征在于，包括：

同步处理模块，对获取的外部复位信号和主时钟信号进行同步处理，生成同步复位信号并传送给信号产生模块；

时钟检测模块，采用获取的辅助时钟信号对获取的主时钟信号进行检测，当主时钟信号异常时，生成主时钟异常指示信号并传送给信号产生模块；

信号产生模块，根据所述同步复位信号和所述主时钟异常指示信号，生成内部复位信号并输出。

2.根据权利要求1所述的复位装置，其特征在于，当所述外部复位信号与所述同步复位信号的逻辑要求相同时，所述同步处理模块包括：一个第一D触发器；

所述第一D触发器的时钟端输入所述主时钟信号，所述第一D触发器的输入端输入所述外部复位信号，所述第一D触发器的输出端输出所述同步复位信号。

3.根据权利要求1所述的复位装置，其特征在于，当所述外部复位信号与所述同步复位信号的逻辑要求相反时，所述同步处理模块包括：一个第一D触发器和一个非门；

所述第一D触发器的时钟端输入所述主时钟信号，所述第一D触发器的输入端输入所述外部复位信号，所述第一D触发器的输出端连接所述非门的输入端；

所述非门的输入端连接所述第一D触发器的输出端，所述非门的输出端输出所述同步复位信号。

4.根据权利要求1所述的复位装置，其特征在于，所述同步处理模块包括：一个以上第一D触发器和一个逻辑处理单元；

所述一个以上第一D触发器的时钟端输入所述主时钟信号，第一级第一D触发器的输入端输入所述外部复位信号，前一级第一D触发器的输出端连接下一级第一D触发器的输入端，所述一个以上第一D触发器的输出端连接所述逻辑处理单元；

所述逻辑处理单元的一个以上输入端分别连接所述一个以上第一D触发器的输出端，所述逻辑处理单元的输出端输出与所述同步复位信号。

5.根据权利要求4所述的复位装置，其特征在于，

当所述外部复位信号与所述同步复位信号的逻辑要求相同时，所述逻辑处理单元包括：第一与门或第一或门；

当所述外部复位信号与所述同步复位信号的逻辑要求相反时，所述逻辑处理单元包括：第一与非门或第一或非门。

6.根据权利要求1至5中任意一项所述的复位装置，其特征在于，所述信号产生模块包括：第二D触发器；

所述第二D触发器的时钟端输入主时钟信号，所述第二D触发器的输入端输入高电平有效的所述同步复位信号，所述第二D触发器的置位端输入高电平有效的所述主时钟异常指示信号，所述第二D触发器的输出端输出高电平有效的所述内部复位信号；

或，所述第二D触发器的时钟端输入主时钟信号，所述第二D触发器的输入端输入低电平有效的所述同步复位信号，所述第二D触发器的复位端输入高电平有效的所述主时钟异常指示信号，所述第二D触发器的输出端输出低电平有效的所述内部复位信号。

7.根据权利要求1至5中任意一项所述的复位装置，其特征在于，

所述信号产生模块包括：第二或门；所述第二或门的输入端分别输入高电平有效的所述同步复位信号和高电平有效的所述主时钟异常指示信号，所述第二或门的输出端输出高电平有效的所述内部复位信号；

或，所述信号产生模块包括：第二与门；所述第二与门的输入端分别输入低电平有效的所述同步复位信号和低电平有效的所述主时钟异常指示信号，所述第二与门的输出端输出低电平有效的所述内部复位信号；

或，所述信号产生模块包括：第二或非门；所述第二或非门的输入端分别输入高电平有效的所述同步复位信号和高电平有效的所述主时钟异常指示信号，所述第二或非门的输出端输出低电平有效的所述内部复位信号；

或，所述信号产生模块包括：第二与非门；所述第二与非门的输入端分别输入低电平有效的所述同步复位信号和低电平有效的所述主时钟异常指示信号，所述第二与非门的输出端输出高电平有效的所述内部复位信号。

Images