CN106298518A - 超接面元件及其制造方法 - Google Patents

超接面元件及其制造方法 Download PDF

Info

Publication number
CN106298518A
CN106298518A CN201510245195.0A CN201510245195A CN106298518A CN 106298518 A CN106298518 A CN 106298518A CN 201510245195 A CN201510245195 A CN 201510245195A CN 106298518 A CN106298518 A CN 106298518A
Authority
CN
China
Prior art keywords
epitaxial layer
layer
side wall
super junction
junction devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510245195.0A
Other languages
English (en)
Inventor
许修文
叶俊莹
李元铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHUAIQUN MICROELECTRONIC CO Ltd
Super Group Semiconductor Co Ltd
Original Assignee
SHUAIQUN MICROELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHUAIQUN MICROELECTRONIC CO Ltd filed Critical SHUAIQUN MICROELECTRONIC CO Ltd
Priority to CN201510245195.0A priority Critical patent/CN106298518A/zh
Publication of CN106298518A publication Critical patent/CN106298518A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明揭露一种超接面元件及其制造方法。超接面元件包含半导体基底、第一磊晶层、沟槽、第二磊晶层、氧化层以及栅极层。第一磊晶层设置于半导体基底之上。沟槽由图案化第一磊晶层形成。第二磊晶层位于沟槽的第一侧壁区域、第二侧壁区域以及底部区域。氧化层位于第二磊晶层上。栅极层位于沟槽内并由氧化层包覆。本发明的制造方法控制磊晶层成长及其外观，由此降低导通电阻、提升崩溃电压，使得大功率元件具备更高的稳定性、更低的制造成本。

Description

超接面元件及其制造方法
技术领域
本发明是关于一种超接面元件及其制造方法，且特别是有关于功率金属氧化物半导体场效晶体管〈MOSFET〉的超接面元件。
背景技术
目前半导体元件广泛运用于电子产品，但半导体元件的磊晶层成长过程需透过繁复的程序且不易控制。因此，在磊晶层成长过程中，如何控制沟槽深度与宽度比且制造出具耐压能力的超接面元件，为本领域待解决的课题。
发明内容
本发明的超接面元件可利用简单的制程方法控制磊晶层成长及其外观，由此降低导通电阻、提升崩溃电压，使得大功率元件具备更高的稳定性、更低的制造成本。
本发明提供一种超接面元件的制造方法。此方法包括首先形成第一磊晶层于半导体基底上，接着图案化第磊晶层以形成沟槽，其中沟槽包含第一侧壁区域、第二侧壁区域以及底部区域，且底部区域位于第一侧壁与第二侧壁之间的底部，接着形成第二磊晶层于沟槽的第一侧壁区域、第二侧壁区域以及底部区域，然后移除第一侧壁区域与所述第二侧壁区域的所述第二磊晶层的一部分，接着形成氧化层接触第二磊晶层，最后形成一栅极层接触所述氧化层。
根据本发明部分实施例，移除所述第一侧壁区域与所述第二侧壁区域的所述第二磊晶层的一部分的步骤，包含重复多次进行形成所述第二磊晶层与移除位于所述第一侧壁区域与所述第二侧壁区域的所述第二磊晶层的一部分。
根据本发明部分实施例，图案化所述第一磊晶层的步骤前，还包含于所述第一磊晶层上形成一硬式遮罩，于所述硬式遮罩上形成一光罩，并以所述光罩来图案化所述硬式遮罩。
根据本发明部分实施例，形成氧化层接触所述第二磊晶层的步骤，包含于所述第二磊晶层上形成第一氧化层，移除于所述第一侧壁区域与所述第二侧壁区域的所述第二磊晶层上的所述第一氧化层，并于所述第二磊晶层上形成一栅极氧化层。
根据本发明部分实施例，形成栅极层接触所述氧化层的步骤，包含沉积一栅极聚合物以填满所述沟槽并位于所述氧化层上，并回蚀所述栅极聚合物，以形成栅极层于沟槽内。
根据本发明部分实施例，形成栅极层接触所述氧化层的步骤后，还包含于位于所述第一侧壁区域以及所述第二侧壁区域的所述第二磊晶层内各形成一第一型基体，于位于各所述第一型基体上各形成一源极，于所述氧化层以及所述栅极层上形成隔离氧化层，移除所述第一磊晶层上的所述隔离氧化层，于所述第一磊晶层内形成接触层，并于所述隔离氧化层以及所述接触层上形成金属层。
根据本发明部分实施例，所述沟槽的底部区域的所述第二磊晶层扩散至所述第一磊晶层与所述半导体基底之间。
根据本发明部分实施例，位于所述第一侧壁区域以及所述第二侧壁区域的所述第二磊晶层各具有宽度，且所述宽度小于所述第一磊晶层的宽度。
根据本发明部分实施例，位于所述第一侧壁区域以及所述第二侧壁区域的所述第二磊晶层非垂直于所述沟槽的底部区域。
本发明提供一种超接面元件，其包括有半导体基底、第一磊晶层、沟槽、第二磊晶层、氧化层以及栅极层。第一磊晶层设置于半导体基底上；沟槽由图案化第一磊晶层形成，沟槽包含第一侧壁区域、第二侧壁区域以及底部区域，分别对应到第一磊晶层的第一侧壁、第二侧壁以及半导体基底的表面；第二磊晶层位于沟槽的第一侧壁区域、第二侧壁区域以及底部区域；氧化层，位第二磊晶层上；以及栅极层，位于沟槽内并由氧化层包覆。
根据本发明部分实施例，所述第一磊晶层具有第一导电型，且所述第二磊晶层具有第二导电型。
根据本发明部分实施例，位于所述第一侧壁区域以及所述第二侧壁区域的所述第二磊晶层各具有宽度，且所述宽度小于所述第一磊晶层的宽度。
根据本发明部分实施例，位于所述底部区域的所述第二磊晶层包含扩散至所述第一磊晶层与所述半导体基底之间的所述第二磊晶层。
根据本发明部分实施例，位于所述第一侧壁区域以及所述第二侧壁区域的所述第二磊晶层非垂直于所述沟槽的底部区域。
根据本发明部分实施例，位于所述栅极层包括两个栅极电极构成，所述两个栅极电极由氧化层包覆并隔离。
附图说明
本发明的上述和其他方面、特征及其他优点参照说明书内容并配合附加附图得到更清楚的了解，其中：
图1A～图1I为依照本发明实施例所绘示的一种超接面元件沟槽的制造流程剖面示意图；
图2A～图2C为依照本发明实施例所绘示的一种超接面元件氧化层的制造流程剖面示意图；
图3A～图3E为依照本发明实施例所绘示的一种超接面元件栅极层与金属层的制造流程剖面示意图；
图4为依照本发明实施例所绘示的一种超接面元件的剖面示意图；
图5为依照本发明实施例所绘示的一种超接面元件的剖面示意图；
图6为依照本发明实施例所绘示的一种超接面元件的剖面示意图。
具体实施方式
为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无这些特定细节的情况下实践本发明的实施例。
图1A～图1I为依照本发明实施例所绘示的一种超接面元件的制造流程剖面示意图。
请参照图1A，超接面元件是建构在一半导体基底100上。半导体基底100的材质例如是单晶硅或是具有相似性质者。半导体基底100具有一导电型掺质，可以是n型掺质或p型掺质。n型掺质例如是磷或是砷。p型掺质例如是硼。半导体基底的掺质浓度以及厚度可依实际需求、元件结构等特性来调整。
请参考图1B，于该半导体基底100上形成一第一磊晶层110。第一磊晶〈epi〉层110可透过化学气相沉积法〈CVD〉、等离子辅助化学气相沉积法〈PECVD〉、原子层沉积法〈ALD〉或其他合适的沉积方法加以实现。该第一磊晶层110具有一第一导电型。在一些实施例中，第一磊晶层110可使用一p型轻度掺杂。
接着，图案化第一磊晶层110以形成一沟槽130，其过程包括如图1C、图1D及图1E的流程。首先，在图1C的第一磊晶层110上形成一硬式遮罩，硬式遮罩可为一氧化层120，透过涂敷、旋转涂布、溅镀、加热成长等方式形成于第一磊晶层110之上。接着，如图1D所示，形成一光罩122在氧化层120之上，光罩122可事先制作成具有开口或此时透过光微影技术以及蚀刻的方式形成光罩122上具有开口，接着再透过蚀刻，例如以气体蚀刻的方式透过光罩122上开口，移除暴露于光罩开口对应位置上的氧化层120部分，以达图案化硬式遮罩。
接着请参考图1E，图案化该第一磊晶层110，即对暴露第一磊晶层110由光罩122以及氧化层120定义的开口部分进一步蚀刻，蚀刻的深度到可暴露出底下的半导体基底100。蚀刻后的第一磊晶层110具有一凹陷外型的沟槽130。其中，第一磊晶层110的一第一侧壁132以及一第二侧壁134对应到沟槽130的第一侧壁区域138与一第二侧壁区域142，因第一磊晶层110蚀刻而暴露的半导体基底100的一表面部分136，对应到沟槽130的一底部区域144。沟槽130形成后，再移除光罩122。在一实施例中，沟槽130的第一侧壁区域138与一第二侧壁区域142垂直于底部区域144。
请参考第1E、1F图，形成一第二磊晶层140于沟槽130的第一侧壁区域138、一第二侧壁区域142及底部区域144，第二磊晶层140包括有1401,1402,1403对应沉积到底部区域144、第一侧壁区域138及一第二侧壁区域142。第二磊晶层140透过沉积的方式，例如化学气相沉积法、原子层沉积法或其他合适的沉积方法形成沟槽130的第一侧壁区域138、第二侧壁区域142与底部区域144。第二磊晶层140具有一第二导电型，且第二导电型与第一磊晶层110的第一导电型不同。在一实施例中，第一导电型是p型，第二导电型是n型。
另外在形成第二磊晶层140时，如图1F所示一部分位于底部区域144的第二磊晶层1401向第一磊晶层110扩散，半导体基底100扩散进入第一磊晶层110的介面。第一磊晶层110与第二磊晶层140可具有不同浓度的掺杂剂。在本实施例中第二磊晶层140具有较高的掺杂浓度以进行扩散。
接着请参考图1G，进行移除第二磊晶层140的一部分。详细地说，由于不同区域沉积速度不同，在底部区域144沉积第二磊晶层1401沉积速度，相较于第一侧壁区域138与以及第二侧壁区域134沉积第二磊晶层1402与1403较慢，因此在相同时间内做的沉积，第二磊晶层1401并无法快速增厚，但第一侧壁132以及第二侧壁134则快速增厚，当然沟槽130在具有不同高度、深度以及宽度比例下也会也不同厚度比形成。因此，在制造过程中需要选择性地将第一侧壁区域138以及第二侧壁区域142上的第二磊晶层1402与1403的一部分，透过蚀刻的方式削减，避免位于沟槽130开口处的第二磊晶层1402与1403厚度过度而封闭沟槽130的开口。因此第二磊晶层140需透过重复进行沉积以及蚀刻第一侧壁区域138以及第二侧壁区域142的第二磊晶层1402与1403的一部分，逐渐成型为预定的超接面结构。
请参考图1H。第二磊晶层140在成型的过程中经过多次的回蚀程序，确保超接面结构接受精准的调整。在一些实施例中，沉积第二磊晶层140以及选择性蚀刻第二磊晶层1402与1403的两个步骤可重复两次或多次，使得在第二磊晶层140自然成长的同时控制其厚度。如图1H，位于底部136的第二磊晶层1401’厚度增加，而位于第一侧壁132与第二侧壁134的第二磊晶层1402’与1403’宽度因多次回蚀降低厚度增加，因此不影响沟槽130开口的开放性。
经过至少两次第二磊晶层140沉积、选择性蚀刻的循环，超接面结构的外型可由第二磊晶层140定义，如图1I所示。由于本发明的超接面结构是透过既有的磊晶层沉积再加上蚀刻程序形成本发明的结构细节可以在沉积/回蚀的循环中微调，以形成垂直式、沟槽开放性稳定的超接面元件。另外，由于透过反复沉积/回蚀的磊晶层形成方式，而不是直接回填，可在第二磊晶层140的成型过程中控制其大小、外观形状，造成第二磊晶层140的一宽度小于第一磊晶层110的一宽度，借此维持沟槽130的高度、深度以及宽度比，并确保位于第二磊晶层1402’与1403’不会接触融合而维持具有开口的沟槽。
图2A～图2C为依照本发明实施例所绘示的一种超接面元件氧化层的制造流程剖面示意图。
请参考图2A，形成一第一氧化层121接触第二磊晶层140。第二磊晶层140经过反复沉积以及回蚀成型之后，涂覆第一氧化层121完全覆盖第二磊晶层140。第一氧化层121涂覆的方式可以是旋转涂布、溅镀、蒸镀、加热成长等其他适合方式。第一氧化层121的厚度可依元件技术特征或需求变化。在一些实施例中沟槽130内填充第一氧化层121的厚度相对沟槽130内的第二磊晶层140的厚度较厚。
请参考图2B。移除第一氧化层121。透过回蚀的方式去除第二磊晶层1402’与1403’上的第一氧化层121，以暴露第二磊晶层1402’与1403’，但接近沟槽130底部区域144的第一氧化层121并未被移除。接着，再涂覆一栅极氧化层123包覆第二磊晶层1402’与1403’与第一氧化层121，如图2C所示。
上述栅极氧化层123形成前可增加至少一次牺牲氧化层沉积，然后再如图2B以同样透过回蚀的方式被移除。在涂覆(或沉积)且移除(或回蚀)的过程中，第二磊晶层1402’与1403’的表面得到修复的效果。因此使得在后续程序中，第二磊晶层140与其他材料的相容性与稳定性提高。
请参考图3A，图中氧化层120’包含原先图2C的第一氧化层121以及栅极氧化层123，此外超接面结构在第二磊晶层140外型确定成型后，沉积栅极多晶硅150以填满沟槽130并于氧化层120’上，使栅极多晶硅150完整覆盖氧化层120’。栅极多晶硅的沉积方式可以是例如化学气相沉积、原子层沉积或其他合适的方式。栅极多晶硅150仅与氧化层120’接触。接着，透过回蚀形成一栅极层155于沟槽130内，如图3B所示。
请参考图3C，于第二磊晶层1402’形成一第一型基体170，同样于第二磊晶层1403’形成一第一型基体170，接着于两个第一型基体170上形成一源极180，接着一隔离氧化层160形成于氧化层120’与栅极层155之上，隔离氧化层160的材料可与氧化层120相同，因此在图3C的隔离氧化层160含原先氧化层120而以单一符号160表示，隔离氧化层160并填平原氧化层120’与栅极层155的凹陷部分。接着，透过化学机械抛光〈CMP〉使隔离氧化层160的表面平坦。请参考图3D，透过例如蚀刻的方式移除部分隔离氧化层160，使得第一磊晶层110曝露出来，对第一磊晶层110进行接触层布植(ContactImplant)以形成接触层190。请参考图3E，在接触层190与隔离氧化层160上，形成一金属层200。
超接面元件10透过上述磊晶层重复沉积/蚀刻的过程更精准控制第二磊晶层140的外型，尤其是其宽度。经过反复修复的第二磊晶层140的宽度小于第一磊晶层110的宽度。不仅维持沟槽130高度、深度以及宽度比的原型，同时降低表面电场效果〈reduce surface filed〉的方式，达到高耐压的要求。第二磊晶层140的阻值与厚度也在上述制程中获得更细微、准确的调整，可降低元件通导损失。相较于已知制程，本发明有简化制造程序，且更有效控制超接面元件结构的优点。
请参考图4。根据本发明其它实施例，一超接面元件20具有与图3E超接面元件10类似的结构。超接面元件20与超接面元件10不同之处在于：位于第一侧壁132以及第二侧壁134的第二磊晶层240并非垂直于底部136，第二磊晶层240向第一磊晶层210的方向外扩，同时，经过反复沉积/蚀刻的程序，第二磊晶层240形成一由沟槽开口朝半导体基底100的方向渐缩的漏斗状超接面元件结构。因此，当填充第一氧化层121与栅极层155时，栅极层155外型随之改变成为近似于倒梯形。通过本发明的方法所形成的超接面元件的第二磊晶层与底部之间可具有不同夹角角度或向外〈第一磊晶层〉扩展，第二磊晶层240在底部部分会加快沉积，减少多次第二磊晶层140经过反复沉积以及回蚀成型的过程。
根据本发明其它实施例，如图5所示的超接面元件与第3E图超接面元件10不同之处在于：此一实施例中栅极层包含两个栅极电极155’,157’构成，其形成过程在图1I时，先形成一个栅极电极157’(或称Groundor floating)，然后再累积一于氧化层121’，最后再形成栅极电极155’，其中氧化层121’介于两个栅极电极155’，157’之间做隔离，并包覆两个栅极电极155,157。
另外，根据本发明其它实施例，如图6所示的超接面元件与第3E图超接面元件10不同之处在于：此一实施例中位于底部区域的第二磊晶层140厚度较第二磊晶层1401’更厚，其控制沟槽130高度、深度以及宽度比，直接进行第二磊晶层140沉积，减少或不用进行移除第一侧壁区域与该第二侧壁区域的第二磊晶层的一部分，另外也使氧化层123’厚度相对减少。
大功率元件的耐压能力与阻抗表现是装置功能的重要指标，透过本发明的制造方法可在磊晶层自然成长的过程中调整其外型，使其达到更小的宽度、维持沟槽的高深宽比、沟槽开放性等。较窄且具有均匀厚度的磊晶层，使得此区的电位效应达到电荷平衡，也可以降低表面电场。因此在沟槽侧壁形成较缓合的电场分布，借此提高崩溃电压与降低导通电阻，更可以进一步减少元件导通损失。此一超接面结构可以运用在既有平板金属氧化物半导体场效晶体管〈planar MOSFET〉、沟渠式金属氧化物半导体场效晶体管〈trench MOSFET〉、LDMOS、BCD、UHV等制程。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (15)

1.一种超接面元件的制造方法，其特征在于，包含：
形成第一磊晶层于半导体基底之上；
图案化所述第一磊晶层以形成一沟槽，所述沟槽包含第一侧壁区域、第二侧壁区域以及底部区域，所述底部区域位于所述第一侧壁与所述第二侧壁之间的底部；
形成第二磊晶层于所述沟槽的所述第一侧壁区域、所述第二侧壁区域以及所述底部区域；
移除所述第一侧壁区域与所述第二侧壁区域的所述第二磊晶层的一部分；
形成氧化层接触所述第二磊晶层；以及
形成栅极层接触所述氧化层。
2.如权利要求1所述的超接面元件的制造方法，其特征在于，移除所述第一侧壁区域与所述第二侧壁区域的所述第二磊晶层的一部分的步骤，包含重复多次进行形成所述第二磊晶层与移除位于所述第一侧壁区域与所述第二侧壁区域的所述第二磊晶层的一部分。
3.如权利要求1所述的超接面元件的制造方法，其特征在于，图案化所述第一磊晶层的步骤前，还包含：
于所述第一磊晶层上形成硬式遮罩；
于所述硬式遮罩上形成光罩；以及
以所述光罩来图案化所述硬式遮罩。
4.如权利要求1所述的超接面元件的制造方法，其特征在于，形成氧化层接触所述第二磊晶层的步骤包含：
于所述第二磊晶层上形成第一氧化层；
移除于所述第一侧壁区域与所述第二侧壁区域的所述第二磊晶层上的所述第一氧化层；以及
于所述第二磊晶层上形成栅极氧化层。
5.如权利要求1所述的超接面元件的制造方法，其特征在于，形成栅极层接触所述氧化层的步骤包含：
沉积栅极多晶硅以填满所述沟槽并位于所述氧化层上；以及
回蚀所述栅极多晶硅，以形成栅极层于沟槽内。
6.如权利要求5所述的超接面元件的制造方法，其特征在于，形成栅极层接触所述氧化层的步骤后，还包含：
于位于所述第一侧壁区域以及所述第二侧壁区域的所述第二磊晶层内各形成第一型基体；
于位于各所述第一型基体上各形成源极；
于所述氧化层以及所述栅极层上形成隔离氧化层；
移除所述第一磊晶层上的所述隔离氧化层；
于所述第一磊晶层内形成接触层；以及
于所述隔离氧化层以及所述接触层上形成金属层。
7.如权利要求1所述的超接面元件的制造方法，其特征在于，所述沟槽的底部区域的所述第二磊晶层扩散至所述第一磊晶层与所述半导体基底之间。
8.如权利要求1所述的超接面元件的制造方法，其特征在于，位于所述第一侧壁区域以及所述第二侧壁区域的所述第二磊晶层各具有一宽度，且所述宽度小于所述第一磊晶层的宽度。
9.如权利要求1所述的超接面元件的制造方法，其特征在于，位于所述第一侧壁区域以及所述第二侧壁区域的所述第二磊晶层非垂直于所述沟槽的底部区域。
10.一种超接面元件，其特征在于，包含：
半导体基底；
第一磊晶层，设置于所述半导体基底之上；
沟槽，由图案化所述第一磊晶层形成，所述沟槽包含第一侧壁区域、第二侧壁区域以及底部区域，分别对应到所述第一磊晶层的第一侧壁、第二侧壁以及所述半导体基底的一表面；
第二磊晶层，位于所述沟槽的所述第一侧壁区域、所述第二侧壁区域以及所述底部区域；
氧化层，位于第二磊晶层上；以及
栅极层，位于所述沟槽内并由所述氧化层包覆。
11.如权利要求9所述的超接面元件，其特征在于，所述第一磊晶层具有第一导电型，且所述第二磊晶层具有第二导电型。
12.如权利要求9所述的超接面元件，其特征在于，位于所述第一侧壁区域以及所述第二侧壁区域的所述第二磊晶层各具有宽度，且所述宽度小于所述第一磊晶层的宽度。
13.如权利要求9所述的超接面元件，其特征在于，位于所述底部区域的所述第二磊晶层包含扩散至所述第一磊晶层与所述半导体基底之间的所述第二磊晶层。
14.如权利要求9所述的超接面元件，其特征在于，位于所述第一侧壁区域以及所述第二侧壁区域的所述第二磊晶层非垂直于所述沟槽的底部区域。
15.如权利要求9所述的超接面元件，其特征在于，位于所述栅极层包括两个栅极电极构成，所述两个栅极电极由氧化层包覆并隔离。
CN201510245195.0A 2015-05-14 2015-05-14 超接面元件及其制造方法 Pending CN106298518A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510245195.0A CN106298518A (zh) 2015-05-14 2015-05-14 超接面元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510245195.0A CN106298518A (zh) 2015-05-14 2015-05-14 超接面元件及其制造方法

Publications (1)

Publication Number Publication Date
CN106298518A true CN106298518A (zh) 2017-01-04

Family

ID=57631013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510245195.0A Pending CN106298518A (zh) 2015-05-14 2015-05-14 超接面元件及其制造方法

Country Status (1)

Country Link
CN (1) CN106298518A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666361A (zh) * 2017-03-31 2018-10-16 深圳尚阳通科技有限公司 一种通孔免对位的功率器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145479A1 (en) * 2005-12-27 2007-06-28 Denso Corporation Semiconductor device having super junction structure
CN102163622A (zh) * 2010-02-17 2011-08-24 仙童半导体公司 包含具有超级结的沟槽mosfet的半导体器件
CN102347220A (zh) * 2010-07-22 2012-02-08 飞兆半导体公司 具有薄epi工艺的沟槽超结mosfet器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145479A1 (en) * 2005-12-27 2007-06-28 Denso Corporation Semiconductor device having super junction structure
CN102163622A (zh) * 2010-02-17 2011-08-24 仙童半导体公司 包含具有超级结的沟槽mosfet的半导体器件
CN102347220A (zh) * 2010-07-22 2012-02-08 飞兆半导体公司 具有薄epi工艺的沟槽超结mosfet器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666361A (zh) * 2017-03-31 2018-10-16 深圳尚阳通科技有限公司 一种通孔免对位的功率器件及其制造方法
CN108666361B (zh) * 2017-03-31 2022-04-12 深圳尚阳通科技有限公司 一种通孔免对位的功率器件及其制造方法

Similar Documents

Publication Publication Date Title
US9911810B2 (en) Process for manufacturing a semiconductor power device comprising charge-balance column structures and respective device
CN102163622B (zh) 包含具有超级结的沟槽mosfet的半导体器件
CN101145576B (zh) 沟槽型mos晶体管及其制造方法
CN101673764A (zh) 具有竖直电荷补偿结构和次表面连接层的半导体装置以及方法
CN102789987B (zh) 低米勒电容的超级接面功率晶体管制造方法
CN102362336B (zh) 半导体衬底、半导体装置以及半导体衬底的制造方法
CN108735605A (zh) 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法
CN101258588A (zh) 用于制造半导体功率器件的方法
CN102916049A (zh) 包括结型场效应晶体管的半导体器件及其制造方法
CN108172517A (zh) 一种屏蔽栅沟槽mosfet制造方法
CN104919594B (zh) 制造半导体器件的方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN108831927A (zh) 超结金属氧化物半导体场效应晶体管及其制造方法
CN110767743A (zh) 半导体器件的制作方法、超结器件及其制作方法
CN1274028C (zh) 具有减小导通电阻的双扩散场效应晶体管
CN104900697B (zh) 半导体装置及其制作方法
CN208489200U (zh) 超结金属氧化物半导体场效应晶体管
ITTO20000319A1 (it) Procedimento per la fabbricazione di strutture di giunzione a sacche profonde.
CN106298518A (zh) 超接面元件及其制造方法
KR102215893B1 (ko) 측면-확산 트렌치 플러그를 가지는 반도체 디바이스
TWI608609B (zh) 超接面元件及其製造方法
CN110459466A (zh) 一种沟槽栅功率器件栅极制作方法
CN102751191A (zh) 功率半导体装置的制作方法
CN102956639B (zh) 沟槽型金属氧化物半导体元件及其制造方法
CN103545369B (zh) 功率半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170104

WD01 Invention patent application deemed withdrawn after publication