CN106168751B - 分频电路、分频电路的控制方法以及模拟电子钟表 - Google Patents
分频电路、分频电路的控制方法以及模拟电子钟表 Download PDFInfo
- Publication number
- CN106168751B CN106168751B CN201610324527.9A CN201610324527A CN106168751B CN 106168751 B CN106168751 B CN 106168751B CN 201610324527 A CN201610324527 A CN 201610324527A CN 106168751 B CN106168751 B CN 106168751B
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- frequency dividing
- dividing circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
- Control Of Stepping Motors (AREA)
- Electric Clocks (AREA)
- Electronic Switches (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
分频电路、分频电路的控制方法以及模拟电子钟表,能够防止误动作。分频电路具有:第1分频电路,其对振荡电路产生的基准信号进行分频;输入输出端子,其将所述第1分频电路的输出信号输出到外部;选择电路,其将第1中间信号和第2中间信号中的任意一方作为中间信号而输出,其中,所述第1中间信号是输出到所述输入输出端子的信号和从所述输入输出端子输入的信号中的任意一方的信号,所述第2中间信号是所述第1分频电路的输出信号;第2分频电路,其对所述中间信号进行分频;以及切换时间计时电路,其对分频电路启动后的规定时间进行计时,在经过所述规定时间后,将所述选择电路输出的所述中间信号从所述第1中间信号切换为所述第2中间信号。
Description
技术领域
本发明涉及分频电路、分频电路的控制方法以及模拟电子钟表。
背景技术
在模拟电子钟表中使用的分频电路为了测量石英振子的精度,在分频级的中途,具有将上级分频电路的输出信号输出到外部的监视器端子。此外,为了进行下级分频电路的测试(加速试验),在监视器端子处将来自外部的信号输入到下级分频电路(参照图8)。
但是,由同一监视器端子兼用于输入输出,因此在静电等噪声从外部突然进入监视器端子的情况下,下级分频电路的动作被扰乱,从而产生了时间发生偏差的现象、或不能进行动作的现象。
为了解决该问题,考虑将来自另一输入端子的信号作为控制信号来对监视器端子的输入输出功能进行切换的方式(参照专利文献1)。
专利文献1:日本特开2007-114031号公报
发明内容
但是,如果是该方式,则必须新设置控制端子SELECT来作为输入端子(参照图9)。IC的输入端子不仅需要焊盘部,还需要输入保护二极管、和电流限制的电阻等,1个端子所占的面积影响到IC整体的面积。
此外,即使通过新设置的控制端子而将监视器端子作为输出端子,也存在如下课题:如果静电等噪声突然进入控制端子,则监视器端子作为输入端子发挥功能,由于静电等噪声而扰乱分频电路的动作。
因此,本发明正是鉴于如上所述的问题而完成的,提供一种能够防止误动作的分频电路。
为了解决上述课题,本发明的分频电路的特征在于,具有:第1分频电路,其对振荡电路产生的基准信号进行分频;输入输出端子,其将所述第1分频电路的输出信号输出到外部;选择电路,其将第1中间信号和第2中间信号中的任意一方作为中间信号而输出,其中,所述第1中间信号是输出到所述输入输出端子的信号和从所述输入输出端子输入的信号中的任意一方的信号,所述第2中间信号是所述第1分频电路的输出信号;第2分频电路,其对所述中间信号进行分频;以及切换时间计时电路,其对分频电路启动后的规定时间进行计时,在经过所述规定时间后,将所述选择电路输出的所述中间信号从所述第1中间信号切换为所述第2中间信号。
此外,本发明的分频电路的特征在于,所述第2分频电路是具有串联连接了多个分频器的分频器组的分频电路,所述分频器使输入信号的频率变为二分之一来对输出信号进行输出,所述切换时间计时电路根据所述分频器组中的任意一个分频器的输出信号,对所述规定时间进行计时。
此外,本发明的分频电路的特征在于,所述第1中间信号中的从所述输入输出端子输入的信号的频率比所述第2中间信号的频率高。
本发明的分频电路的控制方法是具有以下电路的分频电路的控制方法:第1分频电路,其对振荡电路产生的基准信号进行分频;输入输出端子,其将所述第1分频电路的输出信号输出到外部;选择电路,其将第1中间信号和第2中间信号中的任意一方作为中间信号而输出,其中,所述第1中间信号是输出到所述输入输出端子的信号和从所述输入输出端子输入的信号中的任意一方的信号,所述第2中间信号是所述第1分频电路的输出信号;第2分频电路,其对所述中间信号进行分频;以及切换时间计时电路,所述分频电路的控制方法的特征在于,所述切换时间计时电路对分频电路启动后的规定时间进行计时,在经过所述规定时间后,将所述选择电路输出的所述中间信号从所述第1中间信号切换为所述第2中间信号。
本发明的模拟电子钟表的特征在于,具有:步进电机,其对时刻指针进行旋转驱动;步进电机驱动电路,其向所述步进电机输出电机驱动脉冲;以及控制电路,其使所述步进电机驱动电路输出与所述分频电路输出的分频信号同步的所述电机驱动脉冲。
根据本发明,将第1分频电路的输出信号分为两个系统,1个系统设为第1中间信号,其经由监视器端子(输入输出端子)而作为输出信号输出到外部,并且通过从外部输入到监视器端子的信号,使中间信号以后的第2分频电路的动作进行加速。另一系统设为第2中间信号,设置对将第1中间信号和第2中间信号中的哪个中间信号输入到中间信号以后的第2分频电路进行选择的选择电路。切换时间计时电路对分频电路启动后的规定时间进行计时,在经过规定时间后,将选择电路输出的中间信号从第1中间信号切换为第2中间信号。第2中间信号是不会像第1中间信号那样受到来自监视器端子的静电等噪声的影响的信号。因此,根据本发明,可提供一种能够防止误动作的分频电路。
附图说明
图1是示出本实施方式中的模拟电子钟表的结构的框图。
图2是示出选择电路24的电路图的一例的图。
图3是示出选择电路24的电路图的另一例的图。
图4是示出下级分频电路25对所输入的128Hz进行分频而输出分频信号的动作的时序图。
图5是示出下级分频电路25对所输入的32768Hz进行分频而输出分频信号的动作的时序图。
图6是示出本实施方式中的切换时间计时电路26的控制动作的流程图。
图7是示出在切换时间的期间内从监视器端子输入进行加速的振荡信号的情况下的切换时间计时电路26进行的控制动作的时序图。
图8是示出以往的模拟电子钟表的结构的框图。
图9是示出以往的模拟电子钟表的结构的框图。
标号说明
10:模拟电子钟表;11:振荡电路;12:分频电路;13:控制电路;14:步进电机驱动电路;21:上级分频电路;22、23:缓冲电路;24:选择电路;25:下级分频电路;26:切换时间计时电路。
具体实施方式
以下,参照附图来说明本发明的实施方式。
[第1实施方式]
图1是示出本实施方式中的模拟电子钟表的结构的框图。
如图1所示,模拟电子钟表10具备振荡电路11、分频电路12、控制电路13和步进电机驱动电路14。
振荡电路11具有石英振子,并产生基准信号。在本实施方式中,基准信号是频率为32768Hz的信号。
分频电路12对振荡电路11输出的基准信号进行分频,且将分频信号输出到控制电路13。
控制电路13将使步进电机驱动电路14输出与分频电路12输出的分频信号同步的电机驱动脉冲。
步进电机驱动电路14对旋转驱动模拟电子钟表10的时刻指针的步进电机输出电机驱动脉冲。
分频电路12具备上级分频电路21、缓冲电路22、缓冲电路23、选择电路24、下级分频电路25和切换时间计时电路26。
在本实施方式中,上级分频电路21是具有串联连接了8个分频器的分频器组的分频电路,其中,分频器使输入信号的频率变为二分之一来进行输出。上级分频电路21对振荡电路11输出的基准信号进行分频,将128Hz的中间信号2(第2中间信号)输出到选择电路24。另外,在本实施方式中,有时将该中间信号2称作Q128。
缓冲电路22将Q128进行波形整形后输出到监视器端子(输入输出端子)。
缓冲电路23将中间信号1(第1中间信号)输出到选择电路24,其中,中间信号1是输出到监视器端子的信号和从监视器端子输入的信号中的任意一方的信号。
选择电路24根据从切换时间计时电路26输入的信号c(选择控制信号),将信号a(中间信号1)和信号b(中间信号2)中的任意一方的信号作为信号d(中间信号)输出到下级分频电路25。
这里,参照图2和图3,说明选择电路24的电路结构。
图2是示出选择电路24的电路图的一例的图。选择电路24由电路201和电路202构成。在信号c(选择控制信号)为低(L)电平时,电路201将信号a(中间信号1)作为信号d(中间信号)而输出。在信号c为高(H)电平时,电路202将信号b(中间信号2)作为信号d而输出。
即,选择电路24根据从切换时间计时电路26输入的选择控制信号,将中间信号1和中间信号2中的任意一方的信号作为中间信号输出到下级分频电路25。
图3是示出选择电路24的电路图的另一例的图。选择电路24由电路211和电路212构成。电路211是反相器电路,在信号c为L电平时,输出H电平的信号,在信号c为H电平时,输出L电平的信号。在电路211的输出为H电平时,电路212将信号a作为信号d而输出。在电路211的输出为L电平时,电路212将信号b作为信号d而输出。
即,选择电路24根据从切换时间计时电路26输入的选择控制信号,将中间信号1和中间信号2中的任意一方的信号作为中间信号输出到下级分频电路25。
返回图1,在本实施方式中,下级分频电路25是具有串联连接了7个分频器的分频器组的分频电路,其中,分频器使输入信号的频率变为二分之一来进行输出。
这里,参照图4和图5,说明根据中间信号1生成分频信号的情况,其中,中间信号1是输出到监视器端子的信号和从监视器端子输入的信号中的任意一方的信号。输出到监视器端子的信号是通过缓冲电路22进行了波形整形的Q128(128Hz的信号)。另一方面,从监视器端子输入的信号是从振荡源输入到监视器端子的32768Hz的信号。
图4是示出下级分频电路25对所输入的128Hz进行分频而输出分频信号的动作的时序图。另外,在图4中,Q64是下级分频电路25的串联连接了多个分频器的分频器组的初级分频器的输出信号。以下,Q32、Q16、Q8、Q4、Q2、Q1分别是分频器组的2级、3级、4级、5级、6级、7级的分频器的输出信号。
上级分频电路21对振荡电路11的输出信号(32768Hz)进行分频,并经由缓冲电路22将分频输出作为Q128(128Hz的信号)输出到监视器端子。
输出到监视器端子的Q128被用于测量石英振子的精度。此外,输出到监视器端子的Q128经由缓冲电路23被输入到下级分频电路25,被分频为Q64=64Hz、Q32=32Hz、Q16=16Hz、Q8=8Hz、Q4=4Hz、Q2=2Hz,并被分频至作为分频信号的Q1=1Hz(1秒)信号。另外,根据设备,有时还分频至1Hz以下的信号。
这里,为了以1秒间隔移动钟表的秒针,控制电路13需要使步进电机驱动电路14与上述那样的1秒的分频信号同步地将电机驱动脉冲输出到步进电机,从而驱动模拟电子钟表10的电机。
另外,在钟表的制造工序中,需要检查是否正确输出了上述那样的1秒间隔的电机驱动脉冲,但由于是1秒间隔,因此如果实际动作时间未经过1秒,则无法进行检查。并且,有时还检查仅以1秒以上的间隔输出的脉冲和动作。在制造工序中,检查时间的缩短影响到制造数量的增加,对成本带来很大的影响,从而期望检查时间的缩短。
因此,如果对监视器端子连接输出阻抗足够低的振荡源,并从监视器端子输入信号,则下级分频电路25的输入信号不是作为上级分频电路21的输出的Q128,而是从监视器端子输入的振荡源的信号。例如,在将从振荡源输入到监视器端子的信号设为32768Hz的信号时,向下级分频电路25输入高频率的32768Hz的信号来代替128Hz的信号,因此能够进行32768/128=256倍的时间加速。
图5是示出下级分频电路25对所输入的32768Hz进行分频而输出分频信号的动作的时序图。另外,在图5中,Q64是下级分频电路25的串联连接了多个分频器的分频器组的初级分频器的输出信号。以下,Q32、Q16、Q8、Q4、Q2、Q1分别是分频器组的2级、3级、4级、5级、6级、7级的分频器的输出信号。
输入到监视器端子的32768Hz的信号经由缓冲电路23被输入到下级分频电路25,被分频为Q64=16384Hz、Q32=8192Hz、Q16=4096Hz、Q8=2048Hz、Q4=1024Hz、Q2=512Hz,并被分频至作为分频信号的Q1=256Hz(3.90625毫秒)信号为止。
即,在图4中为Q1=1Hz的信号在图5中为256Hz,能够将1秒缩短为3.90625毫秒。
然后,通过使输入到选择电路24的选择控制信号从L电平变化为H电平,停止来自监视器端子的输入信号(中间信号1),而将作为来自上级分频电路21的信号的Q128=128Hz信号(中间信号2)输入到下级分频电路25。由此,直到将中间信号2输入到下级分频电路25的定时、即输出电机驱动脉冲的定时为止,能够通过下级分频电路25对中间信号1进行加速,从而缩短检查时间。并且,在将中间信号2输入到下级分频电路25的定时之后,能够将电机驱动脉冲设为实际时间脉冲(按照每1秒驱动电机的脉冲)。
返回图1,切换时间计时电路26对电源施加、或系统的复位解除这样的分频电路启动后的规定时间进行计时,在经过规定时间后,将选择电路24输出的中间信号从中间信号1(第1中间信号)切换为中间信号2(第2中间信号)。切换时间计时电路26基于下级分频电路25的分频器组中的任意一个分频器的输出信号(在本实施方式中设为Q1),对规定时间进行计时。
这里,使用图6,说明切换时间计时电路26进行的控制动作。图6是示出本实施方式中的切换时间计时电路26的控制动作的流程图。
另外,在本实施方式中,在电源施加、或系统的复位解除这样的分频电路启动后,将输入到选择电路24的选择控制信号设为处于L电平的信号。
另外,这里说明不对监视器端子连接振荡源,而将上级分频电路21的输出信号作为信号输出到监视器端子的情况,即下级分频电路25的输入信号为Q128的情况。
通过电源施加、或系统的复位解除,振荡电路11和分频电路12进行动作。
将输入到下级分频电路25的中间信号设定为中间信号1(步骤ST1)。
切换时间计时电路26将L电平的选择控制信号输出到选择电路24。由此,选择电路24选择中间信号1,经由缓冲电路22和缓冲电路23向下级分频电路25输入上级分频电路21输出的Q128=128Hz的信号。
接着,进行切换时间计时处理(步骤ST2)。
在切换时间计时电路26中,对下级分频电路25的分频输出、例如Q1=1Hz进行计时。
判定是否到达了切换时间(步骤ST3)。
在将期望的计时时间(规定时间)设为切换时间10秒时,切换时间计时电路26进行如下这样的判定处理:在计时到10秒期间为止是否到达了切换时间。
在未到达切换时间的情况下,切换时间计时电路26返回到步骤ST2(步骤ST3-否)。切换时间计时电路26将L电平的选择控制信号继续输出到选择电路24,使得选择电路24选择的信号为中间信号1。
另一方面,在到达了切换时间的情况下,切换时间计时电路26进入步骤ST4(步骤ST3-是)。
将选择电路的输出设定为中间信号2(步骤ST4)。
切换时间计时电路26将H电平的选择控制信号输出到选择电路24。由此,选择电路24选择中间信号2,向下级分频电路25输入上级分频电路21输出的Q128=128Hz的信号。即,如果在切换时间10秒的期间内,未从监视器端子输入进行加速的振荡信号,则即使将中间信号从中间信号1切换为中间信号2,也保持Q128=128Hz信号。
利用中间信号2继续系统动作(步骤ST5)。
在振荡电路11和分频电路12正在动作的期间内,切换时间计时电路26将H电平的选择控制信号继续输出到选择电路24。
通过该动作,在选择电路24选择中间信号1的过程中,能够向下级分频电路25输入来自监视器端子的加速输入,但在切换为中间信号2后,无法向下级分频电路25输入来自监视器端子的加速输入。
此外,使用图7,说明切换时间计时电路26进行的控制动作。图7是示出在切换时间的期间内从监视器端子输入进行加速的振荡信号的情况下的切换时间计时电路26进行的控制动作的时序图。
图7示出了对监视器端子连接输出阻抗足够低的振荡源,并将从振荡源输入到监视器端子的信号设为32768Hz的信号的情况。
切换时间计时电路26将L电平的选择控制信号输出到选择电路24。由此,选择电路24选择中间信号1,向下级分频电路25输入从监视器端子输入的32768Hz的信号。
在切换时间计时电路26中,对下级分频电路25的分频输出、例如Q1=256Hz进行计时。
切换时间计时电路26进行如下判定处理:在计时到规定时间为止是否到达了切换时间。
在未到达切换时间的情况下,切换时间计时电路26将L电平的选择控制信号继续输出到选择电路24,使得选择电路24选择的信号为中间信号1。
另一方面,在到达了切换时间的情况下,切换时间计时电路26将H电平的选择控制信号输出到选择电路24。
由此,选择电路24选择中间信号2,向下级分频电路25输入上级分频电路21输出的Q128=128Hz的信号。即,在切换时间的期间内,从监视器端子输入了进行加速的振荡信号时,也将中间信号从中间信号1切换为中间信号2而使之成为Q128=128Hz信号。
在振荡电路11和分频电路12正在动作的期间内,切换时间计时电路26将H电平的选择控制信号继续输出到选择电路24。
通过该动作,在选择电路24选择中间信号1的过程中,能够向下级分频电路25输入来自监视器端子的加速输入,但在切换为中间信号2后,无法向下级分频电路25输入来自监视器端子的加速输入。
另外,在图7中,直到切换时间计时完毕(count UP)(选择控制信号从L电平变化为H电平)为止,将Q1=256Hz的信号作为分频信号输出。但是,实际上,为了对将电机驱动脉冲设为实际时间脉冲(按照每1秒驱动电机的脉冲)的情况进行测试,在切换时间即将计时完毕之前,降低与监视器端子连接的振荡源的输出信号的频率,将分频信号设为接近Q1=1Hz的信号。
如以上所说明那样,根据本发明,将上级分频电路21(第1分频电路)的输出信号分为两个系统,1个系统设为中间信号1(第1中间信号),其经由监视器端子而作为输出信号输出到外部,并且通过从外部输入到监视器端子的信号,使中间信号以后的下级分频电路25(第2分频电路)的动作进行加速。另一系统设为中间信号2(第2中间信号),设置对将中间信号1和中间信号2中的哪个中间信号输入到中间信号以后的下级分频电路25进行选择的选择电路24。切换时间计时电路26对分频电路启动后的规定时间进行计时,在经过规定时间后,将选择电路24输出的中间信号从中间信号1切换为中间信号2。中间信号2是不会像中间信号1那样受到来自监视器端子的静电等噪声的影响的信号。因此,根据本发明,可提供一种能够防止误动作的分频电路。
以上参照附图详细说明了本发明的一个实施方式,但具体结构不限于上述实施方式,能够在不脱离本发明的主旨范围内进行各种设计变更等。
例如,在实施方式的说明中,将上级分频电路21的级数设为8级、下级分频电路25的级数设为7级,但不限于该级数。此外,将分频电路12输出的分频信号设为1个信号来进行了说明,但分频信号也可以是多个。
Claims (5)
1.一种分频电路,其特征在于,该分频电路具有:
第1分频电路,其对振荡电路产生的基准信号进行分频;
输入输出端子,其将所述第1分频电路的输出信号输出到外部;
选择电路,其将第1中间信号和第2中间信号中的任意一方作为中间信号而输出,其中,所述第1中间信号是输出到所述输入输出端子的信号和从所述输入输出端子输入的信号中的任意一方的信号,所述第2中间信号是所述第1分频电路的输出信号;
第2分频电路,其对所述中间信号进行分频;以及
切换时间计时电路,其对分频电路启动后的规定时间进行计时,在经过所述规定时间后,将所述选择电路输出的所述中间信号从所述第1中间信号切换为所述第2中间信号,
所述切换时间计时电路是向所述选择电路输出选择控制信号的电路,所述选择控制信号用于将所述选择电路输出的所述中间信号从所述第1中间信号切换为所述第2中间信号,
在经过所述规定时间后、并且在所述振荡电路和所述分频电路正在动作的期间内,继续输出所述选择控制信号。
2.根据权利要求1所述的分频电路,其特征在于,
所述第2分频电路是具有串联连接了多个分频器的分频器组的分频电路,所述分频器使输入信号的频率变为二分之一来对输出信号进行输出,所述切换时间计时电路根据所述分频器组中的任意一个分频器的输出信号,对所述规定时间进行计时。
3.根据权利要求1或2所述的分频电路,其特征在于,
所述第1中间信号中的从所述输入输出端子输入的信号的频率比所述第2中间信号的频率高。
4.一种分频电路的控制方法,该分频电路具有:
第1分频电路,其对振荡电路产生的基准信号进行分频;
输入输出端子,其将所述第1分频电路的输出信号输出到外部;
选择电路,其将第1中间信号和第2中间信号中的任意一方作为中间信号而输出,其中,所述第1中间信号是输出到所述输入输出端子的信号和从所述输入输出端子输入的信号中的任意一方的信号,所述第2中间信号是所述第1分频电路的输出信号;
第2分频电路,其对所述中间信号进行分频;以及
切换时间计时电路,
所述分频电路的控制方法的特征在于,
所述切换时间计时电路对分频电路启动后的规定时间进行计时,在经过所述规定时间后,将所述选择电路输出的所述中间信号从所述第1中间信号切换为所述第2中间信号,
所述切换时间计时电路是向所述选择电路输出选择控制信号的电路,所述选择控制信号用于将所述选择电路输出的所述中间信号从所述第1中间信号切换为所述第2中间信号,
在经过所述规定时间后、并且在所述振荡电路和所述分频电路正在动作的期间内,继续输出所述选择控制信号。
5.一种模拟电子钟表,其特征在于,该模拟电子钟表具有:
权利要求1~3中的任意一项所述的分频电路;
步进电机,其对时刻指针进行旋转驱动;
步进电机驱动电路,其向所述步进电机输出电机驱动脉冲;以及
控制电路,其使所述步进电机驱动电路输出与所述分频电路输出的分频信号同步的所述电机驱动脉冲。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015-101396 | 2015-05-18 | ||
JP2015101396A JP6498031B2 (ja) | 2015-05-18 | 2015-05-18 | 分周回路、分周回路の制御方法およびアナログ電子時計 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106168751A CN106168751A (zh) | 2016-11-30 |
CN106168751B true CN106168751B (zh) | 2019-11-26 |
Family
ID=57324421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610324527.9A Active CN106168751B (zh) | 2015-05-18 | 2016-05-17 | 分频电路、分频电路的控制方法以及模拟电子钟表 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10180661B2 (zh) |
JP (1) | JP6498031B2 (zh) |
CN (1) | CN106168751B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN211909144U (zh) | 2020-05-13 | 2020-11-10 | 深圳市原泽电子有限公司 | 一种集成分频电路的喇叭 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4009445A (en) * | 1974-08-19 | 1977-02-22 | Kabushiki Kaisha Daini Seikosha | Divider for an electronic timepiece |
JPS5570777A (en) * | 1978-11-22 | 1980-05-28 | Seiko Instr & Electronics Ltd | Test circuit for electronic watch |
CN1274850A (zh) * | 1999-05-25 | 2000-11-29 | 精工时钟株式会社 | 有分频操作测试功能的集成电路 |
JP2007114031A (ja) * | 2005-10-20 | 2007-05-10 | Seiko Epson Corp | 半導体装置及びそれを備える電子機器 |
CN103069718A (zh) * | 2010-09-15 | 2013-04-24 | 夏普株式会社 | 分频电路、以及具备该分频电路的pll电路和半导体集成电路 |
CN103970005A (zh) * | 2013-02-05 | 2014-08-06 | 卡西欧计算机株式会社 | 模拟电子表 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4293939A (en) * | 1977-07-08 | 1981-10-06 | Citizen Watch Company Limited | Electronic timepiece having an alarm system |
DE2949947C2 (de) * | 1979-12-12 | 1982-06-24 | Braun Ag, 6000 Frankfurt | Schaltungsanordnung zum Steuern und Regeln eines kollektorlosen Elektromotors mit einem permanentmagnetischen Läufer |
US6587811B2 (en) * | 2000-11-28 | 2003-07-01 | Scientific Technologies Incorporated | System and method for delay line testing |
TW200801550A (en) * | 2006-01-06 | 2008-01-01 | Koninkl Philips Electronics Nv | IC testing methods and apparatus |
JP4731414B2 (ja) * | 2006-06-26 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびそのテスト方法 |
-
2015
- 2015-05-18 JP JP2015101396A patent/JP6498031B2/ja active Active
-
2016
- 2016-03-17 US US15/072,749 patent/US10180661B2/en active Active
- 2016-05-17 CN CN201610324527.9A patent/CN106168751B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4009445A (en) * | 1974-08-19 | 1977-02-22 | Kabushiki Kaisha Daini Seikosha | Divider for an electronic timepiece |
JPS5570777A (en) * | 1978-11-22 | 1980-05-28 | Seiko Instr & Electronics Ltd | Test circuit for electronic watch |
CN1274850A (zh) * | 1999-05-25 | 2000-11-29 | 精工时钟株式会社 | 有分频操作测试功能的集成电路 |
JP2007114031A (ja) * | 2005-10-20 | 2007-05-10 | Seiko Epson Corp | 半導体装置及びそれを備える電子機器 |
CN103069718A (zh) * | 2010-09-15 | 2013-04-24 | 夏普株式会社 | 分频电路、以及具备该分频电路的pll电路和半导体集成电路 |
CN103970005A (zh) * | 2013-02-05 | 2014-08-06 | 卡西欧计算机株式会社 | 模拟电子表 |
Also Published As
Publication number | Publication date |
---|---|
JP6498031B2 (ja) | 2019-04-10 |
US10180661B2 (en) | 2019-01-15 |
CN106168751A (zh) | 2016-11-30 |
US20160342139A1 (en) | 2016-11-24 |
JP2016217817A (ja) | 2016-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101464658B (zh) | 模拟信号的时域微分比较的方法和装置 | |
CN103135661B (zh) | 时间测量装置、微型控制器、程序以及时间测量方法 | |
CN109324281A (zh) | 一种ic芯片测试系统和方法 | |
CN106168751B (zh) | 分频电路、分频电路的控制方法以及模拟电子钟表 | |
US4011516A (en) | Frequency correction arrangement | |
CN106291148A (zh) | 测试电路及其测试方法 | |
CN105911852B (zh) | 一种指针式手表计时方法 | |
JP2684644B2 (ja) | 周波数テスト回路及びテスト方法 | |
CN101908012A (zh) | 时钟信号测试装置及测试方法 | |
CN102466779B (zh) | 触发器延时的内建测试方法及电路 | |
CN113970698A (zh) | 一种校准片外晶振的方法与系统 | |
CN105322851A (zh) | 步进马达控制电路、半导体装置和模拟电子钟表 | |
CN106855608B (zh) | 双时钟测试电路 | |
US20110002197A1 (en) | Integrated circuit for electronic timepiece and electronic timepiece | |
JP7358915B2 (ja) | 電子時計、電子時計の制御方法および電子時計の検査方法 | |
JP6848579B2 (ja) | 電子回路および電子時計 | |
US20130003508A1 (en) | Electronic apparatus | |
CN100547407C (zh) | 电容量测的信号产生电路 | |
JP2017151034A (ja) | 発振装置、温度センサー、集積回路及び時計 | |
JP2001042062A (ja) | アナログ電子時計およびアナログ電子時計の運針制御方法 | |
JP2009071160A (ja) | 測定システム及び測定回路 | |
JP3624344B2 (ja) | 基準周波数発生回路 | |
SU588527A1 (ru) | Часы на многоустойчивых элементах с цифровой индикацией | |
JPS6126948Y2 (zh) | ||
JPS6057033B2 (ja) | 電子時計 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |