CN106158654A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN106158654A CN106158654A CN201510189778.6A CN201510189778A CN106158654A CN 106158654 A CN106158654 A CN 106158654A CN 201510189778 A CN201510189778 A CN 201510189778A CN 106158654 A CN106158654 A CN 106158654A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming method
- stressor layers
- substrate
- technique
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 130
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 239000000463 material Substances 0.000 claims abstract description 89
- 230000008569 process Effects 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 238000005516 engineering process Methods 0.000 claims description 19
- 238000005224 laser annealing Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 13
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical group Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 8
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 6
- 238000000347 anisotropic wet etching Methods 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 241000931526 Acer campestre Species 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 339
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 11
- 238000001953 recrystallisation Methods 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- 229910052801 chlorine Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- -1 hydrogen Potassium oxide Chemical class 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- WMFOQBRAJBCJND-UHFFFAOYSA-M Lithium hydroxide Chemical compound [Li+].[OH-] WMFOQBRAJBCJND-UHFFFAOYSA-M 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000011435 rock Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- GLXDVVHUTZTUQK-UHFFFAOYSA-M lithium;hydroxide;hydrate Chemical compound [Li+].O.[OH-] GLXDVVHUTZTUQK-UHFFFAOYSA-M 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910001950 potassium oxide Inorganic materials 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供衬底；在所述衬底内形成开口；在所述开口内形成应力层；在所述衬底和应力层表面形成初始覆盖层，所述初始覆盖层的材料为非晶态半导体材料；采用晶态工艺使位于应力层表面的部分初始覆盖层转变为覆盖层，所述覆盖层的材料为晶态半导体材料；在所述晶态工艺之后，去除未转变为覆盖层的初始覆盖层。所形成的半导体结构形貌良好、性能稳定。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件正朝着更高的元件密度以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高载流子迁移率来提高半导体器件性能。当载流子的迁移率提高，晶体管的驱动电流提高，则晶体管中的漏电流减少，而提高载流子迁移率的一个关键要素是提高晶体管沟道区中的应力，因此提高晶体管沟道区的应力可以极大地提高晶体管的性能。
现有技术提高晶体管沟道区应力的一种方法为：在晶体管的源区和漏区形成应力层。其中，PMOS晶体管的应力层材料为硅锗(SiGe)，由于硅锗和硅具有相同的晶格结构，即“金刚石”结构，而且在室温下，硅锗的晶格常数大于硅的晶格常数，因此硅和硅锗之间存在晶格失配，使应力层能够向沟道区提供压应力，从而提高PMOS晶体管沟道区的载流子迁移率性能。相应地，NMOS晶体管的应力层材料为碳化硅(SiC)，由于在室温下，碳化硅的晶格常数小于硅的晶格常数，因此硅和碳化硅之间存在晶格失配，能够向沟道区提供拉应力，从而提高NMOS晶体管的性能。
然而，现有技术形成的应力层形貌不良，容易影响半导体器件的性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，所形成的半导体结构形貌良好、性能稳定。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底内形成开口；在所述开口内形成应力层；在所述衬底和应力层表面形成初始覆盖层，所述初始覆盖层的材料为非晶态半导体材料；采用晶态工艺使位于应力层表面的部分初始覆盖层转变为覆盖层，所述覆盖层的材料为晶态半导体材料；在所述晶态工艺之后，去除未转变为覆盖层的初始覆盖层。
可选的，所述初始覆盖层的材料为非晶硅、非晶硼化硅、非晶磷化硅或非晶碳化硅。
可选的，所述初始覆盖层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
可选的，所述初始覆盖层的厚度为20埃～500埃。
可选的，所述晶态工艺为激光退火工艺。
可选的，所述激光退火采用的激光为准分子激光。
可选的，所述激光退火的工艺参数包括：激光波长小于600纳米、温度1000℃～1600℃、时间为10纳秒～1000纳秒。
可选的，去除未转变为覆盖层的初始覆盖层的工艺为湿法刻蚀工艺。
可选的，所述湿法刻蚀工艺的刻蚀液为盐酸溶液、四甲基氢氧化铵溶液、氨水或氢氧化钾溶液。
可选的，所述应力层的形成步骤包括：在所述衬底内形成开口；在所述开口内形成应力层。
可选的，所述应力层的材料为硅锗或碳化硅。
可选的，所述应力层的形成工艺包括选择性外延沉积工艺。
可选的，所述应力层的材料为硅锗时，所述选择性外延沉积工艺的温度为500℃～800℃，气压为1托～100托，沉积气体包括硅源气体和锗源气体，所述硅源气体和锗源气体的流量为1标准毫升/分钟～1000标准毫升/分钟。
可选的，所述应力层的材料为硅锗时，所述开口的形成步骤包括：采用各向异性的干法刻蚀工艺在栅极结构两侧的衬底内形成初始开口；采用各向异性的湿法刻蚀工艺对所述开口的侧壁和底部表面进行刻蚀，使所述开口的侧壁向衬底内凹陷，使所述开口的侧壁与衬底表面呈Σ型。
可选的，所述衬底表面的晶向为<100>或<110>。
可选的，还包括：在所述衬底表面形成栅极结构，所述开口位于所述栅极结构两侧的衬底内。
可选的，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅极层和栅介质层两侧侧壁和衬底表面的侧墙。
可选的，所述栅介质层的材料为氧化硅；所述栅电极层的材料为多晶硅。
可选的，还包括：在去除初始覆盖层之后，在所述衬底和覆盖层表面形成介质层，所述介质层暴露出所述栅极结构的顶部表面；去除所述栅电极层，在所述介质层内形成栅极开口；在所述栅极开口的底部表面形成高k介质层；在所述高k介质层表面形成金属栅。
可选的，在去除未形成覆盖层的初始覆盖层之后，采用金属硅化工艺使所述覆盖层转化为电接触层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，衬底内的开口内形成应力层之后，在所述衬底和应力层表面形成初始覆盖层；由于所述初始覆盖层的材料为非晶态半导体材料，因此，形成所述初始覆盖层的工艺温度较低，不易造成所述应力层因发生再结晶而发生形变。之后，采用晶态工艺使位于应力层表面的部分初始覆盖层转变为覆盖层，所述覆盖层的材料为晶态半导体材料；由于所述晶态工艺仅用于使位于应力层表面的部分初始覆盖层发生结晶，因此晶态工艺的温度较低，能够在形成晶态半导体材料的同时，避免所述应力层因高温而发生再结晶。因此，所述应力层在形成覆盖层的过程中不会发生形变，避免了所形成的应力层和覆盖层表面产生缺陷，能够有效地避免漏电流的产生，提高了所形成的半导体结构的性能和良率。
进一步，所述晶态工艺为激光退火工艺，且所述激光退火采用的激光为准分子激光；所述准分子激光的波长较小，因此晶态半导体材料对所述激光的吸收深度较小，所述吸收深度即所述激光对所述晶态半导体材料发生作用的深度。因此，采用所述激光退火工艺，能够使位于应力层表面的部分初始覆盖层以所述应力层表面为种子层发生结晶，并形成晶态半导体材料；同时难以对覆盖层底部的应力层加热，从而能够避免所述应力层因高温发生再结晶而发生形变。而且，由于激光退火能够对局部区域进行退火，因此，能够仅对应力层表面的初始覆盖层进行退火，而位于衬底表面的初始覆盖层不会受到影响。
进一步，激光波长小于600纳米，所述激光深入初始覆盖层和应力层的距离较小，能够对位于应力层表面的初始覆盖层进行退火，同时不易对应力层进行加热，保证了应力层和所形成的覆盖层形貌良好，避免应力层和覆盖层表面形成缺陷。
进一步，去除未形成覆盖层的初始覆盖层的工艺为湿法刻蚀工艺，且所述湿法刻蚀工艺的刻蚀液为盐酸溶液、四甲基氢氧化铵溶液、氨水或氢氧化钾溶液。采用所述湿法刻蚀工艺去除初始覆盖层，对所形成的覆盖层表面造成的损伤较小，有利于后续工艺的进行，并使所形成的半导体结构的性能稳定。
附图说明
图1是一种晶体管实施例的剖面结构示意图；
图2是形成单晶硅覆盖层之后的应力层的剖面结构示意图；
图3至图11是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术形成的应力层形貌不良，容易影响半导体器件的性能。
请参考图1，图1是一种晶体管实施例的剖面结构示意图，包括：衬底100；位于衬底100表面的栅极结构101；位于栅极结构101两侧的应力层102；在所述应力层102内掺杂有P型离子或N型离子，形成源区和漏区；位于所述应力层102表面的覆盖层103。
其中，所述覆盖层103用于在后续采用金属硅化工艺转化为电接触层，所述电接触层的材料为金属硅化材料。由于后续需要在所述源区和漏区表面形成电互连结构，例如导电插塞，而所述电接触层能够用于降低电互连结构与应力层之间的接触电阻，以此提高晶体管的性能。
对于PMOS晶体管来说，所述应力层102的材料为硅锗(SiGe)，若所述覆盖层103的材料与应力层102的材料相同，则所形成的电接触层的材料为金属硅锗化物材料，所述金属硅锗化物材料的肖特基势垒相较于金属硅化物偏高，不利于降低电接触层与应力层102之间的接触电阻。因此，为了使电接触层与应力层102之间的接触电阻减小，所述覆盖层103的材料为单晶硅。
然而，经过研究发现，由于形成单晶硅的工艺温度较高，当所述应力层102顶部的面积较大时，在形成所述覆盖层103的过程中，造成引起应力层102发生再结晶造成应力层发生形变，并且在应力层102和覆盖层103表面产生缺陷。
具体请参考图2，图2是形成单晶硅覆盖层之后的应力层的剖面结构示意图；由图2可知，在形成覆盖层103之后，所述应力层102经过再结晶，形成了相对于衬底100表面方向倾斜的若干表面A，图2中的表面A晶向为<111>。相邻的表面A构成相对于应力层102顶部表面凹陷的凹槽，所述凹槽容易引起漏电流等问题，使得晶体管的性能下降。
为了解决上述问题，本发明提供一种半导体结构的形成方法。其中，衬底内的开口内形成应力层之后，在所述衬底和应力层表面形成初始覆盖层；由于所述初始覆盖层的材料为非晶态半导体材料，因此，形成所述初始覆盖层的工艺温度较低，不易造成所述应力层因发生再结晶而发生形变。之后，采用晶态工艺使位于应力层表面的部分初始覆盖层形成覆盖层，所述覆盖层的材料为晶态半导体材料；由于所述晶态工艺仅用于使位于应力层表面的部分初始覆盖层发生结晶，因此晶态工艺的温度较低，能够在形成晶态半导体材料的同时，避免所述应力层因高温而发生再结晶。因此，所述应力层在形成覆盖层的过程中不会发生形变，避免了所形成的应力层和覆盖层表面产生缺陷，能够有效地避免漏电流的产生，提高了所形成的半导体结构的性能和良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图11是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图3和图4，图4是图3沿AA’方向的剖面结构示意图，图3是图4沿BB’方向的剖面结构示意图提供衬底200。
所述衬底200为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
在本实施例中，所述衬底200为硅衬底，当后续在栅极结构两侧的衬底200内形成应力层，且所述应力层的材料为硅锗或碳化硅时，能够使所述衬底200与应力层之间产生晶格失配，所形成的应力层能够对栅极结构底部的衬底200施加应力，以此提高沟道区的载流子迁移率。在本实施例中，所形成的晶体管为PMOS晶体管，后续形成的应力层材料为硅锗，所述应力层能够对沟道区施加压应力。
在本实施例中，所述衬底200表面的晶向为<100>或<110>。在后续形成应力层的过程中，在采用干法刻蚀工艺在衬底200内形成侧壁垂直于衬底200表面的初始开口之后，能够采用各向异性的湿法刻蚀工艺对初始开口的侧壁和底部表面进行刻蚀；由于所述各向异性的湿法刻蚀工艺在<111>晶向上的刻蚀速率较低，从而能够使所形成的开口侧壁与衬底200表面形成“Σ”形；在所述开口内形成的应力层到栅极结构的距离较小，使得所述应力层能够对沟道区提供更大的压应力，以此提高空穴的迁移效率。
请参考图5，图5与图4的剖面方向一致，在所述衬底200表面形成栅极结构201。
所述栅极结构201用于形成晶体管。所述栅极结构201包括：位于衬底200上的栅极层、以及位于所述栅极层侧壁表面的侧墙。在本实施例中，所述栅极结构201还包括：位于所述栅极层和衬底200之间的栅介质层。其中，所述栅极层的材料为多晶硅或无定形硅，栅极层的厚度为500埃～1500埃；所述栅介质层的材料为氧化硅。
在一实施例中，所述栅极结构201能够直接用于形成晶体管，则所述栅介质层210的材料还能够为氮化硅或氮氧化硅。
在另一实施例中，所述栅极结构201也能够作为伪栅极结构，后续以高K栅介质层和金属栅替代所述栅极层和栅介质层，则能够形成高K金属栅结构(High K Metal Gate，简称HKMG)的晶体管，则所述栅极层和栅介质层为后续形成的高K栅介质层和金属栅占据空间位置。
在该实施例中，所述栅介质层能够在后续去除所述栅极层时，保护衬底200表面免受损伤，而所述栅介质层的材料为氧化硅，所述栅介质层与衬底200表面之间的刻蚀选择比较大，在去除所述栅介质层时，对衬底200表面的损伤较小。
所述栅介质层和栅极层的形成工艺包括：在衬底200表面形成栅介质膜；在所述栅介质膜表面形成栅极膜；在所述栅极膜表面形成图形化的第一掩膜层(未示出)，所述图形化的第一掩膜层暴露出部分栅极膜表面、且覆盖需要形成栅极层的对应区域和位置；以所述图形化的第一掩膜层为掩膜，刻蚀所述栅极膜和栅介质膜，直至暴露出所述衬底200表面为止，形成栅极层和栅介质层。其中，所述栅介质膜的形成工艺热氧化工艺、化学氧化工艺、化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述栅极膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺。
在本实施例中，在形成所述栅极层和栅介质层之后，保留所述图形化的第一掩膜层，所述图形化的第一掩膜层能够在后续形成应力层和电接触层过程中，保护所述栅极层的顶部。
刻蚀所述栅极膜的工艺为各向异性的干法刻蚀工艺，刻蚀气体Cl2、HBr、SF6中的一种或多种；刻蚀所述栅介质膜的工艺为干法刻蚀工艺、湿法刻蚀工艺中的一种或两种组合，其中，所述湿法刻蚀工艺的刻蚀液包括氢氟酸溶液，干法刻蚀的气体包括氢氟酸气体。
所述图形化的第一掩膜层材料为SiN、SiON、SiOCN、SiOBN、SiO2中的一种或多种组合，厚度为50埃～500埃。所述图形化的第一掩膜层的形成工艺包括：在所述栅极膜表面形成掩膜材料膜；在所述掩膜材料膜表面形成图形化层，所述图形化层覆盖需要形成栅极层的对应区域；以所述图形化层为掩膜，刻蚀所述掩膜材料膜，直至暴露出栅极膜表面为止，形成图形化的第一掩膜层。
其中，所述掩膜材料膜的形成工艺为原子层沉积工艺或化学气相沉积工艺。所述图形化层能够为图形化的光刻胶层，也能够为采用多重图形掩膜工艺形成的掩膜，例如自对准双重图形(Self-Aligned Double Patterning，简称SADP)掩膜。
在其它实施例中，所述栅极结构201作为伪栅极结构，且所述栅极结构201能够包括所述栅极层与衬底之间不具有氧化硅的栅介质层，所述栅极层的材料为多晶硅，后续去除所述栅极层之后，在所述栅极层的位置形成高K栅介质层、以及位于高K栅介质层表面的金属栅。
所述侧墙用于定义后续形成的应力层到栅极层的距离。所述侧墙的材料包括氧化硅、氮化硅、氮氧化硅、掺碳的氮氧化硅、掺硼的氮氧化硅中的一种或多种组合；所述侧墙的厚度为20埃～200埃；所述侧墙的形成工艺包括：在衬底、栅极层的侧壁表面以及图形化的第一掩膜层表面沉积侧墙膜；回刻蚀所述侧墙膜直至暴露出所述图形化的第一掩膜层底部表面、以及衬底200表面为止，形成所述侧墙。
在本实施例中，由于在栅极层的顶部表面保留了图形化的第一掩膜层，所述图形化的第一掩膜层能够在所述回刻蚀侧墙膜的工艺中，保护所述栅极层的顶部表面。
请参考图6和图7，图6与图3的剖面方向一致，图7与图4的剖面方向一致，在所述衬底200内形成开口202。
在本实施例中，所述衬底200表面形成有栅极结构201，所述开口202位于所述栅极结构201两侧的衬底200内。
在本实施例中，所述开口202用于形成应力层，通过在所述应力层内掺杂P型离子或N型离子，能够在栅极结构201两侧的衬底200内形成源区和漏区。所述开口202的深度为50纳米～200纳米。
所述开口202的形成步骤包括：在所述衬底200和栅极结构201表面形成第二掩膜层(未示出)，所述第二掩膜层暴露出所述栅极结构201两侧的部分衬底200表面；以所述第二掩膜层为掩膜，刻蚀所述衬底200，在所述衬底200内形成开口202。
随着晶体管的尺寸不断缩小，为了使所述第二掩膜层的结构和尺寸更精确，所述第二掩膜层暴露出所述栅极结构201以及位于所述栅极结构201两侧的部分衬底200表面，则所述第二掩膜层暴露出的区域尺寸较大，所述第二掩膜层受到的工艺限制较小，简化所述第二掩膜层的形成工艺。由于所述栅极层的顶部表面具有第一掩膜层覆盖，因此在后续形成开口202的过程中，所述栅极层的顶部表面不会受到损伤。
在本实施例中，由于所形成的晶体管为PMOS晶体管，而PMOS晶体管的载流子为空穴；由于空穴的迁移效率较低，因此，仅形成侧壁垂直于衬底200表面的开口无法满足对于提高载流子迁移率的要求；为了使所形成的应力层更接近沟道区和栅极结构201，需要使所形成的开口202侧壁向衬底200内凹陷，并使开口202的侧壁相对于衬底200表面呈“Σ”形；则形成于所述开口202内的应力层能够向沟道区提供足够大的压应力。
在本实施例中，后续形成的应力层材料为硅锗，所述刻蚀形成所述开口202的工艺包括：采用各向异性的干法刻蚀工艺在栅极结构201两侧的衬底200内形成初始开口；采用各向异性的湿法刻蚀工艺对所述开口的侧壁和底部表面进行刻蚀，使所述开口202的侧壁向衬底内凹陷，使所述开口202的侧壁与衬底200表面呈“Σ”形。
其中，所述各向异性的干法刻蚀工艺的参数包括：刻蚀气体包括氯气、溴化氢或氯气和溴化氢的混合气体，溴化氢的流量为200标准毫升每分钟～800标准毫升每分钟，氯气的流量为20标准毫升每分钟～100标准毫升每分钟，惰性气体的流量为50标准毫升每分钟～1000标准毫升每分钟，刻蚀腔室的压力为2毫托～200毫托，刻蚀时间为15秒～60秒。
所述各向异性的湿法刻蚀工艺的刻蚀液为碱性溶液，所述碱性溶液为氢氧化钾(KOH)、氢氧化钠(NaOH)、氢氧化锂(LiOH)、氨水(NH4OH)或四甲基氢氧化铵(TMAH)中的一种或多种组合。所述各向异性的湿法刻蚀工艺在<111>晶向上的刻蚀速率最慢，在本实施例中，所述衬底200表面的晶向为<100>或<110>，能够使所形成沟槽的侧壁形成顶角，且所述顶角向衬底200内凹陷。
在另一实施例中，所形成的晶体管为NMOS晶体管，而NMOS晶体管的载流子为电子；由于电子的迁移能力较高，因此，所形成的开口侧壁垂直于衬底200表面，即能够向沟道区提供足够大的应力。形成所述开口的刻蚀工艺为各向异性的干法刻蚀工艺。所述衬底200为硅衬底，所述各向异性的干法刻蚀工艺的参数包括：刻蚀气体包括氯气、溴化氢或氯气和溴化氢的混合气体，溴化氢的流量为200标准毫升每分钟～800标准毫升每分钟，氯气的流量为20标准毫升每分钟～100标准毫升每分钟，惰性气体的流量为50标准毫升每分钟～1000标准毫升每分钟，刻蚀腔室的压力为2毫托～200毫托，刻蚀时间为15秒～60秒。
请参考图8，图8的方向与图6一致，在所述开口202(如图6和图7所示)内形成应力层203。
所述应力层203的材料为硅锗或碳化硅。在本实施例中，所形成的晶体管为PMOS晶体管，因此所述应力层203的材料为硅锗，所述应力层203能够对栅极结构201底部的衬底200提供压应力，以提高空穴在沟道区的迁移率。在所述应力层203内，还掺杂有P型离子，以便在栅极结构201两侧的衬底200内形成源区和漏区。在其它实施例中，所述晶体管为NMOS晶体管，所述应力层的材料为碳化硅。
所述应力层203的形成步骤包括：在所述开口202的侧壁和底部表面形成种子层；在所述种子层表面形成填充满所述开口202的应力材料层。所述种子层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述种子层用于外延生长应力材料层。
在本实施例中，所述种子层的形成工艺为原子层沉积工艺，所述原子层沉积工艺能够形成厚度较薄的种子层，且采用原子层沉积工艺形成的种子层具有良好的阶梯覆盖能力，能够紧密覆盖于开口202的侧壁和底部表面。
所述应力材料层的形成工艺为选择性外延沉积工艺。本实施例中，所述应力材料层的材料为硅锗，形成工艺为选择性外延沉积工艺，包括：温度为500摄氏度～800摄氏度，气压为1托～100托，沉积气体包括硅源气体(SiH4或SiH2Cl2)和锗源气体(GeH4)，所述硅源气体和锗源气体的流量为1标准毫升/分钟～1000标准毫升/分钟。此外，所述选择性外延沉积工艺的气体还包括HCl和H2，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟，H2的流量为0.1标准升/分钟～50标准升/分钟。
在本实施例中，在所述选择性外延沉积工艺过程中，能够以原位掺杂工艺在应力材料层内掺杂P型离子，所述P型离子包括硼离子或铟离子；所述原位掺杂工艺能够调控源区或漏区内的掺杂离子分布和掺杂离子浓度，从而能够避免掺杂离子发生扩散，抑制短沟道效应。在其它实施例中，能够在形成应力层203之后，或在后续形成覆盖层之后，以离子注入工艺在所述应力层203内掺杂n型离子。
请参考图9，在所述衬底200和应力层203表面形成初始覆盖层204，所述初始覆盖层204的材料为非晶态半导体材料。
所述初始覆盖层204后续用于形成位于应力层203表面的覆盖层，所述覆盖层在后续通过金属硅化工艺，能够形成以金属硅化物为材料的电接触层。在本实施例中，所述初始覆盖层204的材料为非晶硅。在其它实施例中，所述初始覆盖层204内还能够掺杂硼离子、磷离子或碳离子，即所述初始覆盖层204的材料为非晶硼化硅、非晶磷化硅或非晶碳化硅。
在本实施例中，由于所述应力层203的材料为硅锗，而硅锗在高温制程中容易发生再结晶；当所述应力层203的顶部面积较大时，经过所述再结晶的过程，容易使所述应力层203产生晶向为<111>的表面，进而致使应力层203表面形成凹陷等缺陷；所述应力层203表面的凹陷容易俘获电荷，或在后续工艺中附着副产物，继而引起漏电流等问题，使所形成的晶体管的性能下降。
为了避免后续工艺中的高温制程对应力层203的形貌造成损害，本实施例中，在所述衬底200和应力层203表面形成所述初始覆盖层204，并通过晶态工艺使位于应力层203表面的部分初始覆盖层204发生结晶，因而，能够仅在应力层203表面形成晶态的覆盖层，而应力层203以及衬底200不会受到高温制程的损伤。
所述初始覆盖层204的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在本实施例中，所述初始覆盖层204的材料为非晶硅，形成所述初始覆盖层204的工艺参数包括：温度300℃～700℃，压力5torr～500torr。
由于形成所述初始覆盖层204的温度较低，因此不会引起所述应力层203发生再结晶，从而保证了应力层203的形貌和性能良好。
所述初始覆盖层204的厚度为20埃～500埃。所述初始覆盖层204的厚度需要大于或等于所需形成的覆盖层厚度；同时，由于后续的晶态工艺对所述初始覆盖层204的作用深度有限，因此，所述初始覆盖层204的厚度也不宜过厚，否则后续进行的晶态工艺将难以作用于靠近应力层203表面的部分初始覆盖层204，则所述初始覆盖层204无法以应力层203表面作为种子层进行结晶。
请参考图10，采用晶态工艺使位于应力层203表面的部分初始覆盖层204转变为覆盖层205，所述覆盖层205的材料为晶态半导体材料。
所述晶态工艺用于使位于应力层203表面的部分初始覆盖层204发生结晶，从而形成晶态材料的覆盖层205。
在本实施例中，所述晶态工艺为激光退火工艺，所述激光退火工艺能够对局部区域进行退火，从而能够仅对位于应力层203表面的初始覆盖层204进行退火，则能够仅在所述应力层203表面形成覆盖层205。而且，在激光退火过程中，由于所述应力层203具有晶格结构，所述初始覆盖层204以所述应力层203表面作为种子层进行结晶，直至位于应力层203表面的部分初始覆盖层204转化为晶态的覆盖层205。
而且，所述激光退火的温度较低，而且所述温度低于硅锗材料发生再结晶的温度，从而能够避免所述应力层203在所述激光退火工艺中因发生再结晶而受到损伤。
在本实施例中，所述激光退火采用的激光为准分子激光，由于所述准分子激光的波长较小，所述准分子激光的吸收深度(absorption depth)较小，采用所述准分子激光进行激光退火工艺时，仅能够作用于厚度较小的材料，因此，所述激光退火能够在使初始覆盖层204结晶的同时，不会对所述应力层203造成损伤。
本实施例中，所述激光退火的工艺参数包括：激光波长小于600纳米、温度1000℃～1600℃、时间为10纳秒～1000纳秒。
其中，通过调节所述激光退火工艺参数，例如时间和温度，能够对所形成的覆盖层205的厚度进行调控，以使所形成的覆盖层205的厚度达到预设厚度。本实施例中，所述覆盖层205的厚度为20埃～500埃。
请参考图11，在所述晶态工艺之后，去除未转变为覆盖层205的初始覆盖层204(如图10所示)。
由于所述晶态工艺使位于应力层203表面的初始覆盖层204(如图10所示)结晶以形成覆盖层205，而所述衬底200表面或覆盖层205表面具有剩余的初始覆盖层204，因此需要去除剩余的初始覆盖层204以进行后续工艺。
在本实施例中，去除所述初始覆盖层204的工艺为湿法刻蚀工艺。所述湿法刻蚀工艺对于所述初始覆盖层204以及衬底200或覆盖层205之间具有较高的刻蚀选择比，因此对所述衬底200和覆盖层205的所述较小。在本实施例中，所述湿法刻蚀工艺的刻蚀液为盐酸溶液、四甲基氢氧化铵溶液、氨水或氢氧化钾溶液。
在一实施例中，所形成的晶体管为高k金属栅(High k Metal Gate，简称HKMG)晶体管，形成所述晶体管的工艺包括后栅(Gate Last)工艺。具体的，在去除初始覆盖层204之后，在所述衬底200和覆盖层205表面形成介质层，所述介质层暴露出所述栅极结构201的顶部表面；去除所述栅电极层，在所述介质层内形成栅极开口；在所述栅极开口的底部表面形成高k介质层；在所述高k介质层表面形成金属栅。
在一实施例中，在去除未形成覆盖层205的初始覆盖层204之后，采用金属硅化工艺使所述覆盖层205转化为电接触层，所述电接触层的材料为金属硅化物。所述金属硅化工艺包括：在所述衬底200、覆盖层205和栅极结构201表面形成金属层；采用第一退火工艺使金属层内的金属原子向覆盖层205内扩散，使覆盖层205转化为电接触层；在所述第一退火工艺之后，去除剩余的金属层。在一实施例中，在去除剩余的金属层205之后，还能够进行第二退火工艺；所述第二退火工艺用于使金属原子在电接触层内的分布更为均匀。所述第二退火工艺与第一退火工艺相同或不同。
综上，本实施例中，衬底内的开口内形成应力层之后，在所述衬底和应力层表面形成初始覆盖层；由于所述初始覆盖层的材料为非晶态半导体材料，因此，形成所述初始覆盖层的工艺温度较低，不易造成所述应力层因发生再结晶而发生形变。之后，采用晶态工艺使位于应力层表面的部分初始覆盖层形成覆盖层，所述覆盖层的材料为晶态半导体材料；由于所述晶态工艺仅用于使位于应力层表面的部分初始覆盖层发生结晶，因此晶态工艺的温度较低，能够在形成晶态半导体材料的同时，避免所述应力层因高温而发生再结晶。因此，所述应力层在形成覆盖层的过程中不会发生形变，避免了所形成的应力层和覆盖层表面产生缺陷，能够有效地避免漏电流的产生，提高了所形成的半导体结构的性能和良率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底内形成开口；
在所述开口内形成应力层；
在所述衬底和应力层表面形成初始覆盖层，所述初始覆盖层的材料为非晶态半导体材料；
采用晶态工艺使位于应力层表面的部分初始覆盖层转变为覆盖层，所述覆盖层的材料为晶态半导体材料；
在所述晶态工艺之后，去除未转变为覆盖层的初始覆盖层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始覆盖层的材料为非晶硅、非晶硼化硅、非晶磷化硅或非晶碳化硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始覆盖层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始覆盖层的厚度为20埃～500埃。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述晶态工艺为激光退火工艺。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述激光退火采用的激光为准分子激光。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述激光退火的工艺参数包括：激光波长小于600纳米、温度为1000℃～1600℃、时间为10纳秒～1000纳秒。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除未转变为覆盖层的初始覆盖层的工艺为湿法刻蚀工艺。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀液为盐酸溶液、四甲基氢氧化铵溶液、氨水或氢氧化钾溶液。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述应力层的形成步骤包括：在所述衬底内形成开口；在所述开口内形成应力层。
11.如权利要求1或10所述的半导体结构的形成方法，其特征在于，所述应力层的材料为硅锗或碳化硅。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述应力层的形成工艺包括选择性外延沉积工艺。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述应力层的材料为硅锗时，所述选择性外延沉积工艺的温度为500℃～800℃，气压为1托～100托，沉积气体包括硅源气体和锗源气体，所述硅源气体和锗源气体的流量为1标准毫升/分钟～1000标准毫升/分钟。
14.如权利要求11所述的半导体结构的形成方法，其特征在于，所述应力层的材料为硅锗时，所述开口的形成步骤包括：采用各向异性的干法刻蚀工艺在栅极结构两侧的衬底内形成初始开口；采用各向异性的湿法刻蚀工艺对所述开口的侧壁和底部表面进行刻蚀，使所述开口的侧壁向衬底内凹陷，使所述开口的侧壁与衬底表面呈Σ型。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述衬底表面的晶向为<100>或<110>。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述衬底表面形成栅极结构，所述开口位于所述栅极结构两侧的衬底内。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅极层和栅介质层两侧侧壁和衬底表面的侧墙。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料为氧化硅；所述栅电极层的材料为多晶硅。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，还包括：在去除初始覆盖层之后，在所述衬底和覆盖层表面形成介质层，所述介质层暴露出所述栅极结构的顶部表面；去除所述栅电极层，在所述介质层内形成栅极开口；在所述栅极开口的底部表面形成高k介质层；在所述高k介质层表面形成金属栅。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，在去除未形成覆盖层的初始覆盖层之后，采用金属硅化工艺使所述覆盖层转化为电接触层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510189778.6A CN106158654B (zh) | 2015-04-20 | 2015-04-20 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510189778.6A CN106158654B (zh) | 2015-04-20 | 2015-04-20 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158654A true CN106158654A (zh) | 2016-11-23 |
| CN106158654B CN106158654B (zh) | 2019-04-26 |
Family
ID=58058311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510189778.6A Active CN106158654B (zh) | 2015-04-20 | 2015-04-20 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158654B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786446A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 半导体装置及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0159935A2 (en) * | 1984-04-13 | 1985-10-30 | Fairchild Semiconductor Corporation | Method for inhibiting dopant out-diffusion |
| EP0167391A2 (en) * | 1984-07-02 | 1986-01-08 | Sharp Kabushiki Kaisha | Method of manufacturing semiconductor devices |
| US20070187727A1 (en) * | 2006-02-16 | 2007-08-16 | Shyh-Fann Ting | Semiconductor mos transistor device and method for making the same |
| WO2010037036A1 (en) * | 2008-09-29 | 2010-04-01 | Advanced Micro Devices, Inc. | Methods for fabricating mos devices having highly stressed channels |
| CN102569088A (zh) * | 2010-12-30 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件结构和制作该半导体器件结构的方法 |
| CN104347512A (zh) * | 2013-08-07 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
-
2015
- 2015-04-20 CN CN201510189778.6A patent/CN106158654B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0159935A2 (en) * | 1984-04-13 | 1985-10-30 | Fairchild Semiconductor Corporation | Method for inhibiting dopant out-diffusion |
| EP0167391A2 (en) * | 1984-07-02 | 1986-01-08 | Sharp Kabushiki Kaisha | Method of manufacturing semiconductor devices |
| US20070187727A1 (en) * | 2006-02-16 | 2007-08-16 | Shyh-Fann Ting | Semiconductor mos transistor device and method for making the same |
| WO2010037036A1 (en) * | 2008-09-29 | 2010-04-01 | Advanced Micro Devices, Inc. | Methods for fabricating mos devices having highly stressed channels |
| CN102569088A (zh) * | 2010-12-30 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件结构和制作该半导体器件结构的方法 |
| CN104347512A (zh) * | 2013-08-07 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786446A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 半导体装置及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158654B (zh) | 2019-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106920776B (zh) | 鳍式晶体管的形成方法 | |
| JP5785496B2 (ja) | ファセットされたシリサイドコンタクトを有する半導体デバイス及び関連する製造方法 | |
| KR101374461B1 (ko) | 반도체 소자의 접촉 구조 | |
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| CN106486375B (zh) | 半导体结构的形成方法 | |
| CN106486350B (zh) | 半导体结构的形成方法 | |
| CN105514041B (zh) | 晶体管的形成方法 | |
| CN105551958B (zh) | 晶体管的形成方法 | |
| CN104616979A (zh) | 半导体器件的形成方法 | |
| CN104241130B (zh) | Pmos晶体管及其形成方法、半导体器件及其形成方法 | |
| CN104752216B (zh) | 晶体管的形成方法 | |
| CN105226021A (zh) | 半导体结构及其形成方法 | |
| CN104465376B (zh) | 晶体管及其形成方法 | |
| CN106571298A (zh) | 半导体结构的形成方法 | |
| CN106158654A (zh) | 半导体结构的形成方法 | |
| CN106158643B (zh) | 晶体管的形成方法 | |
| CN104217957A (zh) | 晶体管及其形成方法 | |
| CN104347508A (zh) | 半导体结构及其形成方法 | |
| CN105826232B (zh) | 半导体结构的形成方法 | |
| CN105336616A (zh) | 半导体结构的形成方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 | |
| CN104425379A (zh) | 半导体器件的形成方法 | |
| CN105575808B (zh) | 半导体结构的形成方法 | |
| CN104465377A (zh) | Pmos晶体管及其形成方法 | |
| CN104183489B (zh) | 晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |