CN105990369B - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN105990369B
CN105990369B CN201510098097.9A CN201510098097A CN105990369B CN 105990369 B CN105990369 B CN 105990369B CN 201510098097 A CN201510098097 A CN 201510098097A CN 105990369 B CN105990369 B CN 105990369B
Authority
CN
China
Prior art keywords
hole
memory
wiring board
face
semiconductor storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510098097.9A
Other languages
English (en)
Other versions
CN105990369A (zh
Inventor
渡边胜好
中村三昌
松浦永悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Asahi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Co Ltd filed Critical Asahi Co Ltd
Publication of CN105990369A publication Critical patent/CN105990369A/zh
Application granted granted Critical
Publication of CN105990369B publication Critical patent/CN105990369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施方式可通过组装后的动作测试而容易地检查存储器与控制器之间的信号的状态。实施方式的半导体存储装置包括：布线衬底；存储器；键合线，将布线衬底与存储器电连接；存储器控制器；及绝缘树脂层。布线衬底包括：键合垫，设置在第一面，且具有接合着键合线的接合部、及通孔焊盘部；通孔，於俯視方向上，以与通孔焊盘部重叠的方式贯通布线衬底；以及连接垫，以与通孔重叠的方式设置在第二面，且经由通孔与键合垫电连接，并且以包含通孔的一部分的方式在第二面露出。

Description

半导体存储装置
[相关申请案]
本申请案享有以日本专利申请案2014-188533号(申请日：2014年9月17日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
实施方式的发明涉及一种半导体存储装置。
背景技术
作为半导体存储装置的一种的eMMC(embedded MultiMedia Card(嵌入式多媒体卡)：eMMC)等控制器组入型NAND(Not-And，与非)闪速存储器不仅能够进行高速动作，而且具有低耗电或面积小等优点。
在制造半导体存储装置时，进行动作测试，该动作测试是检查在组装后是否正常地进行动作。在NAND闪速存储器的动作测试中，例如使探针引脚与露出在封装体表面的外部连接端子接触，使用存储器测试仪等进行如下检查：是否能准确地选择存储单元，或者是否能将数据准确地写入到所选择的存储单元，进而是否能在规定的访问时间读出所写入的数据。
然而，在控制器组入型NAND闪速存储器的动作测试中，难以辨别存储器部分的不良与存储器控制器部分的不良。在控制器组入型NAND闪速存储器中，因为将存储器与存储器控制器作为一个封装体密封，所以存储器与存储器控制器的连接部不会露出到封装体表面。因此，通过动作测试来调查存储器与存储器控制器之间的信号的状态时必须在组装后进行模塑树脂等的加工等，并不容易。
发明内容
本发明的实施方式是一种具备存储器与控制器的控制器组入型半导体存储装置，可通过组装后的动作测试而容易地检查存储器与控制器之间的信号的状态。
实施方式的半导体存储装置包括：布线衬底，具有相互对向的第一面及第二面；存储器，搭载在第一面；键合线，将布线衬底与存储器电连接；存储器控制器，搭载在第一面，且经由布线衬底与存储器电连接；以及绝缘树脂层，密封存储器、存储器控制器、及键合线。布线衬底包括：键合垫，设置在第一面，且具有接合着键合线的接合部、及通孔焊盘部；通孔，於俯視方向上，以与通孔焊盘部重叠的方式贯通布线衬底；以及连接垫，以与通孔重叠的方式设置在第二面，且经由通孔与键合垫电连接，并且以包含通孔的一部分的方式在第二面露出。
附图说明
图1是表示半导体存储装置的构造例的图。
图2是半导体存储装置的放大图。
图3是表示半导体存储装置的平面布局例的俯视图。
图4是焊垫部的局部放大图。
图5是焊垫部的局部放大图。
图6是表示焊垫部中的连接垫的布局例的图。
图7是表示连接垫的平面形状的图。
图8是表示连接垫的平面形状的图。
具体实施方式
下面，参照附图对实施方式进行说明。此外，附图是示意性的图，存在例如厚度与平面尺寸的关系、各层的厚度的比率等与现实不同的情况。另外，在实施方式中，对实质上相同的构成要素标注相同的符号，并省略说明。
图1是表示半导体存储装置的构造例的图。图1所示的半导体存储装置10包括布线衬底1、存储器2、存储器控制器3、键合线4、绝缘树脂层5、及导电层6。
布线衬底1具有第一面及第二面。布线衬底1的第一面相当于图1中的布线衬底1的上表面，第二面相当于图1中的布线衬底1的下表面。
存储器2搭载在布线衬底1的第一面。存储器2具有例如多个半导体芯片的积层，多个半导体芯片是以隔着粘着层而一部分重叠的方式相互粘着。多个半导体芯片通过利用打线接合将设置在各个半导体芯片的电极垫连接而电连接。作为半导体芯片，可使用例如具有NAND闪速存储器等存储元件的存储器芯片等。此时，半导体芯片除了具备存储单元以外，还可以具备解码器等。
存储器控制器3搭载在布线衬底1的第一面，且经由布线衬底1与存储器2电连接。存储器控制器3控制对存储器2的数据的写入及数据的读出等动作。存储器控制器3包含半导体芯片，通过利用例如打线接合将设置在半导体芯片的电极垫与设置在布线衬底1的键合垫等连接垫连接而与布线衬底1电连接。
作为存储器2及存储器控制器3与布线衬底1的连接方法，并不限定于打线接合，也可以使用倒装芯片接合或捲带式自动接合(Tape Automated bonding)等无线接合。另外，也可以使用将存储器2的芯片与存储器控制器3的芯片积层在布线衬底1的TSV(ThroughSilicon Via(硅穿孔)：TSV)方式等三维封装构造。
键合线4将布线衬底1与存储器2电连接。由此，键合线4电连接在存储器2与存储器控制器3的连接部。作为键合线4，可使用例如金、银、铜、铝等。另外，也可以设置多条键合线作为键合线4。
绝缘树脂层5含有无机填充材料(例如SiO2)，使用例如将该无机填充材料与有机树脂等混合而成的密封树脂并利用转注成形法、压缩成形法、射出成形法等成形法而形成。
导电层6设置在布线衬底1的第二面。导电层6具有作为外部连接端子的功能。例如经由外部连接端子将信号及电源电压等供给到存储器控制器3。此时，也可以经由外部连接端子将电源电压供给到存储器2。导电层6由例如金、铜、焊锡等形成。也可以使用例如锡-银系、锡-银-铜系的无铅焊锡。另外，也可以通过积层多种金属材料而设置导电层6。此外，在图2中，虽形成了含有导电球的导电层6，但也可以形成含有凸块的导电层6。
进而，在图2中表示图1所示的半导体存储装置10的局部放大图。如图2所示，布线衬底1包括绝缘层11、布线层12、布线层13、阻焊剂14、阻焊剂15、通孔16a、及通孔16b。
绝缘层11设置在布线衬底1的第一面与第二面之间。作为绝缘层11，可使用例如半导体衬底、玻璃衬底、陶瓷衬底、或玻璃环氧化物等树脂衬底等。
布线层12设置在布线衬底1的第一面。布线层12具有包含键合垫121与布线122的多个导电层。
键合垫121包括：接合部121a，接合着键合线4；及通孔焊盘部121b，与接合部121a并列设置。另外，也可以设置多个键合垫作为键合垫121。进而，在图2中，表示了通过楔形接合(wedge bonding)将键合线4接合的例子，但并不限定于此，也可以通过球形接合(ballbonding)将键合线4接合。
布线层13设置在布线衬底1的第二面。布线层13具有包含在表面未设置导电层6的连接垫131a及在表面设置着导电层6的连接垫131b的多个导电层。连接垫131a的表面在第二面露出，连接垫131b的表面被导电层6覆盖。
连接垫131a具有作为测试垫的功能，该测试垫用来在动作测试中检查存储器2与存储器控制器3之间的信号的状态。例如，可通过使探针引脚与连接垫131a接触，而使用存储器测试仪等进行动作测试。连接垫131a也可以电连接在存储器2与存储器控制器3的连接节点。连接垫131a只要至少包含通孔16a的一部分便可，也可以只将例如第二面中的通孔16a的露出面看作连接垫131a。
连接垫131b具有作为用来形成导电层6的焊盘的功能。连接垫131b的直径也可以大于连接垫131a的直径。另外，连接垫131b也可以电连接在其他连接布线。
布线层12及布线层13含有例如铜、银、金、或镍等。例如，也可以通过利用电解镀敷法或无电镀敷法等形成包含所述材料的镀膜而形成布线层12及布线层13。另外，也可以使用导电膏形成布线层12及布线层13。
阻焊剂14设置在布线层12上，且具有开口部。阻焊剂14的开口部设置在例如键合垫121的至少一部分上。此外，在图2中，虽在布线122上形成着阻焊剂14，但在布线122之外的部分上形成开口部。
阻焊剂15设置在布线层13上，且具有开口部。阻焊剂15的开口部设置在例如连接垫131a及连接垫131b的至少一部分上。
作为阻焊剂14及阻焊剂15，可使用例如绝缘性树脂材料，例如可使用紫外线硬化型树脂或热硬化型树脂等。另外，可通过例如蚀刻等在阻焊剂14及阻焊剂15的一部分形成开口部。
通孔16a与键合垫121的通孔焊盘部121b重叠，且贯通布线衬底1。通过使通孔16a与通孔焊盘部121b重叠，可抑制面积增大。此时，优选为不使通孔16a与键合垫121的接合部121a重叠。另外，通孔16a也可以不将通孔焊盘部121b贯通。
通孔16a的至少一部分包含在连接垫131a的一部分。通孔16a将键合垫121与连接垫131a电连接。通孔16a也可以不贯通连接垫131a。通孔16a的直径优选为例如80μm以下。
通孔16b通过贯通布线衬底1，而将布线122与连接垫131b电连接。通孔16b可不贯通布线122及设置在第二面的连接垫。通孔16b的直径可与通孔16a的直径相等，或者也可以大于通孔16a的直径。
通孔16a及通孔16b包括：导体层，沿例如贯通绝缘层11的开口的内壁而设置；及塞孔材料，填充在导体层的内侧。开口是使用例如激光而形成。导体层含有铜、银、金、或镍等。例如，也可以通过利用电解镀敷法或无电镀敷法等形成包含所述材料的镀膜而形成导体层。另外，也可以使用导电膏形成导体层。也可以通过与导体层相同的步骤形成键合垫121、布线122、连接垫131a、及连接垫131b中的至少一个。塞孔材料是使用例如绝缘性材料或导电性材料而形成。此外，并不限定于此，例如也可以通过镀铜等在开口内填充导电性材料，由此形成通孔16a及通孔16b。
如上所述，在本实施方式中，将用来在动作测试中检查存储器与存储器控制器之间的信号的连接垫(测试垫)形成在布线衬底的第二面。由此，在半导体存储装置中，可通过组装后的动作测试而容易地检查存储器与存储器控制器之间的信号的状态。
在设置连接垫的情况下，必须使连接垫的间距较宽。此时，为了确保连接垫的形成区域，考虑例如在远离键合垫的位置配置连接垫。然而，如果连接垫的位置远离键合垫的位置，那么布线长度会变长，因此，寄生电容、寄生电阻、寄生电感等变大，而成为传输线路的特性阻抗下降的原因。
相对于此，在本实施方式中，在布线衬底的第一面以与键合垫的通孔焊盘部重叠的方式形成通孔，在布线衬底的第二面形成包含通孔的一部分的连接垫。由此，寄生电容、寄生电阻、寄生电感等变小，从而可抑制动作速度的下降。
进而，参照图3对图1所示的半导体存储装置10的上表面布局例进行说明。图3是表示半导体存储装置的上表面布局例的俯视图。此外，在图3中，为了方便起见，而省略绝缘树脂层5。
在图3所示的半导体存储装置10中，将存储器2及存储器控制器3搭载在布线衬底1上，且设置有焊垫部120，该焊垫部120具有经由键合线4而与存储器2电连接的键合垫121等多个连接垫。此外，在图3中，焊垫部120设置在两个部位，但并不限定于此。
在图4中表示焊垫部120的局部放大图。在图4中，图示着平面形状为长方形状的键合垫121。这样一来，键合垫121的平面形状为具有长轴与短轴的形状，且接合部121a及通孔焊盘部121b沿长轴方向并列设置。
进而，多个键合垫121是以长轴方向的朝向互不相同的方式，沿短轴方向隔开而并列设置。并不限定于此，也能以长轴方向的朝向相同的方式，并列设置键合垫121。
此时，键合垫121的长轴方向的长度(L1)例如为360μm以下，优选为例如356μm以下。如果考虑通孔16a的位置对准精度等，那么键合垫121的短轴方向的长度(L2)优选为例如大于60μm，且为190μm以下，进而优选为180μm以下，进而更优选为150μm以下。
自接合部121a到通孔16a的长度(L3)优选为例如65μm以下。此处，将自接合部121a的中心到通孔16a的中心为止的长度设为L3。在短轴方向上相邻的键合垫121的间隔(L4)优选为40μm以下，进而优选为30μm以下。
如果考虑键合垫121的蚀刻性等，那么在短轴方向上相邻的键合垫121的通孔16a的短轴方向的间隔(L5)优选为大于90μm，且为220μm以下，进而优选为190μm以下。此处，将自成为基准的通孔16a的中心到相邻的键合垫121的通孔16a的中心为止的长度设为通孔16a的间隔。如果考虑衬底制造性或可靠性，那么在短轴方向上相邻的键合垫121的通孔16a的最短距离(L6，也称作间隙)优选为200μm以下。此处，将自成为基准的通孔16a的周缘到相邻的通孔16a的周缘为止的最短距离设为L6。此外，不用于动作测试的连接垫的尺寸并不限定于此，例如，也可以小于键合垫121。
键合垫121的平面形状并不限定于长方形状。图5是包含平面形状为多边形状的键合垫121的焊垫部120的局部放大图。
图5所示的键合垫121是具有T字型平面形状的键合垫，该T字型平面形状是使图4所示的键合垫121的接合部121a的宽度比通孔焊盘部121b的宽度窄而成。此时，短轴方向的接合部121a的宽度(L2b)优选为例如60μm以上，且小于190μm，进而优选为小于180μm，进而更优选为小于150μm。
进而，图5所示的多个键合垫121是以长轴方向的朝向互不相同的方式，沿短轴方向隔开而并列设置。即，该图5所示的多个键合垫121是呈锯齿状排列而设置在布线衬底1的第一面。此时，多个键合垫121是以在相邻的两个以上的键合垫121中短轴方向上的通孔16a的间隔成为通孔焊盘部121b的宽度以下的方式隔开且并列设置。即，相邻的两个以上的键合垫121的通孔焊盘部121b的间隔在俯视时比图4所示的通孔焊盘部121b的间隔窄。
在以与键合垫121的通孔焊盘部121b重叠的方式配置通孔16a的情况下，必须使键合垫121的宽度较宽，而布线设计的自由度下降，随之的电特性的恶化或因布线长度变长而导致的成本增加等成为问题。对此，通过像图5所示那样使键合垫121的接合部的宽度比通孔焊盘部121b窄，可提高布线设计的自由度。
接着，参照图6对所述焊垫部中的连接垫的布局例进行说明。如图6的上段所示，在焊垫部120，将成为电源端子(VCC、VCCQ、VSS)、输入输出端子(IO0～IO7)、数据选通信号端子(DQS)、读取执行信号端子(RE)的合计二十个连接垫隔开而并列设置。此外，焊垫的排列顺序并不限定于此，根据存储器芯片或存储器控制器的端子的位置而设计。另外，也可以设置除此以外的连接垫。
电源端子是用来供给电源电压VCC、输入输出电路用电源电压VCCQ、电源电压VSS的端子。输入输出端子是用来输入输出指令、地址、程序数据及读取数据中的至少一个的端子。数据选通信号端子是输出数据选通信号DQS的端子，该数据选通信号DQS控制在存储器与存储器控制器之间收发数据的时序。作为数据选通信号，也可以使用差动信号(DQS0、DQSZ0)。读取执行信号端子是用来指示读出动作等的状态引脚(status pin)。作为读取执行信号，也可以使用差动信号(RE0、REZ0)。
所述二十个连接垫中，作为动作测试用测试垫所必需的连接垫为RE0、REZ0、IO0～IO7、DQS0、DQSZ0这共计十二个。此时，RE0、REZ0这两个端子多配置在焊垫密度相对较低的位置，因此，窄间距化的必要性较低。此处，对将IO0～IO7、DQS0、DQSZ0这共计十个连接垫(端子)设为窄间距用测试垫的布局例进行说明。将除此以外的测试垫也称为普通连接垫。
例如，在为了作为动作测试用测试垫发挥功能而使用图4所示的平面形状的键合垫121作为所述十个连接垫的情况下，如图6的中段所示，在包含IO0～IO7、DQS0、DQSZ0端子及电源端子的十八个端子中，连接垫的间距(连接垫的中心部间的间隔)的总长度L在L2＝180μm时，成为(210μm(窄间距用测试垫-窄间距用测试垫间的间距)×7)+(150μm(窄间距用测试垫-普通连接垫间的间距)×6)+(90μm(普通连接垫-普通连接垫间的间距)×4)＝2730μm，进而在L2＝150μm时，成为(180μm(窄间距用测试垫-窄间距用测试垫间的间距)×7)+(135μm(窄间距用测试垫-普通连接垫间的间距)×6)+(90μm(普通连接垫-普通连接垫间的间距)×4)＝2430μm。
相对于此，在为了作为动作测试用测试垫发挥功能而使用图5所示的平面形状的键合垫121作为所述十个连接垫的情况下，所述总长度L在L2＝180μm时，成为(150μm(窄间距用测试垫-窄间距用测试垫间的间距)×7)+(150μm(窄间距用测试垫-普通连接垫间的间距)×6)+(90μm(普通连接垫-普通连接垫间的间距)×4)＝2430μm，进而在L2＝150μm时，成为(135μm(窄间距用测试垫-窄间距用测试垫间的间距)×7)+(135μm(窄间距用测试垫-普通连接垫间的间距)×6)+(90μm(普通连接垫-普通连接垫间的间距)×4)＝2215μm。这样一来，通过使用图5所示的平面形状的键合垫构成测试垫，可实现更窄间距化。
接着，参照图7及图8对连接垫131a的平面形状进行说明。图7及图8是表示连接垫的平面形状的图。
图7所示的连接垫131a的平面形状为圆形。此时，也可以只将通孔16a的露出面看作连接垫131a。另外，图8所示的连接垫131a的平面形状为矩形。此时，也可以在例如短轴方向上，使连接垫131a延伸。这样一来，通过将连接垫131a形成为大于通孔16a的直径，而使例如存储器测试仪的探针引脚等变得易于接触，从而可容易地进行动作测试。
此外，本实施方式是作为示例而提出的，并非意图限定发明的范围。这些新颖的实施方式能以其他各种形态实施，且可在不脱离发明主旨的范围内，进行各种省略、替换、变更。这些实施方式及其变化包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
1 布线衬底
2 存储器
3 存储器控制器
4 键合线
5 绝缘树脂层
6 导电层
10 半导体存储装置
11 绝缘层
12 布线层
13 布线层
14 阻焊剂
15 阻焊剂
16a 通孔
16b 通孔
120 焊垫部
121 键合垫
121a 接合部
121b 通孔焊盘部
122 布线
131a 连接垫
131b 连接垫

Claims (7)

1.一种半导体存储装置，其特征在于包括：
布线衬底，包括相互对向的第一面及第二面；
存储器，搭载在所述第一面；
键合线，将所述布线衬底与所述存储器电连接；
存储器控制器，搭载在所述第一面，且经由所述布线衬底与所述存储器电连接；以及
绝缘树脂层，密封所述存储器、所述存储器控制器、以及所述键合线；
并且
所述布线衬底包括：
键合垫，设置在所述第一面，且包括接合着所述键合线的接合部、以及通孔焊盘部；
通孔，于俯视 方向上，以与所述通孔焊盘部重叠的方式贯通所述布线衬底；以及
连接垫，以与所述通孔重叠的方式设置在所述第二面，且经由所述通孔与所述键合垫电连接，且以包含所述通孔的一部分的方式在所述第二面露出。
2.根据权利要求1所述的半导体存储装置，其特征在于包括：
多个所述键合垫，这多个键合垫呈锯齿状排列设置在所述第一面。
3.根据权利要求1所述的半导体存储装置，其特征在于：
所述连接垫作为用来输入输出指令、地址、编程数据及读取数据中的至少一个的端子或数据选通信号端子的测试垫而发挥功能。
4.根据权利要求1所述的半导体存储装置，其特征在于：
所述连接垫作为测试垫而发挥功能。
5.根据权利要求1至4中任一项所述的半导体存储装置，其特征在于：
作为所述键合垫，包含具备所述接合部的多个键合垫，所述接合部沿长轴方向与所述通孔焊盘部并列设置，且具有比所述通孔焊盘部的宽度窄的宽度；并且
所述多个键合垫是以所述长轴方向的朝向互不相同的方式隔开且并列设置。
6.根据权利要求5所述的半导体存储装置，其特征在于：
所述通孔的直径为80μm以下；并且
相邻的两个以上的所述键合垫的所述通孔的间隔为所述通孔焊盘部的宽度以下。
7.根据权利要求1至4中任一项所述的半导体存储装置，其特征在于：
所述连接垫的平面形状为矩形状。
CN201510098097.9A 2014-09-17 2015-03-05 半导体存储装置 Active CN105990369B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014188533A JP2016062212A (ja) 2014-09-17 2014-09-17 半導体記憶装置
JP2014-188533 2014-09-17

Publications (2)

Publication Number Publication Date
CN105990369A CN105990369A (zh) 2016-10-05
CN105990369B true CN105990369B (zh) 2019-11-08

Family

ID=55797808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510098097.9A Active CN105990369B (zh) 2014-09-17 2015-03-05 半导体存储装置

Country Status (3)

Country Link
JP (1) JP2016062212A (zh)
CN (1) CN105990369B (zh)
TW (1) TWI585877B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153619A (ja) * 2018-02-28 2019-09-12 東芝メモリ株式会社 半導体装置
CN111247636B (zh) * 2018-03-22 2024-04-19 闪迪技术有限公司 包含具有贯穿衬底通孔结构的键合芯片组件的三维存储器件及其制造方法
JP2020047664A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置および半導体装置の作製方法
JP2022118876A (ja) 2021-02-03 2022-08-16 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1493059A (zh) * 2001-02-28 2004-04-28 ������������ʽ���� 存储卡及其制造方法
CN101388389A (zh) * 2007-09-12 2009-03-18 株式会社瑞萨科技 半导体器件
CN203519662U (zh) * 2013-09-26 2014-04-02 北大方正集团有限公司 用于电路板测试的转接板及测试装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1493059A (zh) * 2001-02-28 2004-04-28 ������������ʽ���� 存储卡及其制造方法
CN101388389A (zh) * 2007-09-12 2009-03-18 株式会社瑞萨科技 半导体器件
CN203519662U (zh) * 2013-09-26 2014-04-02 北大方正集团有限公司 用于电路板测试的转接板及测试装置

Also Published As

Publication number Publication date
TWI585877B (zh) 2017-06-01
TW201613004A (en) 2016-04-01
CN105990369A (zh) 2016-10-05
JP2016062212A (ja) 2016-04-25

Similar Documents

Publication Publication Date Title
US7323773B2 (en) Semiconductor device
CN104916645B (zh) 半导体装置及半导体装置的制造方法
CN105990369B (zh) 半导体存储装置
CN104769714B (zh) 包括交替形成台阶的半导体裸芯堆叠的半导体器件
KR101194842B1 (ko) 반도체 패키지가 삽입된 인쇄회로기판
US7778057B2 (en) PCB circuit modification from multiple to individual chip enable signals
CN102468264A (zh) 凸起结构、半导体封装件及其制造方法
CN107316853B (zh) 半导体封装件
CN104851814A (zh) 集成电路封装件及其形成方法
CN110112116A (zh) 半导体封装件和形成半导体封装件的方法
US20140264904A1 (en) Unified pcb design for ssd applications, various density configurations, and direct nand access
JP2016058627A (ja) 半導体装置
US7709278B2 (en) Method of making PCB circuit modification from multiple to individual chip enable signals
US20200035649A1 (en) Semiconductor package
CN110112117A (zh) 半导体封装
TWI608590B (zh) Semiconductor memory device
CN104347563B (zh) 半导体器件
CN110299344A (zh) 半导体装置
US20120057309A1 (en) USB device structure
CN205050836U (zh) 电子机器
CN106532298B (zh) 半导体装置
US10593649B2 (en) Semiconductor device
JP4056252B2 (ja) 半導体装置の製造方法
CN103187386B (zh) 基板结构、封装结构及其制法
CN105789072A (zh) 一种面阵列无引脚csp封装件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170811

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220129

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.