CN105990253A - 一种改善半导体结构轮廓的方法 - Google Patents

一种改善半导体结构轮廓的方法 Download PDF

Info

Publication number
CN105990253A
CN105990253A CN201510100760.4A CN201510100760A CN105990253A CN 105990253 A CN105990253 A CN 105990253A CN 201510100760 A CN201510100760 A CN 201510100760A CN 105990253 A CN105990253 A CN 105990253A
Authority
CN
China
Prior art keywords
layer
groove
polysilicon layer
oxide
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510100760.4A
Other languages
English (en)
Other versions
CN105990253B (zh
Inventor
陈建奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510100760.4A priority Critical patent/CN105990253B/zh
Publication of CN105990253A publication Critical patent/CN105990253A/zh
Application granted granted Critical
Publication of CN105990253B publication Critical patent/CN105990253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种改善半导体结构轮廓的方法，包括：提供一待处理衬底，所述衬底包括逻辑电路区域、闪存单元区域以及形成于所述逻辑电路区域及所述闪存单元区域上的多晶硅层，所述多晶硅层表面形成有凹槽，于所述多晶硅层表面及所述凹槽内壁形成氧化物层；去除所述闪存单元区域及所述逻辑电路区域上的氧化物层，保留所述凹槽内的氧化物层；减薄所述多晶硅层至消除所述多晶硅层上的凹槽，去除所述凹槽中残留的氧化物层。本发明的改善半导体结构轮廓的方法消除了多晶硅栅结构上的凹槽，避免后续制造过程中残留在凹槽中氧化物或SIN等物质影响多晶硅栅结构的连接性而造成器件性能受损，进而提高嵌入式闪存的工作性能。

Description

一种改善半导体结构轮廓的方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种改善半导体结构轮廓的方法。
背景技术
嵌入式闪存(Embedded Flash)技术将闪存存储器电路嵌入到标准的逻辑或混合电路工艺中，由于高效集成的优势，已被广泛应用到各种消费电子产品、工业应用、个人电脑和有线通讯设备。
如图1～图4所示，现有技术中的构成存储器电路的闪存单元通常是两层多晶硅栅结构，其制造方法如下：
如图1所示，提供一包括逻辑电路区域11及闪存单元区域12的衬底，所述衬底还包括设置于所述闪存单元区域上的浮栅层13以及设置于所述浮栅层13上的氧化物-氮化物-氧化物介质层(ONO，Oxide Nitride Oxide)14；在所述衬底上沉积第一多晶硅层15。
如图2所示，在所述第一多晶硅层15上涂光刻胶16，然后在所述闪存单元区域12上刻蚀出贯穿所述第一多晶硅层15及所述氧化物-氮化物-氧化物介质层14的沟槽。
如图3所示，去除所述光刻胶层16，在所述第一多晶硅层15及所述沟槽内沉积第二多晶硅层17。
如图4所示，刻蚀所述第一多晶硅层15及所述第二多晶硅层17，以此形成两层多晶硅栅结构，在各多晶硅栅结构的侧壁形成保护所述多晶硅栅结构的隔层结构。
由于所述沟槽的存在，所述第二多晶硅层17的表面会形成凹槽，在后续制备隔层结构时，容易将氧化物或SIN残留在该凹槽内，造成多晶硅栅结构制备的质量差，影响多晶硅电阻和多晶硅栅结构的连接，进而影响器件性能。因此，如何改善多晶硅栅结构的轮廓，进而提高嵌入式闪存的性能已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善半导体结构轮廓的方法，用于解决现有技术中氧化物或SIN残留在多晶硅的凹槽中，造成多晶硅栅结构的性能受影响，进而影响器件性能的问题。
为实现上述目的及其他相关目的，本发明提供一种改善半导体结构轮廓的方法，所述改善半导体结构轮廓的方法至少包括：
提供一待处理衬底，所述衬底包括逻辑电路区域、闪存单元区域以及形成于所述逻辑电路区域及所述闪存单元区域上的多晶硅层，所述多晶硅层表面以及凹槽内壁形成有凹槽，于所述多晶硅层表面形成氧化物层；
去除所述闪存单元区域及所述逻辑电路区域上的氧化物层，保留所述凹槽内的氧化物层；
减薄所述多晶硅层至消除所述多晶硅层表面的凹槽，去除所述凹槽中残留的氧化物层。
优选地，所述闪存单元区域与所述多晶硅层之间还设置有浮栅层及位于所述浮栅层上方的氧化物-氮化物-氧化物介质层。
优选地，所述待处理衬底上的所述多晶硅层设定为1500A～2000A。
优选地，所述多晶硅层的厚度包括第一多晶硅层及第二多晶硅层。
优选地，去除所述闪存单元区域及所述逻辑电路区域上的氧化物层的方法为采用研磨工艺去除所述闪存单元区域上的氧化物层；采用湿法刻蚀去除所述逻辑电路区域上的氧化物层。
优选地，所述多晶硅层厚度减薄至1000A～1500A。
优选地，减薄所述多晶硅层的方法为回蚀。
优选地，采用湿法清洗去除所述凹槽中残留的氧化物层。
如上所述，本发明的改善半导体结构轮廓的方法，具有以下有益效果：
本发明的改善半导体结构轮廓的方法消除了多晶硅栅结构上的凹槽，避免后续制造过程中残留在凹槽中氧化物或SIN等物质影响多晶硅栅结构的连接性而造成器件性能受损，进而提高嵌入式闪存的工作性能。
附图说明
图1～图4显示为现有技术中的嵌入式闪存多晶硅栅结构制造方法各步骤所呈现的横截面示意图。
图5显示为本发明的改善半导体结构轮廓的方法流程示意图。
图6～图11显示为本发明的改善半导体结构轮廓的方法各步骤所呈现的横截面示意图。
元件标号说明
11 逻辑电路区域
12 闪存单元区域
13 浮栅层
14 氧化物-氮化物-氧化物介质层
15 第一多晶硅层
16 光刻胶
17 第二多晶硅层
21 逻辑电路区域
22 闪存单元区域
23 浮栅层
24 氧化物-氮化物-氧化物介质层
25 第一多晶硅层
26 第二多晶硅层
27 氧化物层
28 光刻胶层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图5～图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图5～图11所示，本发明提供一种改善半导体结构轮廓的方法，所述改善半导体结构轮廓的方法至少包括：
提供一待处理衬底，所述衬底包括逻辑电路区域21、闪存单元区域22以及形成于所述逻辑电路区域21及所述闪存单元区域22上的多晶硅层，所述多晶硅层表面形成有凹槽，于所述多晶硅层表面以及所述凹槽内壁形成氧化物层27。
具体地，如图6所示，所述衬底至少包括逻辑电路区域21、闪存单元区域22以及形成于所述逻辑电路区域21及所述闪存单元区域22上的多晶硅层。
所述逻辑电路区域21与所述闪存单元区域22处于同一衬底上，所述逻辑电路区域21位于所述闪存单元区域22的左侧。所述闪存单元区域22上设置有浮栅层23及位于所述浮栅层23上方的氧化物-氮化物-氧化物介质层24。
所述多晶硅层包括下层的第一多晶硅层25及位于所述第一多晶硅层25上的第二多晶硅层26，比现有多晶硅层厚300A～500A，所述多晶硅层的厚度设定为1500A～2000A，在本实施例中，所述多晶硅层的厚度设定为1500A。
所述闪存单元区域22上的第一多晶硅层25及氧化物-氮化物-氧化物介质层24上存在沟槽，所述第二多晶硅层26通过所述沟槽直接与所述浮栅层23连接，同时由于所述沟槽的存在使所述第二多晶硅层26表面形成凹槽。
如图7所示，在本实施例中，所述氧化物层27通过如化学气相沉积或热氧化等方法制备于所述第二多晶硅层26表面及所述凹槽内。
去除所述闪存单元区域及所述逻辑电路区域上的氧化物层，保留所述凹槽内的氧化物层。
具体地，如图8所示，在本实施例中，将所述氧化物层27研磨至所述第二多晶硅层26的表面，所述闪存单元区域22上的氧化物层被去除，仅剩余所述凹槽中的氧化物层；所述逻辑电路区域21上的氧化物层与所述闪存单元区域22上的第二多晶硅层26处于同一高度。
如图9所示，在本实施例中，在所述氧化物层26及所述闪存单元区域22上的第二多晶硅层26表面通过旋涂或喷涂形成光刻胶层28，并曝光。然后采用湿法刻蚀去除所述逻辑电路区域21上的氧化物层27。最后去除所述闪存单元区域22上的光刻胶层28。
减薄所述多晶硅层至消除所述多晶硅层表面的凹槽，去除所述凹槽中残留的氧化物层。
具体地，如图10所示，在本实施例中，以回蚀(Etch Back)的方式减薄所述第二多晶硅层26，消除所述凹槽，由于在回蚀工艺中所述凹槽中残留的氧化物层相对于所述第二多晶硅层的刻蚀选择比较高，使所述凹槽中的氧化物层保留，并凸起于所述第二多晶硅层26表面，所述第二多晶硅层26的厚度减薄至1000A～1500A，在本实施例中，所述第二多晶硅层26的厚度减薄至1000A。
如图11所示，在本实施例中，采用湿法清洗去除所述第二多晶硅层26表面凸起的氧化物层，以使所述第二多晶硅层26表面平整光滑。
所述改善半导体结构轮廓的方法消除了多晶硅栅结构上的凹槽，制成的多晶硅栅结构的轮廓平整光滑，避免后续制造过程中残留在凹槽中氧化物或SIN等物质影响多晶硅栅结构的连接性而造成器件性能受损，进而提高嵌入式闪存的工作性能。
综上所述，本发明提供一种改善半导体结构轮廓的方法，包括：提供一待处理衬底，所述衬底包括逻辑电路区域、闪存单元区域以及形成于所述逻辑电路区域及所述闪存单元区域上的多晶硅层，所述多晶硅层表面形成有凹槽，于所述多晶硅层表面以及所述凹槽内壁形成氧化物层；去除所述闪存单元区域及所述逻辑电路区域上的氧化物层，保留所述凹槽内的氧化物层；减薄所述多晶硅层至消除所述多晶硅层表面的凹槽，去除所述凹槽中残留的氧化物层。本发明的改善半导体结构轮廓的方法消除了多晶硅栅结构上的凹槽，避免后续制造过程中残留在凹槽中氧化物或SIN等物质影响多晶硅栅结构的连接性而造成器件性能受损，进而提高嵌入式闪存的工作性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种改善半导体结构轮廓的方法，其特征在于，所述改善半导体结构轮廓的方法至少包括：
提供一待处理衬底，所述衬底包括逻辑电路区域、闪存单元区域以及形成于所述逻辑电路区域及所述闪存单元区域上的多晶硅层，所述多晶硅层表面形成有凹槽，于所述多晶硅层表面以及所述凹槽内壁形成氧化物层；
去除所述闪存单元区域及所述逻辑电路区域上的氧化物层，保留所述凹槽内的氧化物层；
减薄所述多晶硅层至消除所述多晶硅层表面的凹槽，去除所述凹槽中残留的氧化物层。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述闪存单元区域与所述多晶硅层之间还设置有浮栅层及位于所述浮栅层上方的氧化物-氮化物-氧化物介质层。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述待处理衬底上的所述多晶硅层设定为1500A～2000A。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述多晶硅层包括第一多晶硅层及第二多晶硅层。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于：去除所述闪存单元区域及所述逻辑电路区域上的氧化物层的方法为：采用研磨工艺去除所述闪存单元区域上的氧化物层；采用湿法刻蚀去除所述逻辑电路区域上的氧化物层。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述多晶硅层厚度减薄至1000A～1500A。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于：减薄所述多晶硅层的方法为回蚀。
8.根据权利要求1所述的半导体器件的制造方法，其特征在于：采用湿法清洗去除所述凹槽中残留的氧化物层。
CN201510100760.4A 2015-03-06 2015-03-06 一种改善半导体结构轮廓的方法 Active CN105990253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510100760.4A CN105990253B (zh) 2015-03-06 2015-03-06 一种改善半导体结构轮廓的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510100760.4A CN105990253B (zh) 2015-03-06 2015-03-06 一种改善半导体结构轮廓的方法

Publications (2)

Publication Number Publication Date
CN105990253A true CN105990253A (zh) 2016-10-05
CN105990253B CN105990253B (zh) 2019-03-01

Family

ID=57040081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510100760.4A Active CN105990253B (zh) 2015-03-06 2015-03-06 一种改善半导体结构轮廓的方法

Country Status (1)

Country Link
CN (1) CN105990253B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020034848A1 (en) * 2000-09-21 2002-03-21 Park Nae Hak Method for forming plug of semiconductor device
CN102347212A (zh) * 2010-07-28 2012-02-08 台湾积体电路制造股份有限公司 在具有多个沟槽的半导体基板上形成层的方法
CN104008967A (zh) * 2013-02-25 2014-08-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020034848A1 (en) * 2000-09-21 2002-03-21 Park Nae Hak Method for forming plug of semiconductor device
CN102347212A (zh) * 2010-07-28 2012-02-08 台湾积体电路制造股份有限公司 在具有多个沟槽的半导体基板上形成层的方法
CN104008967A (zh) * 2013-02-25 2014-08-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN105990253B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
US7745344B2 (en) Method for integrating NVM circuitry with logic circuitry
CN103227111B (zh) 半导体器件的制造方法
CN102789968B (zh) 在半导体制造工艺中形成硬掩模的方法
CN111128713B (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN103811307B (zh) 半导体器件及其形成方法
CN102810471B (zh) 利用含硅掩模形成沟渠的方法
CN103441076B (zh) 一种形成侧墙的制备方法
CN106328546B (zh) 一种半导体器件及其制造方法、电子装置
CN102361021A (zh) 一种嵌入式闪存的制作方法
CN102243995A (zh) 高压工艺中不同厚度栅氧的集成方法
CN105990368A (zh) 一种半导体器件及其制造方法
CN105552033A (zh) E-Flash栅极形成方法
CN105990253A (zh) 一种改善半导体结构轮廓的方法
CN102361022A (zh) 一种嵌入式闪存的制作方法
CN103871855B (zh) 一种集成电路双栅氧的制备方法
CN105097702B (zh) 闪存制造方法
CN108831829B (zh) 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
CN102420124B (zh) 一种介质层刻蚀方法
CN102437020A (zh) 晶圆控片及其形成方法
CN107785307B (zh) 具有台阶型的氮化钛图形的制造方法
CN102867743B (zh) 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法
CN105575766B (zh) 一种半导体器件及其制造方法、电子装置
TWI566297B (zh) 半導體裝置及其製造方法
CN115831722B (zh) 半导体结构的制备方法
CN103227100A (zh) 超级结深沟槽刻蚀工艺改进方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant