CN104008967A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104008967A CN104008967A CN201310057964.5A CN201310057964A CN104008967A CN 104008967 A CN104008967 A CN 104008967A CN 201310057964 A CN201310057964 A CN 201310057964A CN 104008967 A CN104008967 A CN 104008967A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- manufacture method
- polysilicon layer
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims abstract description 92
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000003287 optical effect Effects 0.000 claims abstract description 24
- 238000005498 polishing Methods 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims description 105
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 8
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 7
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000002002 slurry Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 239000000126 substance Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000002310 reflectometry Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000002353 field-effect transistor method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：步骤S101：提供包括浅沟槽隔离和鳍片的半导体衬底；步骤S102：在所述半导体衬底上形成栅极绝缘层；步骤S103：在所述栅极绝缘层上形成多晶硅层；步骤S104：在所述多晶硅层的内部形成停止层；步骤S105：对所述多晶硅层进行CMP，去除所述多晶硅层位于所述停止层上方的部分；步骤S106：对所述停止层进行CMP，去除所述停止层。该方法通过在多晶硅层内部形成停止层，使得可以利用光学端点控制的方法对多晶硅层进行CMP，因而可以很好地控制经过CMP处理后保留的多晶硅层的厚度和均一性。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在半导体技术领域中，当半导体工艺发展到20nm及以下工艺节点，为了在单位面积上制造更多的晶体管，鳍型场效应晶体管（FinFET）将得到广阔的应用前景。
现有技术中，在应用鳍型场效应晶体管（Fin FET）的半导体器件的制造过程中，化学机械抛光（CMP）工艺往往被大量使用，比如对虚拟多晶硅层（dummy poly）进行CMP等。在相关半导体器件制程中，在形成多晶硅层之后，需要对其进行CMP以最终获得厚度均一的栅极，然而，由于多晶硅层内部并不存在停止层（stop layer）结构，无法使用光学端点控制（optical endpoint control）的方法进行CMP，因此，在CMP的过程中往往很难控制多晶硅的厚度和均一性。
下面，结合图1A至图1D，对现有技术中在Fin FET工艺中对多晶硅进行CMP的方法进行简要说明。其中，图1A至图1D为各工艺完成后形成的图案的剖视图。现有技术中在Fin FET工艺中对多晶硅进行CMP的方法，一般包括如下步骤：
步骤E1：提供半导体衬底100，该半导体衬底100上形成有浅沟槽隔离（STI）101和鳍片（Fin）102，并且，STI 101上形成有凹槽结构（recess）1011，如图1A所示。
该半导体衬底100分为器件密集区（Pattern dense）和器件非密集区（Pattern Iso），如图1A中虚线左右两个区域，其中位于虚线左侧的为器件密集区，位于虚线右侧的为器件非密集区。
其中，STI 101的材料为氧化物；鳍片（Fin）102的材料为硅。
步骤E2：在所述半导体衬底100上形成一层栅极绝缘层103。形成的图形，如图1B所示。
其中，栅极绝缘层103可以为氧化物。
步骤E3：在半导体衬底100上沉积多晶硅层（也称虚拟多晶硅层，即dummy poly）1040，形成的图形如图1C所示。
由于半导体衬底100的表面形貌的影响，沉积形成的多晶硅层1040在器件密集区和器件非密集区会存在一定的高度差（记作h1），如图1C所示。
一般而言，高度差h1取决于多晶硅的沉积过程。如果STI 101的凹槽的深度为（即Fin 102高于STI 101的高度为）并且多晶硅为均匀沉积，那么，形成的器件密集区和非密集区的高度差h1大约为。
步骤E4：对多晶硅层1040进行CMP，形成平坦化的多晶硅层104。形成的图形，如图1D所示。
在步骤E4中，由于多晶硅层1040内部并不存在停止层结构，无法使用光学端点控制（optical endpoint control）的方法进行CMP，因此，最终的多晶硅层1040的厚度和均一性往往很难控制。这将严重影响该使用Fin FET的半导体器件的良率和电学特性。
因此，为了解决上述问题，需要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：
步骤S101：提供包括浅沟槽隔离和鳍片的半导体衬底；
步骤S102：在所述半导体衬底上形成栅极绝缘层；
步骤S103：在所述栅极绝缘层上形成多晶硅层；
步骤S104：在所述多晶硅层的内部形成停止层；
步骤S105：对所述多晶硅层进行CMP，去除所述多晶硅层位于所述停止层上方的部分；
步骤S106：对所述停止层进行CMP，去除所述停止层。
其中，所述停止层的材料为氧化硅、碳化硅或氮化硅。
其中，所述步骤S104包括：
步骤S1041：对所述半导体衬底进行氧离子注入，在所述多晶硅层内形成一层氧离子注入层；
步骤S1042：对所述半导体衬底进行热退火，以在所述氧离子注入层的位置形成氧化硅层。
其中，在所述步骤S1041中，在进行所述氧离子注入时，离子注入的深度为剂量为约1017cm-2。
其中，在所述步骤S1042中，所述热退火的温度为约1000℃。
其中，在所述步骤S105中，对多晶硅层化学机械抛光采用光学端点控制的方法进行控制。
其中，在所述步骤S105中，所述CMP仅去除所述多晶硅层位于所述停止层上方的部分而不对所述停止层造成破坏。
其中，在所述步骤S106中，对所述停止层化学机械抛光采用光学端点控制的方法进行控制。并且，化学机械抛光仅去除所述停止层而不对所述停止层下方的多晶硅层造成破坏。
其中，在所述步骤S106中，所述CMP采用氧化铈基浆料作为研磨料，且所述研磨料对氧化硅与多晶硅的选择比大于等于10。
其中，在所述步骤S101中，所述鳍片的高度为
其中，在所述步骤S101中，所述鳍片的高度为
其中，在所述步骤S103中，所述多晶硅的厚度为
其中，在所述步骤S103中，形成所述多晶硅的方法为CVD。
其中，在所述步骤S103中，形成所述多晶硅的方法为CVDHARP。
其中，所述半导体衬底包括器件密集区和器件非密集区；
在所述步骤S103中形成的所述多晶硅层在所述器件密集区和器件非密集区具有高度差；
在所述步骤S103与步骤S104之间还包括：对所述多晶硅层进行CMP以减小所述高度差的步骤。
其中，在对所述多晶硅层进行CMP以减小所述高度差的步骤中，采用氧化铈基浆料作为CMP的研磨料。
本发明实施例的半导体器件的制造方法，通过在多晶硅层内部形成停止层，使得可以利用光学端点控制（optical endpoint control）的方法对多晶硅层进行CMP，因而可以很好地控制经过CMP处理后保留的多晶硅层的厚度和均一性，进而保证了使用Fin FET的半导体器件的良率和电学特性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1D为现有技术中半导体器件的制造方法各步骤形成的图形的剖视图；
图2A-图2H为本发明提出的半导体器件的制造方法各步骤形成的图形的剖视图；
图3为本发明提出的一种半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的半导体器件的制造方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参照图2A-图2H和图3来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图2A-图2H示出了本发明提出的半导体器件的制造方法的各步骤的形成的图形的示意性剖面图；图3为本发明提出的一种半导体器件的制造方法的流程图。
本发明提出的半导体器件的制造方法，具体包括如下步骤：
步骤1：提供形成有浅沟槽隔离（STI）201和鳍片（Fin）202的半导体衬底200。并且，在STI 201上形成有凹槽（recess）2011。形成的图形，如图2A所示。形成鳍片（Fin）202的方法，可以为对该半导体衬底200进行刻蚀，以在STI201上形成凹槽（recess）2011同时形成Fin 202。
其中，图2A中示出的STI 201低于Fin 202的部分，均为STI 201的凹槽2011。在本发明实施例中，形成凹槽2011的方法可以为干法刻蚀。
在本发明实施例中，Fin 202的高度为优选为其中，Fin 202的高度，指高于浅沟槽隔离（STI）201的高度。
该半导体衬底200包括器件密集区（Pattern dense）和器件非密集区（Pattern Iso），如图2A中虚线左右两个区域，其中位于虚线左侧的为器件密集区，位于虚线右侧的为器件非密集区。
其中，STI 201的材料为氧化物；鳍片（Fin）202的材料为硅。
作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成，半导体衬底200上还可以包括其他结构，此处不再赘述。形成上述结构的半导体衬底的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。
步骤2：在所述半导体衬底200上形成一层栅极绝缘层203。形成的图形，如图2B所示。
其中，栅极绝缘层203可以为氧化物。栅极绝缘层203覆盖鳍片202以及半导体衬底200表面的其他区域。
步骤3：在半导体衬底200上沉积多晶硅层（也称虚拟多晶硅层，即dummy poly）2040。形成的图形，如图2C所示。
在本实施例中，由于半导体衬底200的表面形貌的影响，沉积形成的多晶硅层2040在器件密集区和器件非密集区会存在一定的高度差（记作h1），如图2C所示。
一般而言，高度差h1取决于多晶硅的沉积过程。如果STI 201的凹槽的深度为（即Fin 202高于STI 201的高度为），并且多晶硅为均匀沉积，那么，形成的器件密集区和非密集区的高度差h1大约为
示例性地，在本实施例中，形成该多晶硅2040的方法为化学气相沉积（CVD）；优选地，形成多晶硅2040的方法为CVD HARP（HighAspect Ratio Process，即高深宽比工艺），即，高深宽比化学气相沉积。该工艺具有更好的填充性能和工艺延伸性。多晶硅2040的厚度为
当然，如果采用其他方法形成多晶硅层2040，多晶硅层2040的表面可能比较平坦，并不存在上述的高度差h1。
步骤4：对半导体衬底200上的多晶硅层2040进行第一次CMP处理。该步骤的目的在于减小器件密集区与器件非密集区之间的高度差，使多晶硅层2040的表面初步平坦化。
经过该步骤，器件密集区与器件非密集区之间的高度差减小为h2。形成的图形，如图2D所示。本实施例中，优选采用氧化铈基浆料（Ceria based slurry）作为CMP的研磨料，采用该研磨料，可以使研磨更充分，研磨后器件密集区与非密集区之间的高度差更小。经过研磨，h2大约减小至h1的十分之一。
在本发明中，如果步骤3中形成的多晶硅层2040的表面是平坦的，则可以省略步骤4。在本发明中，使多晶硅层2040的表面初步平坦化，是为了便于后续步骤可以形成高度（相对于多晶硅层2040的下表面）一致的停止层，以实现更好的CMP效果。
步骤5：对半导体衬底200（具体而言，指多晶硅层2040）进行氧离子注入处理，在多晶硅层2040内形成一层氧离子注入层205。形成的图形，如图2E所示。
在本实施例中，在进行氧离子注入处理时，离子注入深度（depth）为离子注入的剂量（dose）为1017cm-2。其中，离子注入的深度可以通过控制注入的离子的能量来精确控制；在本实施例中，注入的离子的能量可以设定为100keV。
在本实施例中，离子注入的深度，根据拟最终保留的多晶硅层的厚度进行设定，如最终拟保留的多晶硅层的厚度为则离子注入深度应设定为多晶硅层2040的厚度（从多晶硅层的最低点起算）减去也就是说，离子注入层205的下表面到所述多晶硅层2040的下表面的距离，为最终保留的多晶硅层的厚度。
步骤6：对半导体衬底200进行热退火，以在氧离子注入层205的位置形成氧化硅层205’。形成的图形，如图2F所示。
在本步骤中，通过热退火处理对氧离子注入层205进行活化，使得氧离子注入层205与多晶硅层2040进行反应，可以在氧离子注入层205形成氧化硅层205’。
在本实施例中，热退火的温度为大约1000℃，持续的时间为几分钟。
其中，在本实施例中，通过步骤5和步骤6形成了氧化硅层205’。由于多晶硅与氧化硅之间的反射率差异较大，一般而言，硅（例如多晶硅）的反射率为0.234，而氧化硅的反射率为0.034，即多晶硅与氧化硅之间的反射率之比大约为7；因此，氧化硅层205’可以作为采用光学端点控制方法进行CMP的停止层，于是，本实施例可以在后续采用光学端点控制的方法对位于氧化硅层上方的多晶硅层2040进行CMP处理，这就可以保证能够很好地控制最终保留的多晶硅层的厚度和均一性。
在本发明实施例中，还可以通过步骤5和6所述的方式之外的其他方式在多晶硅层2040中形成停止层，比如形成氮化硅层或碳化硅层作为停止层，以实现利用光学端点控制方法对多晶硅层2040进行CMP。关于停止层，只要采用透光且对多晶硅CMP有选择比的材料均可以，在此并不进行限定。在本发明中，仅需保证形成适于采用光学端点控制的方法进行CMP的停止层即可，并不对形成停止层的方法进行限定。当然，即使不采用光学端点控制的方法进行CMP，由于停止层的存在，也将使CMP更容易控制。
步骤7：对半导体衬底200上的多晶硅层2040进行第二次CMP处理，去除多晶硅层2040位于氧化硅层205’（即停止层）上方的部分。其中，第二次CMP采用光学端点控制的方法来实现，以更好地控制CMP使得恰好精确地去除多晶硅层2040位于氧化硅层205’（即停止层）上方的部分，即第二次CMP停止于停止层的上表面。形成的图形，如图2G所示。
由于多晶硅与氧化硅之间的反射率差异较大，一般而言，硅（例如多晶硅）的反射率为0.234，而氧化硅的反射率为0.034，即多晶硅与氧化硅之间的反射率之比大约为7；因此，可以采用氧化硅层205’作为采用光学端点控制方法进行CMP的停止层，采用光学端点控制的方法对位于氧化硅层205’上方的多晶硅层2040进行CMP处理，能够很好地控制要去除的多晶硅层的厚度（即所述CMP可以仅去除多晶硅层2040位于作为停止层的氧化硅层205’上方的部分而不对氧化硅层205’造成破坏），进而保证了最终保留的多晶硅层的厚度和均一性。
步骤8：对半导体衬底200进行CMP处理，去除氧化硅层205’（即停止层）。在本步骤中，通过去除氧化硅层205’，获得了最终拟保留的多晶硅层204。形成的图形，如图2H所示。
在本步骤中，可以通过控制CMP工艺，比如采用光学端点控制的方法进行CMP，使得恰好去除氧化硅层205’（即，停止层），CMP工艺停止于多晶硅层2040位于氧化硅层205’下方的部分之上，获得了最终拟保留的多晶硅层204。因而，可以很好地控制最终拟保留的多晶硅层204的厚度和均一性。显然，多晶硅层204的厚度可以通过控制多晶硅层2040的厚度、形成的停止层（如氧化硅层205’）的深度、以及去除停止层的CMP工艺的精度等来控制。
在本步骤中，优选采用具有高的氧化硅与硅材料选择比（选择比大于等于10）的氧化铈基浆料作为CMP的研磨料，以保证CMP工艺恰好停止于位于氧化硅层205’下方的多晶硅层的上表面（即不会对位于氧化硅层205’下方的多晶硅层造成破坏）。
在本发明实施例中，步骤7和步骤8可以集成在一个CMP工艺中来实现，两个步骤（步骤7和步骤8）作为该CMP工艺的不同的抛光步骤即可。
至此，完成了根据本发明示例性实施例的方法实施的半导体器件制造的关键步骤。通过在多晶硅层内部形成停止层（例如氧化硅层），使得可以利用光学端点控制的方法对多晶硅层进行CMP，因而可以很好地控制经过CMP处理后保留的多晶硅层的厚度和均一性，进而保证了使用Fin FET的半导体器件的良率和电学特性。本领域的技术人员可以理解，在这些步骤（步骤1至8）之前还可以包括：形成STI以及其他部件的步骤；在这些步骤（步骤1至8）之后还包括：形成晶体管的源极和漏极，以及形成栅极或其他部件（图形）的步骤，在此不再一一赘述。
本发明实施例的半导体器件的制造方法，通过在多晶硅层内部形成适于采用光学端点控制的方法进行CMP的停止层（例如氧化硅层），使得可以利用光学端点控制（optical endpoint control）的方法对多晶硅层进行CMP，因而可以很好地控制经过CMP处理后保留的多晶硅层的厚度和均一性，进而保证了使用Fin FET的半导体器件的良率和电学特性。
图3示出了本发明提出的半导体器件的制造方法的流程图，用于简要示出整个制造工艺的流程。
步骤S101：提供包括浅沟槽隔离和鳍片的半导体衬底；
步骤S102：在所述半导体衬底上形成栅极绝缘层；
步骤S103：在所述栅极绝缘层上形成多晶硅层；
步骤S104：在所述多晶硅层的内部形成停止层；
步骤S105：对所述多晶硅层进行CMP，去除所述多晶硅层位于所述停止层上方的部分；
步骤S106：对所述停止层进行CMP，去除所述停止层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (16)
1.一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤：
步骤S101：提供包括浅沟槽隔离和鳍片的半导体衬底；
步骤S102：在所述半导体衬底上形成栅极绝缘层；
步骤S103：在所述栅极绝缘层上形成多晶硅层；
步骤S104：在所述多晶硅层的内部形成停止层；
步骤S105：对所述多晶硅层进行化学机械抛光，去除所述多晶硅层位于所述停止层上方的部分；
步骤S106：对所述停止层进行化学机械抛光，去除所述停止层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述停止层的材料为氧化硅、碳化硅或氮化硅。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S104包括：
步骤S1041：对所述半导体衬底进行氧离子注入，在所述多晶硅层内形成一层氧离子注入层；
步骤S1042：对所述半导体衬底进行热退火，以在所述氧离子注入层的位置形成氧化硅层。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，在所述步骤S1041中，在进行所述氧离子注入时，离子注入的深度为剂量为约1017cm-2。
5.如权利要求3所述的半导体器件的制造方法，其特征在于，在所述步骤S1042中，所述热退火的温度为约1000℃。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105中，对多晶硅层化学机械抛光采用光学端点控制的方法进行控制。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S105中，所述化学机械抛光仅去除所述多晶硅层位于所述停止层上方的部分而不对所述停止层造成破坏。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，对所述停止层化学机械抛光采用光学端点控制的方法进行控制。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S106中，所述CMP采用氧化铈基浆料作为研磨料，且所述研磨料对氧化硅与多晶硅的选择比大于等于10。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述鳍片的高度为
11.如权利要求10所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述鳍片的高度为
12.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述多晶硅的厚度为
13.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成所述多晶硅的方法为化学气相沉积。
14.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成所述多晶硅的方法为高深宽比化学气相沉积。
15.如权利要求1～14任一项所述的半导体器件的制造方法，其特征在于，
所述半导体衬底包括器件密集区和器件非密集区；
在所述步骤S103中形成的所述多晶硅层在所述器件密集区和器件非密集区具有高度差；
在所述步骤S103与步骤S104之间还包括：对所述多晶硅层进行化学机械抛光以减小所述高度差的步骤。
16.如权利要求15所述的半导体器件的制造方法，其特征在于，在对所述多晶硅层进行化学机械抛光以减小所述高度差的步骤中，采用氧化铈基浆料作为化学机械抛光的研磨料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310057964.5A CN104008967B (zh) | 2013-02-25 | 2013-02-25 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310057964.5A CN104008967B (zh) | 2013-02-25 | 2013-02-25 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104008967A true CN104008967A (zh) | 2014-08-27 |
| CN104008967B CN104008967B (zh) | 2017-06-13 |
Family
ID=51369581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310057964.5A Active CN104008967B (zh) | 2013-02-25 | 2013-02-25 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104008967B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990253A (zh) * | 2015-03-06 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种改善半导体结构轮廓的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756643B1 (en) * | 2003-06-12 | 2004-06-29 | Advanced Micro Devices, Inc. | Dual silicon layer for chemical mechanical polishing planarization |
| US7781274B2 (en) * | 2008-03-27 | 2010-08-24 | Kabushiki Kaisha Toshiba | Multi-gate field effect transistor and method for manufacturing the same |
-
2013
- 2013-02-25 CN CN201310057964.5A patent/CN104008967B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990253A (zh) * | 2015-03-06 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种改善半导体结构轮廓的方法 |
| CN105990253B (zh) * | 2015-03-06 | 2019-03-01 | 中芯国际集成电路制造(上海)有限公司 | 一种改善半导体结构轮廓的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104008967B (zh) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8518775B2 (en) | Integration of eNVM, RMG, and HKMG modules | |
| US20180315857A1 (en) | Device and method to improve fin top corner rounding for finfet | |
| US9443946B2 (en) | Method of manufacturing an embedded split-gate flash memory device | |
| CN103377912B (zh) | 浅沟槽隔离化学机械平坦化方法 | |
| CN106356295B (zh) | 一种层间介电层的化学机械抛光方法及其器件和电子装置 | |
| US9117695B1 (en) | Method for fabricating semiconductor device | |
| CN105097954B (zh) | 一种半导体器件的制造方法和电子装置 | |
| CN104008967A (zh) | 一种半导体器件的制造方法 | |
| US8581322B2 (en) | Nonvolatile memory device and method for making the same | |
| CN102610508A (zh) | 浮栅的制作方法 | |
| US8716102B2 (en) | Methods of forming isolation structures for semiconductor devices by performing a dry chemical removal process | |
| CN105449003A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| US10811272B2 (en) | Method of forming stacked structure of memory | |
| CN105575904A (zh) | 一种半导体器件的制造方法和电子装置 | |
| US20130214392A1 (en) | Methods of forming stepped isolation structures for semiconductor devices using a spacer technique | |
| US8178408B2 (en) | Methods of manufacturing charge trap-type non-volatile memory devices | |
| CN106876320B (zh) | 一种半导体器件及其制造方法 | |
| US8603895B1 (en) | Methods of forming isolation structures for semiconductor devices by performing a deposition-etch-deposition sequence | |
| CN101710575A (zh) | 一种防止深沟绝缘工艺中产生空洞的方法 | |
| CN103779401A (zh) | 栅极结构及其制造方法 | |
| CN103839981A (zh) | 一种半导体器件及其制造方法 | |
| CN104037078A (zh) | 一种半导体器件的制造方法 | |
| US7968407B2 (en) | Methods of manufacturing semiconductor memory devices | |
| CN105097684B (zh) | 一种半导体器件的制造方法 | |
| CN105575907B (zh) | 一种半导体器件的制造方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |