CN105984840B - 用于纳米桥弱链接的硅化纳米线 - Google Patents

用于纳米桥弱链接的硅化纳米线 Download PDF

Info

Publication number
CN105984840B
CN105984840B CN201610143130.XA CN201610143130A CN105984840B CN 105984840 B CN105984840 B CN 105984840B CN 201610143130 A CN201610143130 A CN 201610143130A CN 105984840 B CN105984840 B CN 105984840B
Authority
CN
China
Prior art keywords
nano wire
silication
knot
bank
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610143130.XA
Other languages
English (en)
Other versions
CN105984840A (zh
Inventor
张慎明
P·常
G·M·科恩
M·A·圭罗恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
GlobalFoundries US Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN105984840A publication Critical patent/CN105984840A/zh
Application granted granted Critical
Publication of CN105984840B publication Critical patent/CN105984840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095Interconnects
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/12Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain a coating with specific electrical properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661Processes performed after copper oxide formation, e.g. patterning
    • H10N60/0688Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明涉及用于纳米桥弱链接的硅化纳米线,具体地,硅化纳米线作为约瑟夫森结中的纳米桥。超导硅化纳米线被用作约瑟夫逊结中的弱链接桥,并且采用制造过程以产生硅化纳米线,所述过程包括:对来自硅衬底的粗糙纳米线和两个结岸进行图案化,通过氢退火重塑纳米线,以及通过将金属引入到纳米线结构中来硅化所述纳米线。

Description

用于纳米桥弱链接的硅化纳米线
技术领域
本发明概括地涉及诸如纳米线(nanowire)之类纳米尺度结构的硅化物的领域,并且还涉及使用在纳米桥(nanobridge)中的纳米线。
背景技术
硅化物是金属-硅合金,其中金属可以是本领域普通技术人员已知的在与硅的各种组合中能够成形的比如合金的任何金属,包括钴,镍,铌,钯,铂,钨,以及其它。
纳米线,顾名思义,是细长的纳米尺度结构,其具有几纳米(1纳米=10-9米)或左右(例如从约3纳米至100纳米)量级的横截面直径。在这些尺度处,量子力学效应足够重要,从而纳米线的性质可以从这些较大的细长的物理结构中显著变化。目前,纳米线被使用在纳米电子器件和纳米光子器件中。
量子计算是用于计算的一个已知范例,其基于与传统数字计算模型完全不同风格的计算。尽管在传统的数字计算机中最小的信息片——比特——在任何给定时间只可以是两种状态中的一个(‘0’或‘1’),在量子计算机中最小的信息片——量子位或量子比特——可以同时在这两个状态中。量子位的这个性质被预期允许量子计算机更有效地解决用传统计算机难以解决的计算问题。
用于使用量子位(具体而言,能够保持量子相干的量子位)和其他量子电路器件制成实际计算设备的一种已知提议涉及包括一个或多个约瑟夫逊结(Josephson junction)的组件。典型的约瑟夫逊结包括通过诸如绝缘体或薄超导导线(Dayem桥)之类的弱链接桥耦合在一起的两个超导体。一种已知类型的弱链接桥被称为“纳米桥”,其是由一个或多个金属纳米线形成。
发明内容
根据本发明的一个方面,存在一种用于形成超导弱链接结的方法,所述方法执行如下步骤(不必按照如下的顺序):(i)对来自硅衬底的粗糙纳米线、第一结岸(junctionbank)、和第二结岸进行图案化;(ii)通过氢退火重塑(reshape)所述纳米线;和(iii)通过将金属引入到所述纳米线中来硅化所述纳米线。所述纳米线被整形、尺寸化、结构化、定位和/或连接,以形成所述第一结岸和所述第二结岸之间的弱链接桥。
根据本发明的另一个方面,存在一种用于形成超导弱链接结的方法,所述方法执行如下步骤(不必按照如下的顺序):(i)对来自硅衬底的粗糙纳米线、第一结岸、和第二结岸进行图案化;(ii)通过氢退火重塑所述纳米线;和(iii)通过至少所述第一结岸扩散金属来硅化所述纳米线。所述纳米线被整形、尺寸化、结构化、定位和/或连接,以形成所述第一结岸和所述第二结岸之间的弱链接桥。
根据本发明的另一个方面,存在一种超导结,包括:(i)第一结岸;(ii)第二结岸;和(iii)硅化纳米线。所述硅化纳米线被整形、尺寸化、结构化、定位和/或连接,以形成所述第一结岸和所述第二结岸之间的弱链接桥。
附图说明
图1是根据本发明的半导体结构的第一实施例的正投影顶视图;
图2是根据本发明的半导体结构的第二实施例的正投影顶视图;
图3是总结了根据本发明的用于产生第二实施例结构的方法的流程图;
图4A是在该生产方法的第一阶段中的第二实施例结构的一部分的横截面图;
图4B是在该生产方法的第二阶段中的第二实施例结构的一部分的横截面图;
图4C是在该生产方法的第三阶段中的第二实施例结构的一部分的横截面图;
图4D是在该生产方法的第四阶段中的第二实施例结构的一部分的横截面图;以及
图4E是在该生产方法的第五阶段中的第二实施例结构的一部分的横截面图。
具体实施方式
本发明的一些实施例使用硅化纳米线作为弱链接桥器件中的弱链接桥和/或量子位应用的纳米桥。在本发明的一些实施例中:(i)超导硅化纳米线被用作约瑟夫逊结中的弱链接桥;和/或(ii)制造过程被使用来产生适合使用在这样的结中(特别是适合使用在量子位应用中的)具有严格受控性质的硅化纳米线,该性质包括尺寸和/或晶体结构。
本发明的一些实施例包括以下特征、特性和/或优点中的一个或多个:(i)选择性地产生单晶硅化纳米线或多晶硅化纳米线(单晶与多晶硅化物的电子性质可能不同)的过程;(ii)在纳米线的横截面上提供出色控制的过程(例如,制成矩形横截面并将矩形形状变圆以实现近乎完美的圆形横截面);(iii)在其中所获得的纳米线的侧壁平滑度超过通常通过类似光刻或反应性离子蚀刻(RIE)方法所得到的侧壁平滑度的过程;(iv)在其中在导线中形成的硅化物相被控制(例如,NiSi与NiSi2)的过程;和/或(v)具有(i)-(iv)中给出的性质中的一个或多个的纳米线。
本发明的一些实施例认识到相对于现有技术需要改进的如下事实、潜在问题和/或潜在方面中的一个或多个:(i)针对诸如量子位之类的各种应用,纳米桥弱链接结可以用来代替隧道结(在约瑟夫逊结被使用的任何地方均可以使用纳米桥弱链接结,但纳米桥弱链接结特别适用于量子位,因为量子位应用中对于能非常精确地控制量子位共振频率很感兴趣,这强烈依赖于弱链接的电气性能);(ii)纳米桥弱链接结的优点包括:(a)没有有损遂穿氧化物,和/或(b)与隧道结中的隧穿势垒的厚度、空隙、和/或高度相比,获得更精确地控制纳米桥尺寸的可能;和/或(iii)在形成高品质材料的超导纳米桥和/或具有控制良好的尺寸中仍存在困难。高品质材料是指例如具有特定功能性质(比如超导)、结构的特定均匀性或非均匀性(比如某单元电池类型的单结晶晶格)、和/或更基本物质的特定组合(比如特定化学计量比的硅和镍)的材料。具有控制良好的尺寸可以包括使得诸如横截面半径、平滑度和/或形状之类的参数在某规范的容差(准确度)内,以及使得这些参数的变异性在某规范的容差(精确度)内。严格的尺寸控制、结构控制(例如,单晶)、和成分控制对于制造具有可预测特性的器件非常重要。例如,对于正常的导电性,纳米线的电阻强烈地依赖于表面粗糙度和晶粒边界,这两者都有助于散射。
此外,本发明的一些实施例认识到:(i)铝纳米桥可用于约瑟夫逊结中的弱链接;(ii)铝纳米桥遭受来自直接图案化的多晶性以及表面粗糙度;(iii)若干硅化物(在这里可以被称作量子支持的硅化物(quantum-capable silicide,QCS))在毫开尔文(mK)温度处(量子位和/或其他量子电路被操作在该温度处)是超导(例如,在1.4mK处的CoSi2,在0.88mK处的PtSi,在1.5mK处的Nb3Si,在0.93mK处的PdSi,以及在1.8mK到4mK处的WSi);(iv)例如可以使用硅化镍(硅化镍)以单结晶的形式对硅纳米线进行硅化(当形成硅化纳米线时,诸如NiSi,PtSi,PdSi或CuSi之类的具有低成形温度的硅化物可能会更容易使用,因为它是金属扩散到硅中;如果硅是扩散到金属,则空洞的形成可能是有可能发生的);和/或(v)这样的硅化纳米线可以因此被用作弱链接。
图1中示出的是根据本发明实施例的结构100。结构100包括:第一结岸101a;第二结岸101b;和硅化纳米桥(纳米线)102。结构100是约瑟夫森结,因此结岸101a和101b在工作温度处是超导,并且硅化纳米桥102是这些岸之间的弱链接。一般而言,岸可以是任何超导材料并且不必是相同的,只要在对结进行操作的温度处两个岸均是超导即可。纳米桥102的方向、横截面形状、均匀性、长度、直径和其他这样的性质影响弱链接的正常电阻/损耗。这些性质都可以在设计时被修改以实现所需的电特性。纳米线102可以是正常的或绝缘的或是超导,在每种情况下相应地改变所需要的长度/直径范围。
如图2所示是根据本发明第二实施例的硅化半导体结构200的正投影顶视图。在这种情况下,整个结构200被硅化。可替代地,只有结构的一部分被硅化。在基本硅结构与金属反应之前,它是半导体。在被转换为硅化物之后,它具有金属性质。结构200是采用具有硅化纳米桥弱链接的约瑟夫森结作为电感分量的超导非调谐电感电容(LC)谐振器。此LC谐振器可以被使用作为用于量子位的物理支持或者作为其一部分,包括基于量子位的携带信息的组分的电荷、通量和/或相位的部分。结构200被形成在绝缘衬底(未示出)上,并且包括:电容器臂205a和205b;结岸210a和210b;和硅化纳米线(纳米桥)215。由虚线220包围的结构200的一部分的横截面视图在图4A到图4E中被示出,图4A到图4E是在图3的流程图350中总结的示例性制造过程的不同阶段处,现在讨论转向图3。
示例性过程开始于图3的步骤S355,其中在蓝宝石衬底上的硅(SOS)的硅层以图2的电路的形状被图案化。在这里选择蓝宝石,因为它相对于微波频率是无损的,当使用在在量子位应用中时这是所希望的结构200的性质。SOS提供了在蓝宝石上的微波传输线的最小损耗。可在蓝宝石制成高品质、单晶硅薄膜,并且事实上SOS晶片的制造现在是一个工业过程。然而,也可以使用本领域普通技术人员公知的其他衬底。电路的图案化通过常规技术如光刻法来完成。
相对于由虚线220(见图2)所包围的结构200的一部分,在图4A中示出了步骤S355的结果。注意,硅层部分202是对于结岸210a和210b以及纳米线215的先导。图4A还示出了绝缘性衬底(蓝宝石)201。在这一点上,纳米线215已经通过常规技术(比如通过反应离子蚀刻(RIE)后接着光刻)被大致图案化在垂直鳍的形状中。RIE过程和光刻中使用的光致抗蚀剂和均对图案化的纳米线中的线边缘粗糙度(LER)(“粗糙纳米线”)做了贡献。
处理前进到步骤S360,在这里,粗糙纳米线通过氢退火而被精细地变薄、整形并平滑成精制的纳米线以处在严格的容差内。在氢环境中的压力下热退火能够产生在原子尺度的平滑、圆形的表面和均匀的横截面面积,其具有经由退火过程参数(如温度,压力和时间)的操作而高度可控的特定结果。此步骤的结果在图4B中示出,在那里结岸210a和210b以及纳米线215现在已经充分地利用了来自硅层部分202的形状。关于有关氢退火作为硅纳米线制造中的工具的进一步信息,例如参见“field-effect transistor;dielectrics;ladder-like configuration formed in silicon-on-insulator layer over buried oxide(BOX)layer(场效应晶体管;电介质;形成在硅-绝缘体层上的掩埋氧化物(BOX)层阶梯状结构),美国专利公开7,884,004B2,其全部内容(包括所有文本和所有附图)在此通过引用并入本文。
处理前进到步骤S365a,其中选择的硅化金属——在本情况下为镍——通过附加的剥离技术被沉积。这将金属层部分217留在没有被剥离之前不存在牺牲层(通常为光致抗蚀剂)的地方中,如图4C所示。步骤S365b列出了另一种方法,其中氧化物阻挡层在纳米线215上被沉积并被图案化,以保护其避免相反于硅化物的外延生长而由直接反应而形成硅化物。
换言之,为了获得单晶硅化物,金属(例如镍)被沉积在线的端部上而不是在线的主体上。当晶片被退火时,金属与硅反应。金属从线的端部扩散,并且形成外延单晶金属硅化物(例如NiSi或NiSi2)。如果线未由抗蚀剂或氧化物保护,那么金属将覆盖线的主体,并且当被退火时,金属将同时与线的所有部分反应。结果,会沿线的主体形成硅化物多晶的区域。
使用氧化物而不是剥离是一种替代,因为金属不与氧化物发生反应。继退火后,在其中金属与硅直接接触的区域转变成硅化物。在其中金属与氧化物接触的区域保持为金属。然后,侵袭金属但不侵袭硅化物的选择性蚀刻被施加以蚀刻未反应的金属。该过程在文献中被称为“硅化物过程”(自对准硅化物过程)。
处理前进到步骤S370,在这里,在第二退火过程期间,通过将金属层部分217扩散到样品的相邻体硅特征(包括205a,205b,210a和210b)中形成硅化物。此第二退火过程与步骤S360中的氢退火不同。例如,在本实施例中,在步骤S360中使用的氢退火温度为约850℃,而在本步骤中的退火温度更低。在一般情况下,用于硅化物形成的退火温度取决于金属和所期望的相。例如对于镍,400-500℃退火将形成NiSi,而650℃退火将形成NiSi2
随着金属继续扩散到样品的体硅特征中,它也扩散在纳米线215上。退火参数被控制使得该扩散以外延的方式在纳米线的整个长度上发生,导致具有期望的金属-硅相的单晶域的硅化纳米线。图4D示出了此硅化步骤的结果,其中由虚线220所包围的样品中的硅部分包括结岸210a和210b以及纳米线215,其现在转变成硅化物(在本示例中为NiSi)。因为扩散从线的两侧发生,所以形成了晶粒边界,在此处两个晶体会合(meet)。这可以通过轻微地改变过程来避免,比如只在线的一段上沉积金属并退火,然后一旦整条线已被硅化,再次在结构的其余部分上沉积金属并退火。
处理前进到步骤S375,在这里,金属层部分217通过金属蚀刻过程而被去除,以硅化物的形式留下包括纳米线215的所希望的电路图案。这个结果在图4E中被绘出。
上述方法可以生产出横截面面积至少在3纳米至200纳米范围内并且线边缘粗糙度低于0.5纳米的硅化纳米线(硅线在通过氢退火被重塑后的粗糙度小于0.5纳米;如果硅化物生长为单晶材料,则这种粗糙度被保持;如果硅化物形成为多晶材料,则这种粗糙度可能增加)。该示例性过程不意味着是限制性的,并且本领域普通技术人员将认识到可以在不脱离本文所公开的发明的范围和精神的情况下做出对此过程的变型。
本发明的一些实施例可以包括以下特征、特性和/或优点中的一个或多个:(i)包括硅化纳米线和/或金属硅化物纳米桥;(ii)包括从硅化纳米线形成的纳米桥结;(iii)包括超导弱链接;(iv)包括在用于量子位的温度处超导的结构;(v)使用硅化纳米线作为量子位应用中的纳米桥;(vi)针对量子位中的纳米桥弱链接使用硅化纳米线;(vii)使用金属硅化纳米线作为用于量子位的弱链接纳米桥结;(viii)被使用在传输线分流的等离子振荡量子位(transmons)中;(ix)包括用于产生金属硅化纳米线的方法;和/或(x)包括用于形成导致低变异性的量子位结构的方法和结构。
已经为了说明的目的呈现了本发明各种实施例的描述,但其不意欲详尽本发明或者将本发明限定到所公开的形式。在不背离本发明的范围与精神的情况下,许多修改和变型对本领域普通技术人员而言都将是显而易见的。选择在本文中所使用的术语是为了最佳地解释实施例的原理、实践应用或者市场中发现的技术上的技术改进,或者使得本领域普通技术人员能够理解本文中所公开的实施例。
为了理解和/或解释本文档的目的,以下段落阐述了用于特定词语或术语的一些定义。
本发明:不应该被认为是绝对指示,由术语“本发明”所描述的主题由它们所提交的权利要求或者由可能在专利申请之后最终发布的权利要求来覆盖;而是说“本发明”一词是用来帮助读者获得者一种一般性的感觉:认为在此的公开内容被可能是新的,正如通过术语“本发明”的使用所指示的那样,这种理解是初步的,临时性的,并且随着相关信息发展以及随着权利要求可能被修改而在专利申请的过程中经受变化。
实施例:参见上面“本发明”的定义-类似的警告适用于术语“实施例”。
和/或:包容性或;例如,A,B“和/或”C是指A或B或C中的至少一个是真实的和适用的。
重塑:改变物理结构的形状特征,包括表面平滑度、横截面直径和/或横截面形状(例如,正方形横截面对比与圆形横截面)。
量子能硅化物(QCS):被设计来利用量子力学原理的电路部件的工作条件下表现出超导性质的硅化物。

Claims (20)

1.一种用于形成超导弱链接结的方法,所述方法包括:
对来自硅衬底的粗糙纳米线、第一结岸、和第二结岸进行图案化;
通过氢退火重塑所述纳米线;以及
通过将金属引入到所述纳米线中来硅化所述纳米线;
其中:
所述纳米线被整形、尺寸化、结构化、定位和/或连接,以形成所述第一结岸和所述第二结岸之间的弱链接桥。
2.根据权利要求1所述的方法,其中所述硅化导致遍及所述纳米线的范围的单域单晶硅化物。
3.根据权利要求1所述的方法,其中所述金属是以下之一:钴,镍,铌,钯,铂,或钨。
4.根据权利要求1所述的方法,其中所述硅化导致遍及所述纳米线的范围的、在镍和硅之间具有一对一化学计量关系以及化学式NiSi的硅化镍的形成。
5.根据权利要求1所述的方法,其中所述金属通过剥离淀积工艺而被施加。
6.根据权利要求1所述的方法,其中所述硅衬底位于蓝宝石衬底的顶部。
7.一种用于形成超导弱链接结的方法,所述方法包括:
对来自硅衬底的粗糙纳米线、第一结岸、和第二结岸进行图案化;
通过氢退火重塑所述纳米线;以及
由通过至少所述第一结岸的金属的扩散来硅化所述纳米线;
其中:
所述纳米线被整形、尺寸化、结构化、定位和/或连接,以形成所述第一结岸和所述第二结岸之间的弱链接桥。
8.根据权利要求7所述的方法,其中:
通过所述第一结岸的金属的扩散导致所述纳米线的第一部分的硅化;以及
所述纳米线的所述第一部分的所述硅化在所述纳米线的所述第一部分中产生单域单晶硅化物。
9.根据权利要求7所述的方法,其中所述硅化导致遍及所述纳米线的范围的单域单晶硅化物。
10.根据权利要求7所述的方法,其中所述整形产生具有在3纳米至200纳米范围内的横截面直径的纳米线。
11.根据权利要求7所述的方法,其中所述整形产生具有小于0.5纳米的线边缘粗糙度的纳米线。
12.根据权利要求7所述的方法,其中所述硅化导致遍及所述纳米线的范围的、在镍和硅之间具有一对一化学计量关系以及化学式NiSi的硅化镍的形成。
13.一种超导结,包括:
第一结岸;
第二结岸;以及
硅化纳米线,所述硅化纳米线是通过将金属引入到纳米线中而被硅化的;
其中:
所述硅化纳米线被整形、尺寸化、结构化、定位和/或连接,以形成所述第一结岸和所述第二结岸之间的弱链接桥。
14.根据权利要求13所述的结,其中所述硅化纳米线具有遍及所述纳米线的范围的单域单晶结构。
15.根据权利要求13所述的结,其中所述硅化纳米线包括量子支持的硅化物。
16.根据权利要求13所述的结,其中所述硅化纳米线包括如下至少一种:钴,镍,铌,钯,铂,或钨。
17.根据权利要求13所述的结,其中所述硅化纳米线是在镍和硅之间具有一对一化学计量关系以及化学式NiSi的硅化镍。
18.根据权利要求13所述的结,其中所述硅化纳米线具有在3纳米至200纳米范围内的横截面直径。
19.根据权利要求13所述的结,其中所述硅化纳米线具有小于0.5纳米的线边缘粗糙度。
20.根据权利要求13所述的结,其中所述结形成用于量子位的物理支持的至少一部分。
CN201610143130.XA 2015-03-17 2016-03-14 用于纳米桥弱链接的硅化纳米线 Active CN105984840B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/659,749 2015-03-17
US14/659,749 US9559284B2 (en) 2015-03-17 2015-03-17 Silicided nanowires for nanobridge weak links

Publications (2)

Publication Number Publication Date
CN105984840A CN105984840A (zh) 2016-10-05
CN105984840B true CN105984840B (zh) 2017-11-14

Family

ID=56853392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610143130.XA Active CN105984840B (zh) 2015-03-17 2016-03-14 用于纳米桥弱链接的硅化纳米线

Country Status (3)

Country Link
US (1) US9559284B2 (zh)
CN (1) CN105984840B (zh)
DE (1) DE102016204201B4 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516248B1 (en) * 2016-07-01 2019-12-24 United States Of America As Represented By Secretary Of The Navy In-plane Josephson junction array terahertz laser
US11385099B1 (en) * 2017-06-26 2022-07-12 SeeQC Inc. Integrated superconducting nanowire digital photon detector
GB201718897D0 (en) 2017-11-15 2017-12-27 Microsoft Technology Licensing Llc Superconductor-semiconductor fabrication
US10380494B2 (en) * 2017-08-04 2019-08-13 International Business Machines Corporation Josephson junctions for improved qubits
CN107704649A (zh) * 2017-08-23 2018-02-16 中国科学院上海微系统与信息技术研究所 约瑟夫森结电路模型和超导集成电路结构及建立方法
CN107871812B (zh) * 2017-10-25 2019-11-26 中国科学院上海微系统与信息技术研究所 基于3d纳米桥结的超导量子干涉滤波器及其制备方法
CN111725382B (zh) * 2019-03-22 2022-02-22 中国科学院上海微系统与信息技术研究所 超导磁通量子存储单元结构及其写入和读取方法
US10978631B2 (en) * 2019-09-11 2021-04-13 International Business Machines Corporation Combined dolan bridge and quantum dot josephson junction in series
US11107966B2 (en) 2019-11-11 2021-08-31 International Business Machines Corporation Two-sided Majorana fermion quantum computing devices fabricated with ion implant methods
US11121304B2 (en) 2019-11-14 2021-09-14 International Business Machines Corporation Junction fabrication method for forming qubits
US11316022B2 (en) 2019-11-19 2022-04-26 International Business Machines Corporation Ion implant defined nanorod in a suspended Majorana fermion device
US11563162B2 (en) * 2020-01-09 2023-01-24 International Business Machines Corporation Epitaxial Josephson junction transmon device
US11107968B1 (en) 2020-03-20 2021-08-31 International Business Machines Corporation All-semiconductor Josephson junction device for qubit applications
US11538977B2 (en) 2020-12-09 2022-12-27 International Business Machines Corporation Qubits with ion implant Josephson junctions

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569408B2 (ja) * 1989-09-26 1997-01-08 郵政省通信総合研究所長 多数の微小弱結合からなるジョセフソン素子
JPH04321285A (ja) * 1991-04-19 1992-11-11 Sanyo Electric Co Ltd 超電導電磁波検出素子及びその作製方法
DE4434026A1 (de) * 1994-09-23 1996-03-28 Inst Physikalische Hochtech Ev Abgleichbarer Josephsonkontakt
CN1046057C (zh) * 1996-10-31 1999-10-27 南开大学 高温超导平面薄膜本征约瑟夫森结阵及其制备方法
CN1234176C (zh) * 2003-05-23 2005-12-28 南京大学 耐熔微掩模法制备高温超导Josephson结的方法
US6897111B2 (en) * 2003-07-28 2005-05-24 Chartered Semiconductor Manufacturing Ltd. Method using quasi-planar double gated fin field effect transistor process for the fabrication of a thyristor-based static read/write random-access memory
WO2005093831A1 (en) 2004-02-13 2005-10-06 President And Fellows Of Harvard College Nanostructures containing metal-semiconductor compounds
JP2005260113A (ja) * 2004-03-15 2005-09-22 Nippon Telegr & Teleph Corp <Ntt> 超伝導三端子素子及びその製造方法
US7749922B2 (en) 2005-05-05 2010-07-06 The Board Of Trustees Of The University Of Illinois Nanowire structures and electrical devices
KR100980738B1 (ko) * 2008-10-10 2010-09-08 한국전자통신연구원 반도체 나노와이어 센서 소자의 제조 방법 및 이에 따라 제조된 반도체 나노와이어 센서 소자
US7884004B2 (en) 2009-02-04 2011-02-08 International Business Machines Corporation Maskless process for suspending and thinning nanowires
US20120305893A1 (en) * 2010-02-19 2012-12-06 University College Cork-National University of Ireland ,Cork Transistor device
FR2962850B1 (fr) 2010-07-19 2012-08-17 Commissariat Energie Atomique Dispositif et procede pour former sur un nanofil en semi-conducteur un alliage de ce semi-conducteur avec un metal ou un metalloide.
US8247319B1 (en) * 2011-02-07 2012-08-21 International Business Machines Corporation Method to enable the process and enlarge the process window for silicide, germanide or germanosilicide formation in structures with extremely small dimensions
US9312426B2 (en) 2011-12-07 2016-04-12 International Business Machines Corporation Structure with a metal silicide transparent conductive electrode and a method of forming the structure
WO2013095384A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Semiconductor device with isolated body portion
US8841764B2 (en) 2012-01-31 2014-09-23 International Business Machines Corporation Superconducting quantum circuit having a resonant cavity thermalized with metal components
CN102694117B (zh) * 2012-05-25 2015-08-19 中国科学院上海微系统与信息技术研究所 一种基于超导纳米线的高频振荡器及其制备方法
US8610241B1 (en) * 2012-06-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Homo-junction diode structures using fin field effect transistor processing
US8969963B2 (en) * 2012-10-12 2015-03-03 International Business Machines Corporation Vertical source/drain junctions for a finFET including a plurality of fins
CN104299905B (zh) * 2013-07-16 2017-05-17 中芯国际集成电路制造(上海)有限公司 无结晶体管及其制造方法
EP3164889B1 (en) * 2014-07-02 2023-06-07 University of Copenhagen A semiconductor josephson junction comprising a semiconductor nanowire and superconductor layers thereon

Also Published As

Publication number Publication date
US20160276570A1 (en) 2016-09-22
DE102016204201B4 (de) 2017-12-28
CN105984840A (zh) 2016-10-05
DE102016204201A1 (de) 2016-09-22
US9559284B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
CN105984840B (zh) 用于纳米桥弱链接的硅化纳米线
US10115670B2 (en) Formation of advanced interconnects including set of metal conductor structures in patterned dielectric layer
KR101681633B1 (ko) 핀 기반 트랜지스터를 위한 고 이동도를 갖도록 변형된 채널을 포함하는 반도체 장치, 이동 컴퓨팅 장치, 통신장치, 이동 컴퓨팅 시스템
US6982465B2 (en) Semiconductor device with CMOS-field-effect transistors having improved drain current characteristics
DE102020102331A1 (de) Gestapelte transistoren mit unterschiedlichen gate-längen in unterschiedlichen bauelementstrata
US7084507B2 (en) Integrated circuit device and method of producing the same
US20090212333A1 (en) Method of manufacturing a buried-gate semiconductor device and corresponding integrated circuit
JP6035245B2 (ja) 電界効果トランジスタデバイスを製造する方法
TWI248677B (en) Method of fabricating an ultra-narrow channel semiconductor device
DE102019100124A1 (de) Gateanordnungen in Quantenpunkt-Vorrichtungen
JP2021500738A (ja) 半導体デバイスを形成する方法および半導体デバイス
US9716063B1 (en) Cobalt top layer advanced metallization for interconnects
CN107743653A (zh) 用于半导体结构的金属特征的自底向上填充(buf)
CN104040705A (zh) 使用替代栅工艺制造的纳米线fet中的压缩(pfet)和拉伸(nfet)沟道应变
JP5467471B2 (ja) 離間された導電配線に電気的接続を提供する方法
US20130106496A1 (en) Nanowire efuses
TW201826374A (zh) 使用定向選擇性蝕刻來製造奈米線電晶體
CN108235786A (zh) 垂直纳米线mosfet制造中的垂直后栅极工艺的方法
US7977187B2 (en) Method of fabricating a buried-gate semiconductor device and corresponding integrated circuit
US20140004666A1 (en) Passivation of carbon nanotubes with molecular layers
US10680063B2 (en) Method of manufacturing stacked SiGe nanotubes
WO2009040328A1 (en) Process for forming a wire portion in an integrated electronic circuit
US10163793B2 (en) Cobalt first layer advanced metallization for interconnects
Zhang et al. A novel self-aligned process for platinum silicide nanowires
US20180053724A1 (en) Nitridized ruthenium layer for formation of cobalt interconnects

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231117

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Grand Cayman, Cayman Islands

Patentee before: GLOBALFOUNDRIES INC.

Effective date of registration: 20231117

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: USA New York

Patentee before: Core USA second LLC

Effective date of registration: 20231117

Address after: USA New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.