CN111725382B - 超导磁通量子存储单元结构及其写入和读取方法 - Google Patents
超导磁通量子存储单元结构及其写入和读取方法 Download PDFInfo
- Publication number
- CN111725382B CN111725382B CN201910223216.7A CN201910223216A CN111725382B CN 111725382 B CN111725382 B CN 111725382B CN 201910223216 A CN201910223216 A CN 201910223216A CN 111725382 B CN111725382 B CN 111725382B
- Authority
- CN
- China
- Prior art keywords
- josephson junction
- storage loop
- loop
- current pulse
- superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004907 flux Effects 0.000 title claims abstract description 166
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000015654 memory Effects 0.000 title claims description 119
- 238000010438 heat treatment Methods 0.000 claims abstract description 54
- 238000010168 coupling process Methods 0.000 claims abstract description 26
- 230000008878 coupling Effects 0.000 claims abstract description 25
- 238000005859 coupling reaction Methods 0.000 claims abstract description 25
- 230000007704 transition Effects 0.000 claims description 26
- 230000008859 change Effects 0.000 abstract description 11
- 241000238366 Cephalopoda Species 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/84—Switching means for devices switchable between superconducting and normal states
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供一种超导磁通量子存储单元结构及其写入和读取方法，该结构包括：约瑟夫森结存储环路，具有一个第一约瑟夫森结；发热电阻，设置于约瑟夫森结存储环路中的第一约瑟夫森结附近，用于控制约瑟夫森结的温度。通过在第一约瑟夫森结附近设置发热电阻，利用发热电阻发热来调节第一约瑟夫森结区附近的温度，从而改变其临界电流，而不需要通过外部磁场耦合来改变第一约瑟夫森结的临界电流，相对于现有技术中的外部磁场耦合的方式调制临界电流，本发明采用发热电阻调制临界电流可使得约瑟夫森结存储环路的面积大大减小；利用纳米桥结替代传统的隧道结，在获得高动态电感的同时也可以进一步减小存储环路对几何电感的需求从而减小环路面积，并且也可以缩小第一约瑟夫森结的面积。
Description
技术领域
本发明属于超导电子信息技术领域，特别是涉及一种超导磁通量子存储单元结构及其写入和读取方法。
背景技术
基于CMOS的半导体集成电路，随着特征尺寸的减小和集成度的提高使得电路的功耗居高不下，时钟频率经过了十几年的发展，缓慢提高到了4.2GHz，逐渐趋于停滞。寻求新的材料以达到更高的时钟频率与较低的能耗迫在眉睫。
基于超导材料的数字电路采用脉冲宽度为ps量级的单磁通电压脉冲传输信号，以约瑟夫森结(Josephson Junction，JJ)作为开关元件。RSFQ(Rapid single flux quantum)电路所需的电压为几个mV，电路整体功耗为几个mW，可以高密度集成而没有功耗过高的担忧。ps量级的传输信号以及接近光速的信号传输速度可以使超导数字电路的工作频率达到近100GHz。传统半导体一级缓存的读取速度为1ns左右，无法满足高速超导数字电路的存取需求，因此设计制备与超导数字电路速度相匹配的高速存储器是实现超高速RSFQ微处理器的重要部分。
伦敦理论预言了超导闭合环路内的磁通量子化现象。利用超导环路可以存储和检测磁通量子的性质，发展出了多种基于超导材料的存储单元。二十世纪八十年代，Henkels基于RF SQUID分别采用Pb和Nb材料制作了第一个单磁通量子存储器，以磁通量子的有无来作为0和1。Henkels通过一个三结SQUID来改变RF SQUID的临界电流使超导环路可以捕获磁通量子，并产生稳定的超导环路电流使得状态得以一直存在。其数据的读取是通过一个DCSQUID检测超导环路中存储的磁通量子。这一最早的存储单元模型由于电感大小和工艺的限制导致读取电路的精度有限，采用两个磁通量子来表示状态1，致使其存取速度接近1ns。随后Yuh在Henkels的基础上加入缓冲门以消除半选择状态，用三个双结SQUID来完成读写操作，扩大了存储器输入控制信号的工作阈值。然而该存储单元的结构相对复杂，一个单元需要使用6个3.75μm的JJ，使其面积达到了50μm*52μm，误比特率达到了46％。1989年，Kurosawa提出了一种全新的存储单元结构，利用不对称的DC SQUID控制磁通量子的存储，判断读取时是否产生电压脉冲来实现01读出。这一结构虽然简单，但是额外的写回结构来实现非破坏性读出以及信号的时序控制限制了存储单元的读取速度。Suzuki在1988年将RFSQUID中不同磁通量子个数改变时产生的电压脉冲通过两个与超导环路并联的电容转换为电流脉冲信号，然后通过一个预偏置为亚临界状态的JJ检测这一电流脉冲。这一结构采用电容来实现数据的读出使得单元面积为100μm*50μm，不利于大规模集成。随后Polonsky和Yuh在Suzuki的基础上改进了读出方式，用约瑟夫森传输线JTL来实现状态读取和传输，不同的是Polonsky在每个存储单元添加了一个预偏置的JJ实现读出，而Yuh用一个预偏置的JJ实现数个存储单元的读出。但是这两个方案都停留在存储单元结构的实现，没有制作出完整的可存取Kb大小的存储器。Nagasawa和Tahara用两个RF SQUID组成了可实现非破坏性读出的存储单元，并且将双结SQUID垂直耦合至超导环路大大减小了存储单元的面积。这一结构经过多次改进实现了完整的存储器和350ps的读取速度，然而受限于单元尺寸很难大幅度减小和读取速度难以提高，这一类型的存储器没有得到实际的应用。高临界电流密度可以缩短存取时间，但是由于刻蚀精度，结尺寸缩小到1μm后很难实现高临界电流密度，存储单元尺寸难以进一步缩小。并且由于单元电路对几何电感的需求，单元面积难以大幅度减小。单元之间必须保持一定距离以减小磁耦合的影响，也限制了单元集成密度。二十世纪初，各国开始研究以RSFQ D触发器为存储单元来实现高速移位寄存器存储器，约瑟夫森结为直流偏置，避免了交流电源的使用，使这一类型的存储器时钟频率可以达到50GHz。目前基于移位寄存器的256b存储器所占面积已达到了2.17mm2，存储器面积过大制约了移位寄存器的发展。Takahashi等人设计的1kb移位寄存存储器的偏置电流达到了1.3A，随着集成度的增加，大电流带来的磁场和静态功耗问题不可忽略。
虽然研究者们提出了许多不同的单磁通存储器，但是存储器大小最大只达到了16Kb，由于采用超导环路的几何电感存储磁通量子，为满足超导环可以存储一个磁通量子的条件，存储单元面积无法进一步缩小，并且测试的误比特率较高，无法实现实际应用。因此如何实现缩小尺寸，高密度集成和提高稳定性是发展超导存储器的主要难题。本文提供了一种新的存储单元结构，采用高动态电感来减小对几何电感的依赖，从而缩小存储单元面积，可以改进目前存储单元面积较大的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超导磁通量子存储单元结构及其写入和读取方法，用于解决现有技术中由于采用电感耦合的方式进行磁通写入而造成的存储单元面积无法进一步缩小等的问题。
为实现上述目的及其他相关目的，本发明提供一种超导磁通量子存储单元结构，所述超导磁通量子存储单元结构至少包括：
约瑟夫森结存储环路，具有一个第一约瑟夫森结，且
其中，L为所述约瑟夫森结存储环路的电感，Φ0为磁通量子，IC0为所述第一约瑟夫森结没有受到调制时的临界电流；
由电流控制的发热电阻，设置于所述约瑟夫森结存储环路中的所述第一约瑟夫森结附近，用于控制所述约瑟夫森结的温度。
可选地，所述第一约瑟夫森结设置为纳米桥结，
可选地，所述约瑟夫森结存储环路上连接一个第二约瑟夫森结。
可选地，所述超导磁通量子存储单元结构还包括一双结超导量子干涉仪，且与所述约瑟夫森结存储环路磁耦合。
进一步地，所述双结超导量子干涉仪与所述约瑟夫森结存储环路设置为左右的磁耦合结构。
进一步地，所述双结超导量子干涉仪与所述约瑟夫森结存储环路设置为上下的磁耦合结构。
本发明还提供一种超导磁通量子存储单元结构的写入方法，包括提供如上所述的超导磁通量子存储单元结构，且所述约瑟夫森结存储环路满足
所述写入方法包括：
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并向所述约瑟夫森结存储环路施加正向电流脉冲IY，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“1”；
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并向所述约瑟夫森结存储环路施加负向电流脉冲IY，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“0”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为零时所述约瑟夫森结存储环路两个相反的磁通状态；
正向电流脉冲IY的取值范围满足IY0≤IY≤IY1，负向电流脉冲IY的取值范围满足|-IY1|≤|-IY|≤|-IY0|；
在所述约瑟夫森结存储环路的磁通与向所述约瑟夫森结存储环路施加的电流脉冲的关系曲线中，当所述约瑟夫森结存储环路的磁通满足
时，所述关系曲线斜率为无穷大，-IY1、IY1分别对应当不加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值，-IY0、IY0分别对应当加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值。
本发明还提供一种超导磁通量子存储单元结构的读取方法，包括提供如上所述的超导磁通量子存储单元结构，且所述约瑟夫森结存储环路满足
所述读取方法包括：
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并向所述约瑟夫森结存储环路施加正向电流脉冲IY及向所述第二约瑟夫森结施加偏置电流IB，使所述第二约瑟夫森结偏置在亚临界状态，当所述约瑟夫森结存储环路状态为“0”时，所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，变为“1”，并产生电压脉冲Vpulse至所述第二约瑟夫森结，所述第二约瑟夫森结的相位发生2π转变，产生一个更大的电压脉冲至输出端读出，表示读出“0”，当所述约瑟夫森结存储环路状态为“1”时，所述约瑟夫森结存储环路的磁通ΦT状态不发生跃迁，没有电压脉冲Vpulse的读出，表示读出“1”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为零时所述约瑟夫森结存储环路两个相反的磁通状态；
正向电流脉冲IY的取值范围满足IY0≤IY≤IY1；
在所述约瑟夫森结存储环路的磁通与向所述约瑟夫森结存储环路施加的电流脉冲的关系曲线中，当所述约瑟夫森结存储环路的磁通满足
时，所述关系曲线斜率为无穷大，IY1对应当不加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值，IY0对应当加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值。
本发明还提供另一种超导磁通量子存储单元结构的写入方法，包括提供如上所述的超导磁通量子存储单元结构，并向所述约瑟夫森结存储环路施加直流偏置Ibias，且所述约瑟夫森结存储环路满足
所述写入方法包括：
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并向所述约瑟夫森结存储环路施加正向电流脉冲IY，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“1”，写入“1”后，先撤去电流脉冲IT，再撤去正向电流脉冲IY，将所述约瑟夫森结存储环路复位成所述直流偏置Ibias；
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并保持所述约瑟夫森结存储环路的所述直流偏置Ibias不变，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“0”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为Ibias时所述约瑟夫森结存储环路两个相反的磁通状态；
正向电流脉冲IY的取值范围满足IY0≤IY≤IY1；
在所述约瑟夫森结存储环路的磁通与向所述约瑟夫森结存储环路施加的电流脉冲的关系曲线中，当所述约瑟夫森结存储环路的磁通满足
时，所述关系曲线斜率为无穷大，IY1对应当不加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值，IY0对应当加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值。
本发明还提供一种超导磁通量子存储单元结构的读取方法，包括提供如上所述的超导磁通量子存储单元结构并向所述约瑟夫森结存储环路施加直流偏置Ibias，且所述约瑟夫森结存储环路满足
所述读取方法包括：
于所述双结超导量子干涉仪施加电流脉冲IS，当所述双结超导量子干涉仪没有电压脉冲VP输出时，表示读出“1”，当所述双结超导量子干涉仪有电压脉冲VP输出时，表示读出“0”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为Ibias时所述约瑟夫森结存储环路两个相反的磁通状态；
IS的取值范围满足kBICMAX≤IS≤kAICMAX，其中，ICMAX表示外界耦合磁场为0时所述双结超导量子干涉仪的临界电流，kAICMAX表示为在“1”状态下，所述约瑟夫森结存储环路的磁通耦合至所述双结超导量子干涉仪时，所述双结超导量子干涉仪的临界电流，kBICMAX表示为在“0”状态下，所述约瑟夫森结存储环路的磁通耦合至所述双结超导量子干涉仪时，所述双结超导量子干涉仪的临界电流。
本发明还提供一种超导磁通量子存储单元结构的写入方法，包括提供如上所述的超导磁通量子存储单元结构，且所述约瑟夫森结存储环路满足
所述写入方法包括：
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并向所述约瑟夫森结存储环路施加正向电流脉冲IY，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“1”，写入“1”后，先撤去电流脉冲IT，再撤去正向电流脉冲IY，将所述约瑟夫森结存储环路复位成0；
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，所述约瑟夫森结存储环路施加电流脉冲为0，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“0”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为零时所述约瑟夫森结存储环路两个相反的磁通状态；
正向电流脉冲IY的取值范围满足IY0≤IY≤IY1；
在所述约瑟夫森结存储环路的磁通与向所述约瑟夫森结存储环路施加的电流脉冲的关系曲线中，当所述约瑟夫森结存储环路的磁通满足
时，所述关系曲线斜率为无穷大，IY1对应当不加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值，IY0对应当加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值。
本发明还提供一种超导磁通量子存储单元结构的读取方法，包括提供如上所述的超导磁通量子存储单元结构，且所述约瑟夫森结存储环路满足
所述读取方法包括：
于所述双结超导量子干涉仪施加电流脉冲IS，当所述双结超导量子干涉仪没有电压脉冲VP输出时，表示读出“1”，当所述双结超导量子干涉仪有电压脉冲VP输出时，表示读出“0”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为零时所述约瑟夫森结存储环路两个相反的磁通状态；
IS的取值范围满足kBICMAX≤IS≤kAICMAX，其中，ICMAX表示外界耦合磁场为0时所述双结超导量子干涉仪的临界电流，kAICMAX表示为在“1”状态下，所述约瑟夫森结存储环路的磁通耦合至所述双结超导量子干涉仪时，所述双结超导量子干涉仪的临界电流，kBICMAX表示为在“0”状态下，所述约瑟夫森结存储环路的磁通耦合至所述双结超导量子干涉仪时，所述双结超导量子干涉仪的临界电流。
如上所述，本发明的超导磁通量子存储单元结构，通过在所述第一约瑟夫森结J1附近设置所述发热电阻R，利用所述发热电阻R发热来调节所述第一约瑟夫森结J1区附近的温度，从而改变所述第一约瑟夫森结J1的临界电流，而不需要现有技术中通过外部磁场耦合来控制所述约瑟夫森结存储环路的磁通状态的改变，从而改变所述第一约瑟夫森结J1的临界电流，相对于现有技术中的外部磁场耦合的方式调制临界电流，本发明中采用所述发热电阻R调制临界电流可使得所述约瑟夫森结存储环路的面积大大减小；利用所述纳米桥结替代传统的隧道结，在获得高动态电感L的同时也可以进一步减小存储环路对几何电感的需求从而减小环路面积，并且也可以缩小所述第一约瑟夫森结J1的面积。
附图说明
图1显示为本发明的超导磁通量子存储单元结构实施例一的结构示意图。
图2显示为图1的等效电路图。
图3显示为实施例一的结构在满足
时，约瑟夫森结存储环路的磁通与该环路中的电流的关系曲线图。
图4显示为实施例一的结构在满足
时，写入和读取时的信号波形图。
图5显示为本发明的超导磁通量子存储单元结构实施例二的结构示意图。
图6显示为本发明的超导磁通量子存储单元结构实施例三的结构示意图。
图7显示为图5或图6的等效电路图。
图8显示为实施例二或实施例三的结构在满足
且施加直流偏置Ibias时，约瑟夫森结存储环路的磁通与该环路中的电流的关系曲线图。
图9显示为实施例二或实施例三的结构在满足
且施加直流偏置Ibias时，写入和读取时的信号波形图。
图10显示为实施例二或实施例三的结构中，双结超导量子干涉仪的磁通调制曲线图。
图11显示为实施例二或实施例三的结构在满足
时，约瑟夫森结存储环路的磁通与该环路中的电流的关系曲线图。
图12显示为实施例二或实施例三的结构在满足
时，写入和读取时的信号波形图。
元件标号说明
1 约瑟夫森结存储环路
2 双结超导量子干涉仪
R 发热电阻
J1 第一约瑟夫森结
J2 第二约瑟夫森结
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1及图2所示，本实施例提出一种超导磁通量子存储单元结构，所述超导磁通量子存储单元结构至少包括：
约瑟夫森结存储环路1，具有一个第一约瑟夫森结J1，且
其中，L为所述约瑟夫森结存储环路的电感，Φ0为磁通量子，IC0为所述第一约瑟夫森结没有受到调制时的临界电流；
由电流控制的发热电阻R，设置于所述约瑟夫森结存储环路1中的所述第一约瑟夫森结J1附近，用于控制所述约瑟夫森结J1的温度。
本实施例通过在所述第一约瑟夫森结J1附近设置所述发热电阻R，利用所述发热电阻R发热来调节所述第一约瑟夫森结J1区附近的温度，从而改变所述第一约瑟夫森结J1的临界电流，而不需要现有技术中通过外部磁场耦合来控制所述约瑟夫森结存储环路1的磁通状态的改变，从而改变所述第一约瑟夫森结J1的临界电流，相对于现有技术中的外部磁场耦合的方式调制临界电流，本实施例中采用所述发热电阻R调制临界电流可使得所述约瑟夫森结存储环路的面积大大减小。
作为示例，所述第一约瑟夫森结J1设置为纳米桥结。利用所述纳米桥结替代传统的隧道结，在获得高动态电感L的同时也可以进一步减小存储环路对几何电感L的需求从而减小环路面积，并且也可以缩小所述第一约瑟夫森结J1的面积。例如，在0.35μm特征尺寸下，一个所述约瑟夫森结存储环路1的面积最小可达3.5μm*3.5μm。
如图1及图2所示，作为示例，所述约瑟夫森结存储环路1上连接一个第二约瑟夫森结J2。所述第二约瑟夫森结J2作为本实施例中的超导磁通量子存储单元结构的读出电路。
如图2所示，为本实施例的等效电路图。由约瑟夫森结的电流相位关系、磁通量子化及基尔霍夫定律可以得到所述约瑟夫森结存储环路的磁通ΦT与向所述约瑟夫森结存储环路施加的电流脉冲IY的关系为：
其中，L为所述约瑟夫森结存储环路1的几何电感，Φ0为磁通量子，k为所述发热电阻R对所述第一约瑟夫森结J1临界电流的影响因子，IC0为所述第一约瑟夫森结J1没有受到调制时的临界电流。
当所述约瑟夫森结存储环路1满足
时，可以得到如图3实线的关系曲线图，当IY＝0时，可以实现双稳态。当向所述发热电阻R施加电流脉冲IT时，所述发热电阻R发热使所述第一约瑟夫森结J1结区附近温度升高，所述第一约瑟夫森结J1的临界电流变为kIC0，系数k满足
且k≤1，图3中的曲线由实现曲线变为虚线曲线所示。所述约瑟夫森结存储环路的磁通ΦT状态只能稳定存在于图3中曲线斜率为正的部分，当环内磁通状态满足
时，曲线斜率为无穷大。图3中的-IY1、IY1分别对应当不加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路1施加的电流脉冲值，-IY0、IY0分别对应当加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路1施加的电流脉冲值。如图3所示，如果所述约瑟夫森结存储环路1的原磁通状态位于K0磁通量子态上，增大电流IY>IY1，磁通状态将由K0向上跃迁至K1；如果所述约瑟夫森结存储环路1的原磁通状态位于K1磁通量子态上，增大电流|-IY|>|-IY1|，磁通状态将由K1向下跃迁至K0。磁通状态的跃迁会产生一个电压脉冲向外传输。
基于以上理论，本实施例还提供一种超导磁通量子存储单元结构的写入方法和读取方法，其中，所述超导磁通量子存储单元结构为本实施例所述结构。
如图2至图4所示，为便于理解，这里以IY＝0时两个相反的所述约瑟夫森结存储环路1的磁通状态来表示“0”和“1”，对应于所述约瑟夫森结存储环路1内的环路电流分别为顺时针电流和逆时针电流。写入方法如下：
于所述发热电阻R施加电流脉冲IT选中所述约瑟夫森结存储环路1，此时所述第一约瑟夫森结J1的临界电流变为kIC0，并向所述约瑟夫森结存储环路1施加正向电流脉冲IY，且正向电流脉冲IY的取值范围满足IY0≤IY≤IY1，此时被选中的所述约瑟夫森结存储环路1的磁通ΦT状态将会跃迁到K1曲线上，表示写入“1”，而未被选中的约瑟夫森结存储环路的磁通状态依然在原状态曲线上变化，不发生磁通状态的跃迁；
于所述发热电阻R施加电流脉冲IT选中所述约瑟夫森结存储环路1，此时所述第一约瑟夫森结J1的临界电流变为kIC0，并向所述约瑟夫森结存储环路1施加负向电流脉冲IY，且负向电流脉冲IY的取值范围满足|-IY1|≤|-IY|≤|-IY0|，此时被选中的所述约瑟夫森结存储环路1的磁通ΦT状态将会跃迁到K0曲线上，表示写入“0”，而未被选中的约瑟夫森结存储环路的磁通状态依然在原状态曲线上变化，不发生磁通状态的跃迁。
如图2至图4所示，读取方法如下：
于所述发热电阻R施加电流脉冲IT选中所述约瑟夫森结存储环路1，此时所述第一约瑟夫森结J1的临界电流变为kIC0，并向所述约瑟夫森结存储环路1施加正向电流脉冲IY及向所述第二约瑟夫森结J2施加偏置电流IB，使所述第二约瑟夫森结偏置在亚临界状态，且正向电流脉冲IY的取值范围满足IY0≤IY≤IY1。当所述约瑟夫森结存储环路1状态为“0”时，所述约瑟夫森结存储环路的磁通ΦT状态将会由K0向上跃迁至K1，所述约瑟夫森结存储环路1的状态变为“1”，并产生一个电压脉冲Vpulse至所述第二约瑟夫森结J2，由于所述第二约瑟夫森结J2处于亚临界状态，所以所述第二约瑟夫森结J2的相位发生2π转变，产生一个更大的电压脉冲至输出端读出，表示读出“0”；当所述约瑟夫森结存储环路1状态为“1”时，所述约瑟夫森结存储环路的磁通ΦT状态不发生跃迁，没有电压脉冲Vpulse的读出，表示读出“1”。
实施例二
如图5至图7所示，本实施例提出一种超导磁通量子存储单元结构，该结构与实施例一提出的超导磁通量子存储单元结构基本相同，不同在于：本实施例通过设置一双结超导量子干涉仪2，且与所述约瑟夫森结存储环路1磁耦合。
如图5所示，作为示例，所述双结超导量子干涉仪2与所述约瑟夫森结存储环路1设置为左右的磁耦合结构。
如图6所示，作为示例，所述双结超导量子干涉仪2与所述约瑟夫森结存储环路1设置为上下的磁耦合结构。
当所述约瑟夫森结存储环路1满足
且向所述约瑟夫森结存储环路1施加直流偏置Ibias时，可以得到如图8的关系曲线图，使得实现双稳态时，所述约瑟夫森结存储环路1被偏置于Ibias处。
基于以上理论，本实施例还提供一种超导磁通量子存储单元结构的写入方法和读取方法，其中，所述超导磁通量子存储单元结构为本实施例所述结构。
如图7至图9所示，为便于理解，这里以IY＝Ibias时两个相反的所述约瑟夫森结存储环路1的磁通状态来表示“0”和“1”，对应于所述约瑟夫森结存储环路1内的环路电流分别为顺时针电流和逆时针电流。写入方法如下：
于所述发热电阻施R加电流脉冲IT选中所述约瑟夫森结存储环路1，此时所述第一约瑟夫森结J1的临界电流变为kIC0，并向所述约瑟夫森结存储环路1施加正向电流脉冲IY，且正向电流脉冲IY的取值范围满足IY0≤IY≤IY1，此时被选中的所述约瑟夫森结存储环路1的磁通ΦT状态将会跃迁到K1曲线上，表示写入“1”，写入“1”后，先撤去电流脉冲IT，再撤去正向电流脉冲IY，将所述约瑟夫森结存储环路1复位成所述直流偏置Ibias，而未被选中的约瑟夫森结存储环路的磁通状态依然在原状态曲线上变化，不发生磁通状态的跃迁；
于所述发热电阻R施加电流脉冲IT选中所述约瑟夫森结存储环路1，此时所述第一约瑟夫森结J1的临界电流变为kIC0，并保持所述约瑟夫森结存储环路1的所述直流偏置Ibias不变，此时被选中的所述约瑟夫森结存储环路1的磁通ΦT状态将会跃迁到K0曲线上，表示写入“0”，而未被选中的约瑟夫森结存储环路的磁通状态依然在原状态曲线上变化，不发生磁通状态的跃迁；
如图7至图10所示，读取方法如下：
于所述双结超导量子干涉仪2施加电流脉冲IS，当所述双结超导量子干涉仪2没有电压脉冲VP输出时，表示读出“1”，当所述双结超导量子干涉仪2有电压脉冲VP输出时，表示读出“0”。
如图10所示，IS的取值范围满足kBICMAX≤IS≤kAICMAX，其中，ICMAX表示外界耦合磁场为0时所述双结超导量子干涉仪2的临界电流，kAICMAX表示为在“1”状态下，所述约瑟夫森结存储环路1的磁通耦合至所述双结超导量子干涉仪2时，所述双结超导量子干涉仪2的临界电流，kBICMAX表示为在“0”状态下，所述约瑟夫森结存储环路1的磁通耦合至所述双结超导量子干涉仪2时，所述双结超导量子干涉仪2的临界电流。
当所述约瑟夫森结存储环路1满足
时，可以得到如图11的关系曲线图，当IY＝0时，可以实现四种稳定的磁通状态。
基于以上理论，本实施例还提供另一种超导磁通量子存储单元结构的写入方法和读取方法，其中，所述超导磁通量子存储单元结构为本实施例所述结构。
如图11及图12所示，为便于理解，这里以IY＝0时两个相反的所述约瑟夫森结存储环路1的磁通状态来表示“0”和“1”，对应于所述约瑟夫森结存储环路1内的环路电流分别为顺时针电流和逆时针电流。写入方法如下：
于所述发热电阻R施加电流脉冲IT选中所述约瑟夫森结存储环路1，此时所述第一约瑟夫森结J1的临界电流变为kIC0，并向所述约瑟夫森结存储环路1施加正向电流脉冲IY，且正向电流脉冲IY的取值范围满足IY0≤IY≤IY1，此时被选中的所述约瑟夫森结存储环路1的磁通ΦT状态跃迁到K1曲线上，表示写入“1”，写入“1”后，先撤去电流脉冲IT，再撤去正向电流脉冲IY，将所述约瑟夫森结存储环路复位成0，而未被选中的约瑟夫森结存储环路的磁通状态依然在原状态曲线上变化，不发生磁通状态的跃迁；
于所述发热电阻R施加电流脉冲IT选中所述约瑟夫森结存储环路1，此时所述第一约瑟夫森结J1的临界电流变为kIC0，所述约瑟夫森结存储环路1施加电流脉冲为0，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态跃迁到K0曲线上，表示写入“0”，而未被选中的约瑟夫森结存储环路的磁通状态依然在原状态曲线上变化，不发生磁通状态的跃迁。
如图11及图12所示，读取方法如下：
于所述双结超导量子干涉仪2施加电流脉冲IS，当所述双结超导量子干涉仪2没有电压脉冲VP输出时，表示读出“1”，当所述双结超导量子干涉仪2有电压脉冲VP输出时，表示读出“0”。
其中，IS的取值范围满足kBICMAX≤IS≤kAICMAX，其中，ICMAX表示外界耦合磁场为0时所述双结超导量子干涉仪2的临界电流，kAICMAX表示为在“1”状态下，所述约瑟夫森结存储环路1的磁通耦合至所述双结超导量子干涉仪2时，所述双结超导量子干涉仪2的临界电流，kBICMAX表示为在“0”状态下，所述约瑟夫森结存储环路1的磁通耦合至所述双结超导量子干涉仪2时，所述双结超导量子干涉仪2的临界电流。
综上所述，本发明的超导磁通量子存储单元结构，通过在所述第一约瑟夫森结J1附近设置所述发热电阻R，利用所述发热电阻R发热来调节所述第一约瑟夫森结J1区附近的温度，从而改变所述第一约瑟夫森结J1的临界电流，而不需要现有技术中通过外部磁场耦合来控制所述约瑟夫森结存储环路的磁通状态的改变，从而改变所述第一约瑟夫森结J1的临界电流，相对于现有技术中的外部磁场耦合的方式调制临界电流，本发明中采用所述发热电阻R调制临界电流可使得所述约瑟夫森结存储环路的面积大大减小；利用所述纳米桥结替代传统的隧道结，在获得高动态电感L的同时也可以进一步减小存储环路对几何电感L的需求从而减小环路面积，并且也可以缩小所述第一约瑟夫森结J1的面积。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种超导磁通量子存储单元结构，其特征在于，所述超导磁通量子存储单元结构至少包括：
约瑟夫森结存储环路，具有一个第一约瑟夫森结，且
其中，L为所述约瑟夫森结存储环路的电感，Φ0为磁通量子，IC0为所述第一约瑟夫森结没有受到调制时的临界电流；
由电流控制的发热电阻，设置于所述约瑟夫森结存储环路中的所述第一约瑟夫森结附近，用于控制所述约瑟夫森结的温度；
所述第一约瑟夫森结设置为纳米桥结。
2.根据权利要求1所述的超导磁通量子存储单元结构，其特征在于：所述约瑟夫森结存储环路上连接一个第二约瑟夫森结。
3.根据权利要求1所述的超导磁通量子存储单元结构，其特征在于：所述超导磁通量子存储单元结构还包括一双结超导量子干涉仪，且与所述约瑟夫森结存储环路磁耦合。
4.根据权利要求3所述的超导磁通量子存储单元结构，其特征在于：所述双结超导量子干涉仪与所述约瑟夫森结存储环路设置为左右的磁耦合结构。
5.根据权利要求3所述的超导磁通量子存储单元结构，其特征在于：所述双结超导量子干涉仪与所述约瑟夫森结存储环路设置为上下的磁耦合结构。
6.一种超导磁通量子存储单元结构的写入方法，包括提供如权利要求1所述的超导磁通量子存储单元结构，且所述约瑟夫森结存储环路满足
其特征在于，所述写入方法包括：
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并向所述约瑟夫森结存储环路施加正向电流脉冲IY，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“1”；
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并向所述约瑟夫森结存储环路施加负向电流脉冲IY，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“0”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为零时所述约瑟夫森结存储环路两个相反的磁通状态；
正向电流脉冲IY的取值范围满足IY0≤IY≤IY1，负向电流脉冲IY的取值范围满足|-IY1|≤|-IY|≤|-IY0|；
在所述约瑟夫森结存储环路的磁通与向所述约瑟夫森结存储环路施加的电流脉冲的关系曲线中，当所述约瑟夫森结存储环路的磁通满足
时，所述关系曲线斜率为无穷大，-IY1、IY1分别对应当不加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值，-IY0、IY0分别对应当加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值。
7.一种超导磁通量子存储单元结构的读取方法，包括提供如权利要求2所述的超导磁通量子存储单元结构，且所述约瑟夫森结存储环路满足
其特征在于，所述读取方法包括：
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并向所述约瑟夫森结存储环路施加正向电流脉冲IY及向所述第二约瑟夫森结施加偏置电流IB，使所述第二约瑟夫森结偏置在亚临界状态，当所述约瑟夫森结存储环路状态为“0”时，所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，变为“1”，并产生电压脉冲Vpulse至所述第二约瑟夫森结，所述第二约瑟夫森结的相位发生2π转变，产生一个更大的电压脉冲至输出端读出，表示读出“0”，当所述约瑟夫森结存储环路状态为“1”时，所述约瑟夫森结存储环路的磁通ΦT状态不发生跃迁，没有电压脉冲Vpulse的读出，表示读出“1”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为零时所述约瑟夫森结存储环路两个相反的磁通状态；
正向电流脉冲IY的取值范围满足IY0≤IY≤IY1；
在所述约瑟夫森结存储环路的磁通与向所述约瑟夫森结存储环路施加的电流脉冲的关系曲线中，当所述约瑟夫森结存储环路的磁通满足
时，所述关系曲线斜率为无穷大，IY1对应当不加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值，IY0对应当加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值。
8.一种超导磁通量子存储单元结构的写入方法，包括提供如权利要求1所述的超导磁通量子存储单元结构，并向所述约瑟夫森结存储环路施加直流偏置Ibias，且所述约瑟夫森结存储环路满足
其特征在于，所述写入方法包括：
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并向所述约瑟夫森结存储环路施加正向电流脉冲IY，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“1”，写入“1”后，先撤去电流脉冲IT，再撤去正向电流脉冲IY，将所述约瑟夫森结存储环路复位成所述直流偏置Ibias；
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并保持所述约瑟夫森结存储环路的所述直流偏置Ibias不变，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“0”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为Ibias时所述约瑟夫森结存储环路两个相反的磁通状态；
正向电流脉冲IY的取值范围满足IY0≤IY≤IY1；
在所述约瑟夫森结存储环路的磁通与向所述约瑟夫森结存储环路施加的电流脉冲的关系曲线中，当所述约瑟夫森结存储环路的磁通满足
时，所述关系曲线斜率为无穷大，IY1对应当不加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值，IY0对应当加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值。
9.一种超导磁通量子存储单元结构的读取方法，包括提供如权利要求3至5任意一项所述的超导磁通量子存储单元结构并向所述约瑟夫森结存储环路施加直流偏置Ibias，且所述约瑟夫森结存储环路满足
其特征在于，所述读取方法包括：
于所述双结超导量子干涉仪施加电流脉冲IS，当所述双结超导量子干涉仪没有电压脉冲VP输出时，表示读出“1”，当所述双结超导量子干涉仪有电压脉冲VP输出时，表示读出“0”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为Ibias时所述约瑟夫森结存储环路两个相反的磁通状态；
IS的取值范围满足kBICMAX≤IS≤kAICMAX，其中，ICMAX表示外界耦合磁场为0时所述双结超导量子干涉仪的临界电流，kAICMAX表示为在“1”状态下，所述约瑟夫森结存储环路的磁通耦合至所述双结超导量子干涉仪时，所述双结超导量子干涉仪的临界电流，kBICMAX表示为在“0”状态下，所述约瑟夫森结存储环路的磁通耦合至所述双结超导量子干涉仪时，所述双结超导量子干涉仪的临界电流。
10.一种超导磁通量子存储单元结构的写入方法，包括提供如权利要求1所述的超导磁通量子存储单元结构，且所述约瑟夫森结存储环路满足
其特征在于，所述写入方法包括：
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，并向所述约瑟夫森结存储环路施加正向电流脉冲IY，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“1”，写入“1”后，先撤去电流脉冲IT，再撤去正向电流脉冲IY，将所述约瑟夫森结存储环路复位成0；
于所述发热电阻施加电流脉冲IT选中所述约瑟夫森结存储环路，将所述第一约瑟夫森结的临界电流调制为kIC0，k为所述发热电阻对所述第一约瑟夫森结临界电流的影响因子，且满足
k≤1，所述约瑟夫森结存储环路施加电流脉冲为0，此时被选中的所述约瑟夫森结存储环路的磁通ΦT状态发生跃迁反向，表示写入“0”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为零时所述约瑟夫森结存储环路两个相反的磁通状态；
正向电流脉冲IY的取值范围满足IY0≤IY≤IY1；
在所述约瑟夫森结存储环路的磁通与向所述约瑟夫森结存储环路施加的电流脉冲的关系曲线中，当所述约瑟夫森结存储环路的磁通满足
时，所述关系曲线斜率为无穷大，IY1对应当不加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值，IY0对应当加IT时，所述关系曲线斜率为无穷大时向所述约瑟夫森结存储环路施加的电流脉冲值。
11.一种超导磁通量子存储单元结构的读取方法，包括提供如权利要求3至5任意一项所述的超导磁通量子存储单元结构，且所述约瑟夫森结存储环路满足
其特征在于，所述读取方法包括：
于所述双结超导量子干涉仪施加电流脉冲IS，当所述双结超导量子干涉仪没有电压脉冲VP输出时，表示读出“1”，当所述双结超导量子干涉仪有电压脉冲VP输出时，表示读出“0”；
所述“0”及“1”表示当向所述约瑟夫森结存储环路施加电流脉冲为零时所述约瑟夫森结存储环路两个相反的磁通状态；
IS的取值范围满足kBICMAX≤IS≤kAICMAX，其中，ICMAX表示外界耦合磁场为0时所述双结超导量子干涉仪的临界电流，kAICMAX表示为在“1”状态下，所述约瑟夫森结存储环路的磁通耦合至所述双结超导量子干涉仪时，所述双结超导量子干涉仪的临界电流，kBICMAX表示为在“0”状态下，所述约瑟夫森结存储环路的磁通耦合至所述双结超导量子干涉仪时，所述双结超导量子干涉仪的临界电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910223216.7A CN111725382B (zh) | 2019-03-22 | 2019-03-22 | 超导磁通量子存储单元结构及其写入和读取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910223216.7A CN111725382B (zh) | 2019-03-22 | 2019-03-22 | 超导磁通量子存储单元结构及其写入和读取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111725382A CN111725382A (zh) | 2020-09-29 |
| CN111725382B true CN111725382B (zh) | 2022-02-22 |
Family
ID=72563532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910223216.7A Active CN111725382B (zh) | 2019-03-22 | 2019-03-22 | 超导磁通量子存储单元结构及其写入和读取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111725382B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101349712A (zh) * | 2008-07-31 | 2009-01-21 | 南京大学 | 一种利用超导约瑟夫森结检测太赫兹信号频谱的装置 |
| WO2012103384A2 (en) * | 2011-01-26 | 2012-08-02 | Inqubit, Inc. | Josephson magnetic switch |
| CN105984840A (zh) * | 2015-03-17 | 2016-10-05 | 国际商业机器公司 | 用于纳米桥弱链接的硅化纳米线 |
| CN107871812A (zh) * | 2017-10-25 | 2018-04-03 | 中国科学院上海微系统与信息技术研究所 | 基于3d纳米桥结的超导量子干涉滤波器及其制备方法 |
| CN108539005A (zh) * | 2018-04-24 | 2018-09-14 | 中国计量科学研究院 | 约瑟夫森结阵列及共面波导结构 |
-
2019
- 2019-03-22 CN CN201910223216.7A patent/CN111725382B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101349712A (zh) * | 2008-07-31 | 2009-01-21 | 南京大学 | 一种利用超导约瑟夫森结检测太赫兹信号频谱的装置 |
| WO2012103384A2 (en) * | 2011-01-26 | 2012-08-02 | Inqubit, Inc. | Josephson magnetic switch |
| CN105984840A (zh) * | 2015-03-17 | 2016-10-05 | 国际商业机器公司 | 用于纳米桥弱链接的硅化纳米线 |
| CN107871812A (zh) * | 2017-10-25 | 2018-04-03 | 中国科学院上海微系统与信息技术研究所 | 基于3d纳米桥结的超导量子干涉滤波器及其制备方法 |
| CN108539005A (zh) * | 2018-04-24 | 2018-09-14 | 中国计量科学研究院 | 约瑟夫森结阵列及共面波导结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111725382A (zh) | 2020-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109478590B (zh) | 具有带掺杂磁性层的磁性约瑟夫森结器件的存储器单元 | |
| JP7015964B2 (ja) | 量子化ループメモリセルシステム | |
| Cai et al. | Proposal of analog in-memory computing with magnified tunnel magnetoresistance ratio and universal STT-MRAM cell | |
| WO2021243742A1 (zh) | 一种超导磁通存储单元及其读写方法 | |
| CN112802515B (zh) | 三态自旋电子器件、存储单元、存储阵列及读写电路 | |
| US10650884B2 (en) | Superconducting memory with josephson phase-based torque | |
| CN112313746B (zh) | 磁性约瑟夫逊结驱动的通量偏置超导体存储器单元和方法 | |
| Konno et al. | Fully functional operation of low-power 64-kb Josephson-CMOS hybrid memories | |
| Takeshita et al. | High-speed memory driven by SFQ pulses based on 0-π SQUID | |
| CN111725382B (zh) | 超导磁通量子存储单元结构及其写入和读取方法 | |
| CN111868829A (zh) | 具有堆叠驱动器和差分变压器的超导存储器系统 | |
| CN110211614B (zh) | 一种基于磁性斯格明子的锁存器与触发器及控制方法 | |
| Takayama et al. | A random-access-memory cell based on quantum flux parametron with three control lines | |
| Tsuji et al. | Majority gate-based feedback latches for adiabatic quantum flux parametron logic | |
| US20230037252A1 (en) | Cryogenic memory cell and memory device | |
| CN104795093A (zh) | 基于折叠式比较器的低功耗读取电路及控制方法 | |
| TWI584290B (zh) | 非依電性記憶體裝置及其操作方法 | |
| CN204558019U (zh) | 基于两级放大器的stt-ram读取电路 | |
| CN104795095B (zh) | 基于折叠式比较器的stt‑ram读取电路及控制方法 | |
| US7092285B1 (en) | State save-on-power-down using GMR non-volatile elements | |
| Zhang et al. | Exploring potentials of perpendicular magnetic anisotropy stt-mram for cache design | |
| CN104795089A (zh) | 低功耗两级放大器stt-ram读取电路的控制方法 | |
| CN115223610A (zh) | 超导磁通存储结构、数据读写表征方法及存储器 | |
| CN204558027U (zh) | 基于折叠式比较器的低功耗stt-ram读取电路 | |
| CN204558028U (zh) | 基于折叠式比较器的stt-ram读取电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |