CN204558028U - 基于折叠式比较器的stt-ram读取电路 - Google Patents
基于折叠式比较器的stt-ram读取电路 Download PDFInfo
- Publication number
- CN204558028U CN204558028U CN201520242592.8U CN201520242592U CN204558028U CN 204558028 U CN204558028 U CN 204558028U CN 201520242592 U CN201520242592 U CN 201520242592U CN 204558028 U CN204558028 U CN 204558028U
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- circuit
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本实用新型涉及一种基于折叠式比较器的STT-RAM读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据。本实用新型提供的读取电路可以有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性。
Description
技术领域
本实用新型涉及一种基于折叠式比较器的STT-RAM读取电路。
背景技术
传统的随机存取存储器（RAM）如动态随机存取存储器（DRAM）具有比较低廉的价格，但是存取速度较慢、耐久性较差并且数据只能保存很短的一段时间。由于必须隔一段时间刷新一次数据，这又导致了功耗较大。静态随机存取存储器（SRAM）具有存取速度较快、功耗较低，非易失性等优点，但是价格昂贵、集成度较低。
近年来新兴的自旋转移力矩随机存取存储器（STT-RAM）由于其高密度、低漏电流、非易失性、超长的耐久性以及快速读写等优点，有望成为未来高速缓存的首选产品。
本专利基于一种新颖的树型读取电路方案，提出了可以有效降低该读取电路总体功耗的改进结构。这种新颖的树型读取方案采用开环放大器作为读取电路的比较器，开环放大器不需要重启时间，可以进行连续比较，故采用开环放大器可以提高电路的读取速度，具有读取时间短的优点。为了使开环放大器与数字系统对接时的可靠性更高，该读取方案采用输出电压摆幅更大的折叠式共源共栅电路作为开环放大器的基本结构可以进行连续比较，故采用折叠式共源共栅比较器可以提高电路的读取速度，具有读取时间短的优点。
发明内容
本实用新型的目的在于提供一种有效的提高读取速度，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性的基于折叠式比较器的STT-RAM读取电路。
为实现上述目的，本实用新型的技术方案是：一种基于折叠式比较器的STT-RAM读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据，所述控制逻辑电路还连接有一用于提供参考电压的外部电压输出电路，所述折叠式共源共栅比较器的第一MOS管的源极和第二MOS管的源极均连接至VDD端，所述第一MOS管的栅极连接第二MOS管的栅极，所述第一MOS管的漏极和第二MOS管的漏极分别连接第三MOS管的源极和第四MOS管的源极，所述第三MOS管的栅极和第四MOS管的栅极相连接，所述第三MOS管的漏极与第五MOS管的漏极相连接至第七MOS管的栅极及第八MOS管的栅极，所述第四MOS管的漏极和第六MOS管的漏极相连接至所述反相器的输入端，所述第五MOS管的栅极和第六MOS管的栅极相连接，所述第五MOS管的源极和第六MOS管的源极分别连接第七MOS管的漏极和第八MOS管的漏极，所述第一MOS管的漏极和第二MOS管的漏极还分别连接第十MOS管的漏极和第九MOS管的漏极，所述第九MOS管的源极和第十MOS管的源极相连接至第十一MOS管的漏极，所述第十一MOS管的源极与所述第七MOS管的源极和第八MOS管的源极相连接至地，所述第一MOS管的源极和第九MOS管的栅极分别连接至并行磁隧道结的两端，所述第十MOS管的栅极连接至所述控制逻辑电路；还包括一第十二MOS管，所述第十二MOS管的漏极连接至所述第九MOS管的栅极，所述第十二MOS管的源极接地，所述第十二MOS管的栅极接至时钟信号发生器的主时钟信号输出端。
在本实用新型实施例中，所述控制逻辑电路包括由第一D触发器反相输出信号和第一时钟信号控制的双向开关电路，所述双向开关电路包括相互连接的第一双向开关和第二双向开关，所述双向开关电路用于控制第十MOS管栅极与外部电压输出电路的第一、第二和第三参考电压输出端的连接。
在本实用新型实施例中，所述时钟输出模块包括第一延时电路、第二延时电路、第三双向开关和第四双向开关，所述第一延时电路和第二延时电路连接至主时钟信号输出端，所述第三双向开关和第四双向开关分别用于控制第一延时电路和第二延时电路与第一时钟信号输出端和第二时钟信号输出端的连接。
在本实用新型实施例中，所述第一延时电路的延迟时间小于第二延时电路的延迟时间。
相较于现有技术，本实用新型具有以下有益效果：本实用新型电路采用折叠式共源共栅比较器，节省了电路的重启时间，提高了电路的读取速度，从而又节省了读取电路的功耗；折叠式共源共栅比较器采用了折叠式共源共栅结构，节省了功耗，增大了输出摆幅和增益，提高了与数字系统对接时整个读取电路的可靠性；内置控制逻辑，降低了使用难度，和外围系统的控制成本；此外，与其他读取电路相比，本电路采用树型的读取方案，具有较快的读取速度、较小的硬件消耗、较低的成本等优点。
附图说明
图1为磁隧道结的两种结构图。
图2为折叠式共源共栅放大器电路原理图。
图3为读取电路的电路原理图。
图4为本实用新型所设计的读取电路的工作流程图。
图5为控制逻辑电路原理图。
图6为时钟输出模块原理图。
图7为本实用新型读取并行磁隧道结结构的STT-RAM的仿真图。
具体实施方式
下面结合附图1-7，对本实用新型的技术方案进行具体说明。
本实用新型的一种基于折叠式比较器的STT-RAM读取电路，包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据，所述控制逻辑电路还连接有一用于提供参考电压的外部电压输出电路，所述折叠式共源共栅比较器的第一MOS管的源极和第二MOS管的源极均连接至VDD端，所述第一MOS管的栅极连接第二MOS管的栅极，所述第一MOS管的漏极和第二MOS管的漏极分别连接第三MOS管的源极和第四MOS管的源极，所述第三MOS管的栅极和第四MOS管的栅极相连接，所述第三MOS管的漏极与第五MOS管的漏极相连接至第七MOS管的栅极及第八MOS管的栅极，所述第四MOS管的漏极和第六MOS管的漏极相连接至所述反相器的输入端，所述第五MOS管的栅极和第六MOS管的栅极相连接，所述第五MOS管的源极和第六MOS管的源极分别连接第七MOS管的漏极和第八MOS管的漏极，所述第一MOS管的漏极和第二MOS管的漏极还分别连接第十MOS管的漏极和第九MOS管的漏极，所述第九MOS管的源极和第十MOS管的源极相连接至第十一MOS管的漏极，所述第十一MOS管的源极与所述第七MOS管的源极和第八MOS管的源极相连接至地，所述第一MOS管的源极和第九MOS管的栅极分别连接至并行磁隧道结的两端，所述第十MOS管的栅极连接至所述控制逻辑电路；还包括一第十二MOS管，所述第十二MOS管的漏极连接至所述第九MOS管的栅极，所述第十二MOS管的源极接地，所述第十二MOS管的栅极接至时钟信号发生器的主时钟信号输出端。
所述控制逻辑电路包括由第一D触发器反相输出信号和第一时钟信号控制的双向开关电路，所述双向开关电路包括相互连接的第一双向开关和第二双向开关，所述双向开关电路用于控制第十MOS管栅极与外部电压输出电路的第一、第二和第三参考电压输出端的连接。
所述时钟输出模块包括第一延时电路、第二延时电路、第三双向开关和第四双向开关，所述第一延时电路和第二延时电路连接至主时钟信号输出端，所述第三双向开关和第四双向开关分别用于控制第一延时电路和第二延时电路与第一时钟信号输出端和第二时钟信号输出端的连接。所述第一延时电路的延迟时间小于第二延时电路的延迟时间。
以下结合附图具体讲述本实用新型的工作原理。
STT-RAM内部用于存储数据的磁隧道结（magnetic tunnel junctions, MTJs）有两种结构：串行磁隧道结（如图1（1）所示）和并行磁隧道结（如图1（2）所示）。
串行磁隧道结由两层铁磁层夹杂一层氧化镁氧化层组成，其中底层铁磁层为参考层（reference layer），具有固定的磁向；而另一层铁磁层为自由层（free layer），其磁向可以通过转变电流（switching current）来改变，当两层铁磁层的磁向相反时，磁隧道结处于高阻态；当两层铁磁层的磁向相同时，磁隧道结处于低阻态；而并行磁隧道结的自由层是由两个可以独立控制磁向的区域组成，其中软区（soft domain）只需通过一个小电流就可以改变磁向，而硬区（hard domain）则需要一个较大的电流才可以改变磁向，由于两个区域的磁向有四种组合，故并行磁隧道结具有四种电阻状态，因为并行磁隧道结具有较高的隧道磁致电阻率(Tunneling Magneto-resistance ratio(TMR))、较小的转换电流以及更高的可靠性等优点，所以本实用新型采用并行磁隧道结作为STT-RAM的存储结构。
本专利基于一种新颖的树型读取电路方案，提出了可以有效降低该读取电路总体功耗的改进结构，这种新颖的树型读取方案采用折叠式共源共栅比较器作为读取电路的比较器，折叠式共源共栅比较器不需要重启时间，可以进行连续比较，故采用折叠式共源共栅比较器可以提高电路的读取速度，具有读取时间短的优点，为了使折叠式共源共栅比较器与数字系统对接时的可靠性更高，该读取方案采用输出电压摆幅更大的折叠式共源共栅电路（图2所示）作为折叠式共源共栅比较器的基本结构。然而，由于在数字系统中，常常要求电压的摆幅等于工作电压（VDD），开环放大器的摆幅不能达到这个要求。由于反相器的输出摆幅可以等于工作电压（VDD），可以对开环放大器的输出摆幅起到放大的作用，故本发明在开环放大器的输出端Vout’串接了一个反相器，使得最终的输出电压摆幅可以达到数字系统对电压摆幅的要求。
本专利所设计的电路图如图3所示，由于一个并行磁隧道结有四种阻值，阻值关系为：R11>R10>R01>R00。其中R11、R10、R01、R00分别为存储数据为11、10、01、00的 并行磁隧道结所对应的电阻阻值，故当主时钟信号CONT为1时，NMOS（第十二MOS管M12）进入饱和区（第十二MOS管M12应为一个长沟MOS管），产生一个固定值的读取电流，该电流流过并行磁隧道结，会产生读取电压Vin，由于并行磁隧道结中存储的数据不同，其阻值就不同，产生的读取电压Vin会有4种不同的电压值，其电压关系为：V11<V10<V01<V00，其中V11、V10、V01、V00分别为存储数据11、10、01、00的并行磁隧道结所对应的读取电压值，由此，我们仅需通过比较器判断Vin的电压值，即可准确得知在并行磁隧道结中存储的数据，为了准确甄别Vin的四种电压值，本实用新型的读取电路需要外部电压输出电路产生3个参考电压（第一参考电压Vref1、第二参考电压Vref2、第三参考电压Vref3），电压关系为：V11 < Vref3 < V10 < Vref2 <V01 < Vref1< V00。
本实用新型采用的树型的电压搜索算法流程图如图4所示，整个读取电路的工作原理如下：
1、当主时钟信号CONT为1，第十二MOS管M12开启，产生读取电压Vin，控制逻辑控制Vin与Vref2进行比较；
2、读取电路进入采用图4所示的树型方案的电压搜索模式进行两位数据的读取：
（1）当Vin>Vref2时，可知并行磁隧道结所产生的读取电压只有两种可能（V01、V00），故并行磁隧道结所存储的高位数据为0，折叠式共源共栅比较器输出端Vout’输出低电平，反相器输出端Vout输出高电平，然后，时钟输出模块产生一个时钟脉冲信号第一时钟信号clk1，控制第一D触发器存储高位数据（由于折叠式共源共栅比较器的输出端Vout’必须要经过反相器来增大输出摆幅，因此第一D触发器读入的数据要从第一D触发器的反相输出端输出，以得到真实的数据1st），当第一D触发器存储高位数据结束之后，控制逻辑电路控制Vin与Vref1进行下一步的比较，这时，如果Vin>Vref1，则并行磁隧道结所产生的读取电压只有V00这种可能，所存储的低位数据为0，折叠式共源共栅比较器输出端Vout’输出低电平，反相器输出端Vout输出高电平，如果Vin<Vref1，则并行磁隧道结所产生的读取电压只有V01这种可能，所存储的低位数据为1，折叠式共源共栅比较器输出端Vout’输出高电平，反相器输出端Vout输出低电平，当得到低位数据比较出来之后，时钟输出模块再生成一个脉冲信号第二时钟信号clk2，控制第二D触发器存储低位数据（与高位的存储方法相同，由第二D触发器的反相输出端输出所得到的低位数据2nd），这样读取电路就完成了2bit数据的读取过程，
（2）当Vin<Vref2时，并行磁隧道结所产生的读取电压只有两种可能（V11、V10），故并行磁隧道结中存储的高位数据为1，折叠式共源共栅比较器输出端Vout’输出高电平，反相器输出端Vout输出低电平，然后，时钟输出模块产生一个时钟脉冲信号第一时钟信号clk1，控制第一D触发器存储高位数据（与Vin>Vref2的情况相同，第一D触发器读入的数据要从第一D触发器的反相输出端输出，以得到真实的数据1st），当第一D触发器存储高位数据结束之后，控制逻辑电路控制Vin与Vref3进行下一步的比较，如果Vin>Vref3，则并行磁隧道结所产生的读取电压只有V10这一种可能，所存储的低位数据为0，折叠式共源共栅比较器输出端Vout’输出低电平，反相器输出端Vout输出高电平，如果Vin<Vref3，则并行磁隧道结所产生的读取电压只有V11这一种可能，所存储的低位数据为1，折叠式共源共栅比较器输出端Vout’输出高电平，反相器输出端Vout输出低电平，当得到低位的数据之后，时钟输出模块再生成一个脉冲信号第二时钟信号clk2，控制第二D触发器存储低位数据（与高位的存储方法相同，由第二D触发器的反相输出端输出所得到的低位数据2nd），这样读取电路就完成了2bit数据的读取过程，
本专利所采用的控制逻辑电路由图5所示。第一双向开关S1，第二S2分别为受高位数据1st和第一时钟信号clk1控制的双向开关电路（双向开关的结构如图5中圆圈内所示），首先，主时钟信号CONT最先跳变为高电平，图3所示NMOS管（第十二MOS管M12）进入开启状态，产生读取电压Vin，这时第一时钟信号clk1还为低电平，控制双向开关S2使得Vref与Vref2相连，令Vin与Vref2进行比较，反相器输出比较结果，当反相器输出比较结果之后，第一时钟信号clk1跳变到高电平，控制第一D触发器存储高位数据，并由反相输出端输出高位数据1st，同时，第一时钟信号clk1控制第二双向开关S2使得Vref与Vref’相连，这时，高位数据1st就可以通过控制第一双向开关S1来选择相对应的参考电压（Vref1或者Vref3）与Vref’相连，当高位数据1st为高电平1时，第一双向开关S1的输出Vref’与Vref3相连；当高位数据1st为低电平时，第一双向开关S1使得Vref’与Vref1相连，由此，本专利所设计的控制逻辑电路就实现了读取电路的控制功能。
为了减少读取电路的时钟输入端口，本专利采用如图6所示的时钟产生模块，图中第三双向开关S3、第四双向开关S4与图5所示开关的结构相同，只需要提供主时钟信号CONT即可产生第一时钟信号clk1与第二时钟信号clk2，当主时钟信号CONT为低电平时，主时钟信号CONT控制第三双向开关S3和第四双向开关S4使得第一时钟信号clk1和第二时钟信号clk2与GND相连，这样当主时钟信息CONT为低电平时，第一时钟信号clk1和第二时钟信号clk2可以迅速置为低电平，当主时钟信号CONT为高电平时，控制第三双向开关S3和第四双向开关S4使得clk1和clk2分别与clk1’和clk2’相连，第一延时电路Buffer1Buffer1的延迟时间小于第二延时电路Buffer2的延迟时间，且第一延时电路Buffer1和第二延时电路Buffer2的延迟时间设置必须满足如下条件：当主时钟信号CONT由低电平跳变为高电平时，整个电路开始进行高位数据的比较，等高位数据的比较结果Vout输出稳定后，第一延时电路Buffer1的延迟时间使得clk1’由低电平跳变为高电平，clk1也由低电平跳变为高电平，控制第一D触发器存储高位数据；然后电路开始进行低位数据的比较，只有等低位数据的比较结果Vout输出稳定后，第二延时电路Buffer2的延迟作用使得clk2’由低电平跳变为高电平，clk2也由低电平跳变为高电平，控制第二D触发器存储低位数据，这样，图6所示的电路就可以完成降低时钟输入端口数量的功能。
本实用新型的所有电路都经过Cadence软件的仿真验证，采用Global Foundries 0.18um的工艺进行设计，以一组典型的STT-RAM参数指标为例，采用60μA的读取电流对所设计的电路进行验证，四种状态的阻值和读取的电压值如表1所示。
选取的参考电压值如表2所示。
以读取存储数据为11的并行磁隧道结的数据为例，来验证本发明所设计的读取电路的可行性。图7所示为本发明读取STT-RAM数据的仿真图。由该图可知，输入电压Vin首先与Vref2(Vref=1.67V)进行了比较，反相器输出端Vout的输出电压为0V，clk1读取高位的数据进入D触发器中，再由D触发器的反相输出端输出真实的高位数据（1st）为高电平1.8V（代表高位数据为1），然后控制逻辑根据读取出的高位数据结果，选择Vref3（Vref=1.64V）与输入电压Vin进行比较，反相器输出端Vout的输出电压为0 V，clk2读取低位的数据进入D触发器中，再由D触发器的反相输出端输出真实的低位数据(2nd)为高电平1.8V（代表高位数据为1）。本发明所设计的读取电路实现了两位数据的读取。本发明中图3电路所采用的关键MOS管尺寸如表3所示。
以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。
Claims (4)
1.一种基于折叠式比较器的STT-RAM读取电路，其特征在于：包括一折叠式共源共栅比较器及与该折叠式共源共栅比较器连接的并行磁隧道结、控制逻辑电路和反相器，所述反相器还连接有第一D触发器和第二D触发器，所述第一D触发器和第二D触发器的时钟控制输入端分别连接至时钟输出模块的第一时钟信号输出端和第二时钟信号输出端，所述第一D触发器和第二D触发器的反相输出端分别输出并行磁隧道结中存储的高位数据和低位数据，所述控制逻辑电路还连接有一用于提供参考电压的外部电压输出电路，所述折叠式共源共栅比较器的第一MOS管的源极和第二MOS管的源极均连接至VDD端，所述第一MOS管的栅极连接第二MOS管的栅极，所述第一MOS管的漏极和第二MOS管的漏极分别连接第三MOS管的源极和第四MOS管的源极，所述第三MOS管的栅极和第四MOS管的栅极相连接，所述第三MOS管的漏极与第五MOS管的漏极相连接至第七MOS管的栅极及第八MOS管的栅极，所述第四MOS管的漏极和第六MOS管的漏极相连接至所述反相器的输入端，所述第五MOS管的栅极和第六MOS管的栅极相连接，所述第五MOS管的源极和第六MOS管的源极分别连接第七MOS管的漏极和第八MOS管的漏极，所述第一MOS管的漏极和第二MOS管的漏极还分别连接第十MOS管的漏极和第九MOS管的漏极，所述第九MOS管的源极和第十MOS管的源极相连接至第十一MOS管的漏极，所述第十一MOS管的源极与所述第七MOS管的源极和第八MOS管的源极相连接至地，所述第一MOS管的源极和第九MOS管的栅极分别连接至并行磁隧道结的两端，所述第十MOS管的栅极连接至所述控制逻辑电路；还包括一第十二MOS管，所述第十二MOS管的漏极连接至所述第九MOS管的栅极，所述第十二MOS管的源极接地，所述第十二MOS管的栅极接至时钟信号发生器的主时钟信号输出端。
2.根据权利要求1所述的基于折叠式比较器的STT-RAM读取电路，其特征在于：所述控制逻辑电路包括由第一D触发器反相输出信号和第一时钟信号控制的双向开关电路，所述双向开关电路包括相互连接的第一双向开关和第二双向开关，所述双向开关电路用于控制第十MOS管栅极与外部电压输出电路的第一、第二和第三参考电压输出端的连接。
3.根据权利要求1所述的基于折叠式比较器的STT-RAM读取电路，其特征在于：所述时钟输出模块包括第一延时电路、第二延时电路、第三双向开关和第四双向开关，所述第一延时电路和第二延时电路连接至主时钟信号输出端，所述第三双向开关和第四双向开关分别用于控制第一延时电路和第二延时电路与第一时钟信号输出端和第二时钟信号输出端的连接。
4.根据权利要求3所述的基于折叠式比较器的STT-RAM读取电路，其特征在于：所述第一延时电路的延迟时间小于第二延时电路的延迟时间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520242592.8U CN204558028U (zh) | 2015-04-21 | 2015-04-21 | 基于折叠式比较器的stt-ram读取电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520242592.8U CN204558028U (zh) | 2015-04-21 | 2015-04-21 | 基于折叠式比较器的stt-ram读取电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204558028U true CN204558028U (zh) | 2015-08-12 |
Family
ID=53833112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520242592.8U Expired - Fee Related CN204558028U (zh) | 2015-04-21 | 2015-04-21 | 基于折叠式比较器的stt-ram读取电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204558028U (zh) |
-
2015
- 2015-04-21 CN CN201520242592.8U patent/CN204558028U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9672886B2 (en) | Fast and low-power sense amplifier and writing circuit for high-speed MRAM | |
| KR101953653B1 (ko) | 초전도 게이트 시스템 | |
| CN1534681B (zh) | 磁随机存取存储器及其读出方法 | |
| CN105745716B (zh) | 偏移消除双阶段感测电路、感测方法及感测装置 | |
| US9640257B2 (en) | Method and circuit for programming non-volatile memory cells of a volatile/non-volatile memory array | |
| JP2010079988A (ja) | 記憶装置 | |
| US20130194862A1 (en) | Non-volatile flip-flop | |
| JP2009211733A (ja) | 磁気記憶装置 | |
| CN103811046A (zh) | 一种新型高可靠性读取电路 | |
| US9773538B2 (en) | Nonvolatile semiconductor memory | |
| CN104795093A (zh) | 基于折叠式比较器的低功耗读取电路及控制方法 | |
| CN204558019U (zh) | 基于两级放大器的stt-ram读取电路 | |
| CN104795095A (zh) | 基于折叠式比较器的stt-ram读取电路及控制方法 | |
| CN104134461A (zh) | 一种混合存储单元的读取电路结构 | |
| CN204558027U (zh) | 基于折叠式比较器的低功耗stt-ram读取电路 | |
| CN104795089B (zh) | 低功耗两级放大器stt‑ram读取电路的控制方法 | |
| CN113129953B (zh) | 磁性随机存储器的读电路 | |
| CN204558028U (zh) | 基于折叠式比较器的stt-ram读取电路 | |
| CN104795094A (zh) | 基于两级放大器的stt-ram读取电路及其控制方法 | |
| CN204632340U (zh) | 基于两级放大器的低功耗stt-ram读取电路 | |
| US20170131910A1 (en) | Register having non-volatile memory for backing up and restoring volatile memory | |
| KR101704933B1 (ko) | 오프셋 전압 상쇄를 이용한 메모리 셀 읽기 회로 | |
| CN109872741B (zh) | 一种基于磁隧道结的多电压控制的非易失性布尔逻辑架构 | |
| CN113113062A (zh) | 一种基于3t-3mtj存储单元的磁性随机存储器及其读取方法 | |
| US7092285B1 (en) | State save-on-power-down using GMR non-volatile elements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150812 Termination date: 20190421 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |