CN105960711A - 像素驱动电路 - Google Patents

像素驱动电路 Download PDF

Info

Publication number
CN105960711A
CN105960711A CN201480066249.0A CN201480066249A CN105960711A CN 105960711 A CN105960711 A CN 105960711A CN 201480066249 A CN201480066249 A CN 201480066249A CN 105960711 A CN105960711 A CN 105960711A
Authority
CN
China
Prior art keywords
transistor
conductive layer
source
drain
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480066249.0A
Other languages
English (en)
Other versions
CN105960711B (zh
Inventor
亚历山德拉··兰科夫
夏洛特·哈里森
伊恩·霍尼
肖恩·诺瓦尔
杰瑞米·希尔斯
布拉格·亚格里奥古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Not Rec Ying Nabao Co Ltd
Original Assignee
Not Rec Ying Nabao Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Not Rec Ying Nabao Co Ltd filed Critical Not Rec Ying Nabao Co Ltd
Publication of CN105960711A publication Critical patent/CN105960711A/zh
Application granted granted Critical
Publication of CN105960711B publication Critical patent/CN105960711B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

描述了只具有三个导电层的像素驱动电路。像素驱动电路包括跨及三个导电层的垂直驱动晶体管(26)，其中导电层中位于中间导电层(32)第一侧上的第一导电层(22)提供驱动晶体管的第一源漏连接(52)，导电层中位于中间导电层与第一导电层相对的一侧上的第三导电层(34)提供垂直驱动晶体管的栅极连接(54)，中间导电层提供垂直驱动晶体管的第二源漏连接(50)。该电路还包括源漏连接(44、46)位于三个导电层之一中的横向开关晶体管(30)。在第一和第二导电层之间以及在第二和第三导电层之间设置电介质层(16、20)，跨及垂直驱动晶体管的第一和第二源漏连接设置半导体材料(18)。像素显示元件(12)耦合到垂直驱动晶体管的第一源漏连接。

Description

像素驱动电路
技术领域
本发明涉及像素驱动电路，具体地，涉及有机发光二极管(OLED)显示器的像素驱动电路。
背景技术
有机发光二极管(OLED)常用来在电子显示设备中提供显示。通常，OLED由有源矩阵背板(即，薄膜晶体管(TFT)或有机TFT(OTFT)的矩阵或阵列)来驱动。OLED显示器的每个像素由背板的独立TFT可选择地寻址，以改变像素的状态。
OLED显示器的一种常用像素电路包括两个晶体管和一个电容器(“2T1C”)。晶体管之一是寻址晶体管，而另一个晶体管则是驱动晶体管。寻址晶体管将来自数据线的电压传送到驱动晶体管的栅极。驱动晶体管将数据电压转换为OLED像素的相应电流。
通常，在像素电路中使用非晶硅或多晶硅TFT，但OLED像素还可由OTFT驱动，在OTFT中沟道由有机半导体制成。但是，有机半导体的电荷迁移率较低，这使得要使用较大的晶体管来驱动OLED像素。因此，有机半导体的低电荷迁移率意味着，与非晶硅或多晶硅TFT相比，不能容易地实现高密度OLED像素。US2008/237580、US2009/224235和JP2013254859描述了已知结构。
本申请的申请人认识到需要提供使得高密度OTFT驱动OLED面板的处理能够在低电压下操作的像素结构。
发明内容
根据本发明的第一方面，提供了一种只使用三个导电层制作像素驱动电路的方法，所述方法包括：形成跨及所述三个导电层的垂直驱动晶体管，其中所述导电层中位于中间导电层的第一侧上的第一导电层提供所述驱动晶体管的第一源漏连接，其中所述导电层中位于所述中间导电层的与所述第一导电层相对的一侧上的第三导电层提供针对所述垂直驱动晶体管的栅极连接，以及其中所述中间导电层提供针对所述垂直驱动晶体管的第二源漏连接；形成具有位于所述三个导电层之一中的源漏连接的横向开关晶体管；其中，在所述第一导电层和所述第二导电层之间以及在所述第二导电层和所述第三导电层之间设置电介质层，以及其中跨及所述垂直驱动晶体管的所述第一源漏连接和所述第二源漏连接设置半导体材料。
以下特征适用于本发明的所有方面。
垂直晶体管可定义为具有与形成有所述像素电路的衬底相垂直的半导体沟道的晶体管。换言之，源电极和漏电极布置在该结构的不同层中，使得它们在垂直方向彼此分离。与此不同，水平或横向晶体管可定义为具有与形成有所述像素电路的衬底大体平行的半导体沟道的晶体管。源电极和漏电极布置在该结构的相同层中，使得它们在水平或横向方向上彼此分离。驱动晶体管的第一源漏连接可以是漏电极，驱动晶体管的第二源漏连接可以是源电极，反之亦然。横向开关晶体管的源漏连接可包括源电极和漏电极两者。
导电层可以由导电聚合物(比如PEDOT)或导电材料(比如无机金属，例如金、铜或银)形成，从而可以是金属层。半导体材料可以是有机半导体材料，例如可通过溶液处理的共轭聚合或低聚材料。为了克服有机半导体中的上述低电荷迁移率问题，在实施例中，有机电子像素驱动电路包括两个晶体管和一个电容器(2T1C像素)，其中晶体管之一是垂直晶体管。垂直晶体管可用作驱动晶体管，其与水平或横向晶体管相比，通常提供每TFT区域大得多的宽度长度尺寸比(W/L)。驱动晶体管的较大W/L尺寸比使得OTFT能够在低电压下进行操作。垂直晶体管是驱动晶体管，并且提供用来驱动像素的发光元件的电流。横向晶体管是选择或寻址晶体管，其还可被称为开关晶体管。在实施例中，所述方法还包括：形成在所述垂直驱动晶体管的所述第一和第二源漏连接之间垂直延伸的壁，其中所述半导体材料布置在所述壁上，以形成所述垂直驱动晶体管的垂直延伸沟道。在实施例中，横向开关晶体管的源漏连接可形成在中间导电层中。根据将要形成底发射结构还是顶发射结构，横向开关晶体管的栅极可以形成在第一或第三导电层中。备选地，横向开关晶体管的源漏连接可形成在第一导电层中。在这种情况中，横向开关晶体管的栅极可形成在第三导电层中。
在实施例中，横向开关晶体管的源漏连接形成在第一导电层中，并可通过在横向开关晶体管的源漏连接上方在所述第一和第二导电层之间移除电介质层来形成所述壁。备选地，横向开关晶体管的源漏连接形成在中间导电层中，所述方法可包括：在所述横向开关晶体管和所述垂直驱动晶体管之间在所述电介质层之一中形成沟槽，其中所述壁包括所述沟槽的侧壁。在实施例中，所述方法包括：为所述横向开关晶体管和所述垂直驱动晶体管两者形成公共半导体。所述方法还可包括：将跨及所述垂直驱动晶体管的所述第一和第二源漏连接的半导体材料与覆盖所述横向开关晶体管的所述第一和第二源漏连接的半导体材料相隔离。在存在沟槽的情况下，可在沟槽中形成半导体隔离。备选地，可在中间导电层上形成第三电介质层，并可在横向开关晶体管和垂直驱动晶体管之间移除第三电介质层和半导体材料，以形成隔离。
在实施例中，所述方法还包括：在所述导电层中的最上方的导电层上制作介质隔堤(bank)，所述隔堤限定针对OLED材料的阱，其中所述阱的基底由所述最上方的导电层形成，以及其中所述最上方的导电层与所述垂直驱动晶体管的所述第一源漏连接电连接。从而，第三导电层可包括像素电极，其可以是阱的基底。
在实施例中，所述第三导电层是离所述驱动电路的衬底最远的、所述导电层中的最上方的导电层。
如上所述，有机电子像素驱动电路可包括两个晶体管和一个电容器(2T1C像素)。
在实施例中，所述方法还包括：在所述中间、第二导电层与所述第三导电层之间形成栅极存储电容器，以存储所述驱动晶体管的驱动电平。
根据本发明的另一方面，提供了一种只使用三个金属层制作两晶体管一电容器有源矩阵像素驱动电路的方法，所述方法包括：形成具有位于所述三个金属层中的中间、第二金属层中的源漏连接的横向开关晶体管；以及形成跨及所述三个金属层的垂直驱动晶体管，其中所述金属层中位于所述中间金属层的第一侧上的第一金属层提供所述驱动晶体管的第一源漏连接，其中所述金属层中位于所述中间金属层的与所述第一金属层相对的一侧上的第三金属层提供针对所述垂直驱动晶体管的栅极连接，以及其中所述中间金属层提供针对所述垂直驱动晶体管的第二源漏连接；其中，在所述第一和第二金属层之间以及在所述第二和第三金属层之间设置电介质层，以及其中跨及所述垂直驱动晶体管的所述第一源漏连接和所述第二源漏连接设置半导体材料。
根据本发明的另一方面，提供了一种只使用三个导电层的像素驱动电路，包括：垂直驱动晶体管，跨及所述三个导电层，其中所述导电层中位于中间导电层的第一侧上的第一导电层提供所述驱动晶体管的第一源漏连接，其中所述导电层中位于所述中间导电层的与所述第一导电层相对的一侧上的第三导电层提供针对所述垂直驱动晶体管的栅极连接，以及其中所述中间导电层提供针对所述垂直驱动晶体管的第二源漏连接；横向开关晶体管，具有位于所述三个导电层之一中的源漏连接；以及其中，在所述第一导电层和所述第二导电层之间以及在所述第二导电层和所述第三导电层之间设置电介质层，以及其中跨及所述垂直驱动晶体管的所述第一源漏连接和所述第二源漏连接设置半导体材料；以及像素显示元件，耦合到所述垂直驱动晶体管的所述第一源漏连接。
根据本发明的又一方面，提供了一种柔性有源矩阵背板，包括：柔性衬底，承载多个如上所述的像素驱动电路。
根据本发明的另一个方面，提出了一种包括如上所述的柔性有源矩阵背板的显示器。
更为优选地，背板结构的每一层都是柔性的，以创建完全柔性的显示设备。有利地，可以制造柔性OLED显示设备，比如电子纸或柔性显示面板。衬底可以由柔性聚合物如PVC、PET(聚乙二醇对苯二甲酸酯)或PEN(聚萘二甲酸乙二醇酯)形成。如上所述，垂直驱动晶体管的使用使得OTFT(有机薄膜晶体管)能够操作于低电压。在以上结构中，开关(或选择/寻址)晶体管是横向晶体管，但能够使用与此不同的结构。
根据本发明的另一方面，提供了一种用于驱动像素的有机电子像素驱动电路，所述像素驱动电路包括：第一有机晶体管；以及第二有机晶体管，其中所述第二有机晶体管是可操作来为所述像素提供驱动电流的驱动晶体管；其中所述第一晶体管是开关晶体管，其耦合到所述驱动晶体管，并可操作为选择性地对所述像素进行寻址；其中所述驱动晶体管是垂直晶体管。在这种结构中，像素电路优选地还包括：公共半导体层，该公共半导体层为像素电路中的两个晶体管形成沟道。
如前文所述，以下特征适用于包括上述内容在内的本发明的所有方面。在由2T1C电路驱动的像素形成的像素阵列中，每个像素电路具有电源连接和接地连接。每一行像素具有公共行选择线，每一列像素具有公共数据线，从而一行/列像素可被一起寻址。从而，行选择线和列数据线将阵列中的像素互连。
因此，在本发明的实施例中，晶体管包括源漏层/连接和栅电极，所述像素电路还包括：像素数据线，耦合到所述第一晶体管的所述源漏层/连接，以选择性地向所述像素驱动电路提供编程电压；像素选择线，耦合到所述选择晶体管的所述栅电极，其中所述选择晶体管的所述栅电极选择性地耦合到所述像素数据线；以及像素电极，耦合到所述驱动晶体管的所述源漏连接。
驱动晶体管的源漏连接可以是彼此相互垂直布置的漏电极和源电极。选择晶体管的源漏层/连接包括源电极和漏电极，对于横向晶体管处于相同的层中。像素数据线提供用来对驱动晶体管的电压输出进行编程的编程电压。像素选择线控制选择晶体管的栅电极何时能够选择性地寻址所述像素。
在包括像素阵列的有源矩阵显示器中，每个像素由单独的像素驱动电路驱动，存储电容器用来使得阵列中的单独像素的像素状态能够在其他像素被寻址的同时被有源地维持。从而，在实施例中，像素驱动电路包括用于存储像素值的存储电容器。存储电容器耦合在驱动晶体管的源漏连接中的至少一个和驱动晶体管的栅电极之间，并且其中，所述像素数据线上的电压存储在所述存储电容器中。当像素选择线电压指示像素正被寻址时，选择晶体管的源漏层改变为数据线的编程电压，该电压于是可在非寻址时间期间存储在存储电容器中。
优选地，选择晶体管和驱动晶体管两者都是有机薄膜场效应晶体管(OTFT)。也就是说，至少每个晶体管的半导体层由有机半导体材料形成。(其他晶体管层可以是或不是由有机材料形成的。)有机半导体材料可以是例如可通过溶液处理的共轭聚合或低聚材料。在实施例中，选择晶体管是水平OTFT。在实施例中，像素包括发光二极管(LED)或有机LED。备选地，在实施例中，像素包括其他电流驱动发光材料。
在实施例中，像素电路形成在柔性衬底(优选地，柔性塑料衬底)上。更为优选地，像素电路的每个元件是柔性的，从而可以制造柔性显示设备，比如柔性LED/OLED显示面板。衬底可以由柔性聚合物如PVC、PET(聚乙二醇对苯二甲酸酯)或PEN(聚萘二甲酸乙二醇酯)形成。作为补充或备选，衬底可以由柔性、透明材料形成，从而像素电路适于底发射，在底发射中，光通过衬底(即，像素电路的底部)离开设备。在实施例中，像素电路包括电介质层，电介质层被图案化以在第二垂直晶体管和第一晶体管之间形成沟槽。公共半导体层可布置在电介质层上。半导体材料可布置在沟槽的侧壁上，以形成驱动晶体管的(垂直)沟道。
由于半导体层是两个晶体管所公用的，所以在两个晶体管之间可能会发生电流泄漏，这可影响像素电路的操作。在像素阵列中，电流泄漏可发生在阵列中相邻像素的晶体管之间。从而，在实施例中，选择晶体管和驱动晶体管之间的沟槽包括不具有半导体材料的区域。所述区域可通过半导体隔离(或浅沟槽隔离)来提供，通过激光刻蚀或光刻图案化技术来移除沟槽的区域中的半导体材料。在选择晶体管和驱动晶体管之间不存在沟槽的情况下，半导体隔离可通过以下步骤形成：在中间导电层上形成第三电介质层，以及在横向开关晶体管和垂直驱动晶体管之间移除第三电介质层和半导体材料。
优选地，驱动晶体管的源漏连接具有梳状结构。由于它是垂直晶体管，所以驱动晶体管的半导体沟道与衬底垂直。如前文所述，期望能够在低电压下操作OTFT，并且生成每OTFT区域较大的电流。具体地，期望具有较大的宽度-长度(W/L)尺寸比。为了增加驱动晶体管的宽度，例如，驱动晶体管的源电极被图案化为梳状结构，并且漏电极围绕每个源指的周缘延伸。从而，梳状结构增加了驱动晶体管的宽度。光刻技术可用来(如下文所述)制造在1μm到5μm范围内的垂直沟道长度。优选地，垂直沟道长度小于1μm。这是容易实现的，因为垂直沟道由驱动晶体管的源电极和漏电极之间的电介质层的侧壁形成，从而电介质层的厚度控制驱动晶体管沟道长度。从而，使用驱动晶体管和梳状源漏结构可实现较大的W/L比。
根据本发明的相关方面，提供了一种有源矩阵背板，包括：柔性衬底，承载多个如上所述的有机电子像素驱动电路。
根据本发明的另一方面，提供了一种光电设备，包括多个如上所述的有机电子像素驱动电路。
根据本发明的另一方面，提供了一种像素电路，包括：衬底；第一导电层，布置在所述衬底上，其中所述第一导电层被图案化，以至少形成垂直驱动晶体管的漏电极；第一电介质层，布置在所述第一导电层上；第二导电层，布置在所述第一电介质层上，其中所述第二导电层被图案化，以至少形成所述垂直驱动晶体管的源电极；半导体材料，布置在所述第二导电层上，并且设置在所述垂直驱动晶体管的所述源电极和漏电极之间的所述第一电介质层的侧壁上，以形成所述垂直驱动晶体管的沟道；第二电介质层，布置在所述半导体材料上；第三导电层，布置在所述第二电介质层上，其中所述导电层被图案化，以至少形成所述垂直驱动晶体管的栅电极和发光元件的像素电极；选择晶体管包括源电极、漏电极和栅电极，其中每一个电极被图案化在第一、第二和第三导电层之一中；以及电介质隔堤层，布置在所述第三导电层上，其中所述隔堤层被图案化以形成阱，所述阱中设置有所述发光元件，其中所述阱的基底由所述像素电极提供。导电材料可以是无机金属例如金、铜或银，或者是导电聚合物。选择晶体管的源电极和漏电极可以位于相同的导电层中，以形成水平选择晶体管内的源漏层。选择晶体管的源电极和漏电极可以位于第一或第二导电层中。根据选择晶体管的源电极和漏电极的位置，选择晶体管的栅电极可位于第一或第三导电层中。当选择晶体管的源电极和漏电极位于第二导电层中时，所述第一电介质层可被图案化，以在所述垂直晶体管和水平有机选择晶体管之间形成沟槽。
从而，根据本发明的另一方面，提供了一种像素电路，包括：衬底；第一金属层，布置在所述衬底上，其中所述第一金属层被图案化，以形成垂直有机驱动晶体管的漏电极；第一电介质层，布置在所述第一金属层上，其中所述第一电介质层被图案化，以在所述垂直晶体管和水平有机选择晶体管之间形成沟槽；第二金属层，布置在所述第一电介质层上，其中所述第二金属层被图案化，以形成所述选择晶体管的源漏层和所述垂直驱动晶体管的所述源电极；半导体材料，布置在所述第二金属层上，并且设置在所述沟槽的侧壁和基底上，其中布置在所述垂直驱动晶体管的所述源漏层上的所述半导体材料提供所述水平晶体管的沟道，以及其中设置在所述沟槽的所述侧壁之一上的所述半导体材料形成所述垂直晶体管的沟道；第二电介质层，布置在所述半导体材料上；第三金属层，布置在所述第二电介质层上，其中所述第三金属层被图案化，以形成所述水平晶体管的栅电极、所述垂直晶体管的栅电极和发光元件的像素电极；以及电介质隔堤层，布置在所述第三金属层上，其中所述隔堤层被图案化以形成阱，所述阱中设置有所述发光元件，其中所述阱的基底由所述像素电极提供。
以下特征适用于本发明的所有方面。
优选地，像素电路还包括：第一过孔，用以提供所述水平选择晶体管的所述源漏层和所述垂直晶体管的所述栅电极之间的电连接；以及第二过孔，用来提供所述垂直晶体管的所述漏电极和所述像素电极之间的电连接。在实施例中，不具有半导体材料的区域形成在第一晶体管和第二晶体管之间的沟槽中，其中可使用激光刻蚀或光刻来形成所述区域。可使用光刻技术来对像素电路的被图案化的层进行图案化。
在以上每一方面中描述的像素电路一般适于顶发射，即光通过结构的顶部向外发射。还能够实现底发射2T1C像素。在底发射结构中，所发射的光通过衬底离开。从而，在实施例中，衬底可以是透明或半透明材料，比如玻璃或聚合物。优选地，衬底由柔性透明材料形成。在实施例中，第三金属层是低阻金属，优选为金。针对底发射像素，第三金属层可以较薄，从而所发射的光可透过第三金属层，并通过透明衬底发出。
在实施例中，底发射像素电路形成有第三金属层，该第三金属层包括用于形成选择线的导电部分和用形成像素电极的透明部分，其中所述导电部分由低阻材料形成，并且其中所述透明部分设置在所述发光阱之下，并且可以由氧化铟锡(ITO)形成。透明部分沉积在发光元件正下方，从而光可以透过透明部分，并通过衬底离开。
在本发明的另一方面中，提供了一种制造用于驱动像素的像素电路的方法，其中所述像素电路设置在衬底上，所述方法包括：在所述衬底上形成第一导电层，其中所述第一导电层被图案化，以形成垂直薄膜晶体管的漏电极；在所述第一导电层上形成第一电介质层；在所述第一电介质层上形成第二导电层，其中所述第二导电层被图案化，以形成所述垂直晶体管的源电极；在所述第二导电层和所述垂直驱动晶体管的所述源电极和漏电极之间的所述第一电介质层的侧壁上形成半导体材料，以形成所述垂直驱动晶体管的沟道；在所述半导体材料上形成第二电介质层；在所述第二电介质层上形成第三导电层，其中所述第三导电层被图案化，以形成所述垂直晶体管的栅电极和发光二极管(LED)的像素电极；形成包括源电极、漏电极和栅电极的选择晶体管，其中每一个电极被图案化在第一、第二和第三导电层之一中；以及在所述第三导电层上设置电介质隔堤层，其中所述隔堤层被图案化以形成LED阱，所述阱中设置有所述LED，其中所述阱的基底由所述像素电极提供。
导电材料可以是无机金属例如金、铜或银，或者是导电聚合物。所述方法可包括：在相同的导电层中图案化选择晶体管的源电极和漏电极，以形成水平选择晶体管内的源漏层。所述方法可包括：在第一导电层中图案化选择晶体管的源电极和漏电极。备选地，它们可图案化在第二导电层中。根据选择晶体管的源电极和漏电极的位置，选择晶体管的栅电极可被图案化在第一或第三导电层中。当选择晶体管的源电极和漏电极位于第二导电层中时，所述第一电介质层可被图案化，以在所述垂直晶体管和水平有机选择晶体管之间形成沟槽。
从而，在本发明的另一方面中，提供了一种制造用于驱动像素的像素电路的方法，其中所述像素电路设置在衬底上，所述方法包括：在所述衬底上形成第一金属层，其中所述第一金属层被图案化，以形成垂直薄膜晶体管的漏电极；在所述第一金属层上形成第一电介质层，其中所述第一电介质层被图案化，以在所述垂直晶体管和水平薄膜晶体管之间形成沟槽；在所述第一电介质层上形成第二金属层，其中所述第二金属层被图案化，以形成所述水平晶体管的源漏层和所述垂直晶体管的所述源电极；在所述第二金属层上形成半导体材料，并且设置在所述沟槽的侧壁和基底上，其中布置在所述水平晶体管的所述源漏层上的所述半导体材料提供所述水平晶体管的沟道，以及其中设置在所述沟槽的所述侧壁之一上的所述半导体材料形成所述垂直晶体管的沟道；在所述半导体材料上形成第二电介质层；在所述第二电介质层上形成第三金属层，其中所述第三金属层被图案化，以形成所述水平晶体管的栅电极、所述垂直晶体管的栅电极和发光二极管(LED)的像素电极；以及在所述第三金属层上设置电介质隔堤层，其中所述隔堤层被图案化以形成LED阱，所述阱中设置有所述LED，其中所述阱的基底由所述像素电极提供。
优选地，在半导体层被图案化之后，在垂直晶体管和水平晶体管之间的沟槽中形成不具有半导体材料的区域。所述区域可以使用激光刻蚀或光刻来形成。
在顶发射结构中，第三金属层提供行选择线，这确保选择晶体管在寻址时间期间(即，在存储电容器充电期间)接通并且在非寻址(帧)时间期间关断。广义上，有源矩阵像素驱动电路的编程时间与用来对电容器进行充电的电容和电阻成比例。为了避免编程时间中产生延迟，尤其是针对位于显示器边缘处(即，在行选择线的远端)的像素，有必要减少行选择线的电阻，例如，通过使用具有较大厚度/深度的选择线来实现。但是，对于底发射结构，第三金属层在LED之下的厚度阻挡光，并且防止/减少通过衬底的发射。
从而，根据本发明的另一方面，提供了一种像素电路(针对底发射结构)，包括：半透明或透明衬底；第一金属层，布置在所述衬底上，其中所述第一金属层被图案化，以形成垂直有机晶体管的漏电极、像素选择线和水平有机晶体管的栅电极；第一电介质层，布置在所述第一金属层上，其中所述第一电介质层被图案化，以在所述垂直晶体管和所述水平晶体管之间形成沟槽；第二金属层，布置在所述第一电介质层上，其中所述第二金属层被图案化，以形成所述水平晶体管的源漏层和所述垂直晶体管的所述源电极；半导体材料，布置在所述第二金属层上，并且设置在所述沟槽的侧壁和基底上，其中布置在所述水平晶体管的所述源漏层上的所述半导体材料提供所述水平晶体管的沟道，以及其中设置在所述沟槽的所述侧壁之一上的所述半导体材料形成所述垂直晶体管的沟道；第二电介质层，布置在所述半导体材料上；第三金属层，布置在所述第二电介质层上，其中所述第三金属层被图案化，以形成所述垂直晶体管的栅电极和发光元件的像素电极；以及电介质隔堤层，布置在所述第三金属层上，其中所述隔堤层被图案化以形成阱，所述阱中设置有所述发光元件，其中所述阱的基底由所述像素电极提供。在这一方面中，底发射像素结构可通过将像素选择线移动到第一金属层来提供。由于像素选择线通常较厚(为了较低的阻抗)，所以像素选择线防止底发射。移动像素选择线意味着厚层不再位于发光元件正下方，从而，所发射的光能够通过透明衬底离开像素结构。
根据本发明的相关方面，提供了一种制造上述像素电路的方法。
附图说明
下面参照附图以示例方式描述本发明，附图中：
图1示出了根据本发明实施例的2T1C像素的电路图；
图2示出了根据本发明实施例的2T1C像素的示例侧视图；
图3示出了图1的像素的示例设计的平面视图；
图4a到图4j示出了制造图1的像素的按步工艺；
图5示出了具有底发射结构的2T1C像素的示例侧视图；
图6示出了图5的像素的示例设计的平面视图；
图7a到图7j示出了制造备选像素的按步工艺；
图8示出了通过图7a到7j的工艺制造的像素的平面视图；
图9示出了概括了用于形成像素电路的方法步骤的流程图。
具体实施方式
图1示出了根据本发明实施例的2T1C像素的示例电路图。该像素电路包括两个晶体管和一个电容器(2T1C像素)，其中晶体管之一是垂直晶体管(即，晶体管沟道与形成像素的衬底垂直)，另一个晶体管是水平晶体管。优选地，垂直晶体管26是驱动晶体管，而水平晶体管30是选择或寻址晶体管。应理解，选择晶体管不必是水平晶体管，也可以是另一垂直晶体管。但是，具有一个垂直驱动晶体管和一个水平选择晶体管的好处在于能够减少或防止驱动晶体管栅极上的误差电压。如果选择晶体管是垂直晶体管，则该晶体管的漏电极和源电极交迭。从而，由于数据线(选择晶体管的源极)与漏电极(其连接到驱动晶体管的栅极)之间的耦合，误差电压被添加到漏电极。这一问题不会发生于垂直驱动晶体管，这是因为其源极被保持在一定电压(VDD)。
在由2T1C电路驱动的像素形成的像素阵列中，每个像素电路具有电源连接和接地连接。每一行像素具有公共行选择线58，每一列像素具有公共数据线59，从而一行/列像素可一起寻址。从而，行选择线和列数据线将阵列中的像素互连。每个像素具有与驱动晶体管26串联的OLED。优选地，针对p型2T1C电路，OLED与第二垂直晶体管的漏极节点相连。这确保OLED两端的电压降的任何变化只影响第二晶体管的漏源电压(VDS)，而不影响第二晶体管的栅源电压(VGS)。(由于驱动晶体管工作于饱和状态，所以即使VDS改变，通过驱动晶体管的电流也不会改变，但这对于VGS不成立)寻址晶体管30的漏极通过过孔(未示出)与垂直驱动晶体管26的栅电极54连接。对于有源矩阵显示器，在垂直晶体管的源电极50(VDD)和栅电极54之间形成存储电容器Cs，其中该电容器使得像素状态能够在其他像素被寻址的同时被有源地维持。也就是说，当像素选择线58上的电压指示像素被选择性地寻址时，寻址晶体管30耦合到像素数据线/公共数据线59上的编程电压，并且电容器36存储编程电压，以维持像素状态。驱动晶体管26将取决于数据线上编程电压的电流传送到OLED。从而，寻址晶体管30的输出电压控制通过OLED的电流以及OLED的总体亮度。
如上所述，OLED像素还可由OTFT驱动，在OTFT中沟道由有机半导体形成。但是，有机半导体具有低电荷迁移率，这要求使用具有较大尺寸比(aspect ratio)的OTFT，由此限制可在OLED显示器中实现的像素密度。本发明的优点在于与水平晶体管相比垂直晶体管使得能够在每OTFT区域产生较大的驱动电流，这是因为与水平晶体管相比，可以在区域中封装更大数量的垂直晶体管。也就是说，可以实现较高的晶体管密度，使得能够产生较大的电流。为了增加由垂直TFT产生的驱动电流，有必要降低垂直沟道长度并增加沟道宽度。光刻技术可用来(如下文所述)制造在1μm到5μm范围内的垂直沟道长度。优选地，垂直沟道长度小于1μm。这是容易实现的，因为垂直沟道是由垂直晶体管的源电极和漏电极之间的电介质层的侧壁形成的，从而电介质层的厚度控制垂直晶体管沟道长度。从而，可使用垂直TFT来实现具有薄有机半导体层和较大宽度-长度(W/L)比的高密度OLED背板。此外，使用本发明的2T1C像素电路的OLED显示设备与使用水平驱动TFT的设计相比工作于较低的电压。从而，显示设备可以是更高效能的，并且驱动晶体管可以更不易受电压偏置压力下降的影响。现在参见图2，图2示出了根据本发明实施例的像素10的侧视图。像素10包括衬底24。第一金属层22布置在衬底24上，该衬底可以是柔性衬底。(下文将参照图4a-4j详细描述用来制造2T1C像素的制作工艺。)优选地，第一金属层22由良好地附着到衬底上的导电金属制成。第一电介质层16布置在第一金属层22上，第二金属层32布置在电介质层16上。图案化技术用来对介质层16进行图案化，并形成沟槽38。半导体层18布置在电介质层上，并延伸到沟槽38中。第二电介质层20布置在半导体上，第三金属层34布置在电介质层20上。在OLED显示器中，常设置隔堤层14，以通过由绝缘材料(例如，电介质材料)形成的隔堤/壁来分割每个发光元件。从而，隔堤层14被图案化，以提供不同的分割OLED区域12。
图3示出了根据本发明实施例的2T1C像素设计的鸟瞰视图。本领域技术人员将理解，图2不是图3中所示的设计的截面图，而只是用来示出像素10的各层的侧视图。图3中示出的2T1C像素设计是针对顶发射像素的。第一金属层22形成垂直晶体管的漏电极52，第三金属层34形成垂直晶体管的栅电极54。第三金属层34还形成行选择线58、像素电极56和水平晶体管的栅电极48。过孔40b将垂直TFT漏电极52与像素电极电连接。第二金属层32提供水平TFT源电极44和漏电极46以及垂直TFT源电极50。
如图3所示，垂直晶体管的源电极50被成形为形成多个指42或梳状结构。垂直晶体管的半导体沟道与衬底垂直，并且为了改善垂直晶体管的性能，有必要降低沟道长度并增加沟道宽度。从而，在优选实施例中，第二金属层32被图案化(如下文所述)以提供源电极50的多个指42，第一金属层22被图案化以提供延伸超出源极指42的周缘的漏电极52，即增加垂直沟道宽度并增加驱动晶体管的电流输出。有利地，漏极的延伸还提供了用来应对像素的层之间的对齐容限的手段。图4a到4j示出了用来制作图2的像素的示例工艺，具体地示出了用来形成顶发射像素结构的示例工艺。像素电路制作在衬底24上，衬底24可以是柔性衬底，具体地，可以是柔性塑料衬底。优选地，像素结构的每一层都是柔性的，以创建完全柔性的OLED。有利地，可以制造柔性OLED设备，比如柔性显示面板。衬底可以由柔性聚合物如PVC、PET(聚乙二醇对苯二甲酸酯)或PEN(聚萘二甲酸乙二醇酯)形成。
在制作工艺的第一步(图4a)中，在衬底24上沉积第一金属层22。光刻图案化技术或直接写入印刷技术可用来构造像素结构的金属层22和其他层。(没有提供在制作二E艺中使用的光刻图案化和沉积技术的具体细节，这些细节是本领域熟知的。)在顶发射结构中，如本文所述，第一金属层22形成垂直TFT 26的漏电极52，并被相应地图案化。第一金属层22可以由导电材料如无机金属(例如金、铜或银)形成，或由导电聚合物如PEDOT形成。
在第二步(图4b)中，第一电介质层16沉积在经过图案化的第一金属层22上和衬底24的暴露部分上。为了制造起来方便，将电介质材料沉积在结构的整个表面上。但是，本领域技术人员将理解，可使用替代技术来只在需要的区域中沉积电介质材料，比如直接写入印刷工艺，例如喷墨印刷。在这种情况中，可以不需要用来对电介质图案化的第四步(下文所述)。
在第三步(图4c)中，在电介质层16上形成第二金属层32。第二金属层32可与第一金属层22采用相同的导电金属/聚合物形成，或者可以由不同的导电材料形成。第二金属层形成水平晶体管30的源电极44和漏电极46以及垂直晶体管26的源电极50。在第四步(图4d)中，使用光刻图案化技术将电介质层16图案化成所需的形式。具体地，在电介质层16中形成沟槽38，以提供水平晶体管和垂直晶体管之间的间隙，以及提供垂直晶体管的源电极50和漏电极52之间的垂直沟道。
在第五步(图4e)中，在结构上沉积半导体层18。常规TFT通常使用无机硅如非晶硅或多晶硅来制作。优选地，像素结构使用基于溶液的薄膜晶体管(TFT)来制作，该TFT优选地通过诸如直接写入印刷、激光消融或光刻等技术来进行图案化。在申请人之前的专利申请中可以找到进一步的细节，具体地，这些申请包括WO 01/47045、WO2004/070466、WO 01/47043、WO 2006/059162、WO 2006/056808、WO2006/061658、WO 2006/106365(其描述四层或五层像素架构)和PCT/GB2006/050265，这些申请的内容通过引用而完全并入在此。从而，在实施例中，TFT包括有机半导体材料，例如可通过溶液处理的共轭聚合或低聚材料，以及在实施例中，像素结构适于溶液沉积，例如包括经过溶液处理的聚合物或真空沉积的金属。
如图4e所示，半导体层18沉积在结构的整个表面上。从而，使用半导体隔离(或浅沟槽隔离)来防止垂直晶体管和水平晶体管之间或像素阵列中相邻像素的晶体管之间的电流泄漏。从而，在第六步(图4f)中，在沟槽38中形成半导体隔离28(虚线)，以从层18移除半导体材料。半导体隔离(SCI)28可以延伸到衬底24中。SCI通过激光刻蚀或光刻图案化技术形成。如图3所示，SCl 28没有在晶体管周围形成完全环路。这是由于SCI是在第二金属层32被沉积且图案化之后被刻蚀/图案化的，并且如果形成了完整环路，则用来形成SCl的技术也会对第二金属层进行刻蚀/图案化。结果，在所示出的实施例中，晶体管并不完全彼此隔离。但是，电流的备选路径长到足以使电流泄漏不成问题。在第七步(图4g)中，第二电介质层20沉积在结构的整个表面上。第二电介质层20可以由与第一电介质层16相同或不同的材料形成。
在第八步(图4h)中，第一过孔40a形成为穿过第二电介质层20，以便提供水平寻址晶体管的漏电极46和垂直驱动晶体管的栅电极54之间的电连接。第二过孔40b形成为穿过第一电介质层16、半导体层18和第二电介质层20，以提供垂直TFT的漏电极52和OLED的像素电极56之间的电连接。过孔40a、40b可通过反应离子刻蚀(RIE)来形成，RIE使用化学反应等离子体来从结构移除材料。寻址晶体管的漏电极46还用来放置RIE工艺刻穿其他层，即其充当“刻蚀停止器”。
在第九步(图4i)中，第三金属层34沉积在结构上，并且沉积到过孔40a、40b中，以提供电连接。光刻图案化可用来形成期望结构中的金属层。第三金属层34提供水平晶体管的栅电极48、栅电极48所连接的行选择线、垂直晶体管的栅电极54和OLED的像素电极。第三金属层34可与第一金属层和/或第二金属层采用相同的导电金属/聚合物形成，或者可以由完全不同的导电材料形成。对于有源矩阵显示器，在垂直晶体管的源电极50和栅电极54之间形成存储电容器36，其中该电容器使得像素状态能够在其他像素被寻址的同时被有源地维持。有利地，在本发明的优选实施例中不需要附加的金属层(即，没有第四金属层)来形成存储电容器，这将减少制造步骤和成本。
在最后的第十步(图4j)中，在结构上沉积隔堤层14，其中隔堤由绝缘材料(例如，电介质)形成。如上所述，隔堤层14分割每个发光元件。光刻图案化可用来提供阶梯式结构或限定像素/OLED区域12的壁。OLED区域12位于像素电极56上的隔堤层14中，并且可以在整个像素电极56或在较小的区域(如图所示)上延伸。
如上所述，图2、3和4表示顶发射像素设计，即光通过所示结构的顶部发出。还能够实现底发射2T1C像素。在底发射结构中，光通过衬底24(和中间层)发射，从而衬底24可由透明或半透明材料如玻璃或聚合物形成，优选地，通过柔性透明材料形成。
在顶发射结构中，第三金属层34提供行选择线，这确保选择晶体管在寻址时间期间(即，在存储电容器充电期间)接通并且在非寻址(帧)时间期间关断。如图3所示，行选择线58是窄长的导电元件，并且在像素阵列中，跨越阵列的长度延伸。广义上，有源矩阵像素驱动电路的编程时间与用来对电容器进行充电的电容和电阻成比例。为了避免编程时间中产生延迟，尤其是针对位于显示器边缘处(即，在行选择线的远端)的像素，有必要减少行选择线的电阻，例如，通过使用具有较大厚度/深度的选择线来实现。如图3所示，形成选择线的第三金属层34几乎覆盖了像素的整个表面，具体地，金属层34沉积在OLED区域12正下方。对于光通过结构的顶部发射的顶发射结构来讲，厚选择线(即，厚的第三金属层34)通常不是问题，但对于底发射结构，第三金属层34在OLED区域12之下的厚度阻挡光并且防止/减少通过衬底的发射。存在多种方式来克服这一问题并制作底发射结构。
·通过低阻材料(比如Au)形成薄的第三金属层34。该层的厚度允许光在OLED区域12的正下方透过该层，并通过衬底24发出，低阻材料避免了像素编程时间中的延迟；和/或
·当形成第三金属层时使用两步图案化技术来提供既导电又透明的层。例如，在第一步中，在沉积第三金属层34(可由低阻、非透明金属材料提供)之后，使用图案化技术来将金属材料图案化成选择线。之后是第二步，在该步骤中，沉积并图案化氧化铟锡(ITO)，以形成透明OLED阳极区域。在图2中所示的像素结构中，ITO可以沉积在OLED区域12的正下方，使得光可以透过ITO层，并发出到衬底24之外；和/或
将选择线移动到第一金属层，即通过第一金属层22形成行选择线。这在下文中将参照图5和6详细描述。
现在参见图5，图5示出了根据本发明实施例的底发射像素60的侧视图。像素60包括衬底24，衬底24由透明或半透明材料(比如玻璃或聚合物，优选为柔性透明材料)制成。底发射像素的结构与图2的顶发射像素结构的结构类似。但是，一个显著差别在于，行选择线和水平晶体管30的栅极现在是通过第一金属层22形成的。第三金属层34继续提供垂直晶体管的栅电极和像素电极。如上所述，选择线需要由厚的材料层形成，以便具有低阻抗。通过将选择线移动到第一金属层中，如下文所详述，厚层不在位于OLED区域12的正下方，从而通过结构底部的发光未被阻挡。
图6示出了根据本发明实施例的具有底发射结构的2T1C像素的鸟瞰视图。(本领域技术人员将理解，图5不是图6中所示的设计的截面图，而只是用来示出像素60的各层的侧视图。)
与图3不同，图6的底发射结构中的第一金属层22形成像素结构的选择线58(以及垂直晶体管的漏电极52)。也就是说，水平晶体管30的栅电极和选择线是由第一金属层22提供的(而不是像图3的顶发射机构中那样是由第三金属层提供的)。第二金属层32提供水平晶体管30的源电极和漏电极以及垂直晶体管26的源电极。第三金属层34现在只形成垂直晶体管的栅电极54和像素电极56。如图6所示，将第一金属层22图案化成栅电极48和选择线58的结果是厚材料层不再位于OLED区域12的正下方。结果，厚材料不阻挡通过衬底底部的光发射。
在实施例中，底发射结构的半导体层18可被完全图案化，从而半导体材料只存在于垂直晶体管和水平晶体管的沟道区域中。备选地，如上文所述，可使用半导体隔离将半导体层隔离。
图7a到7j示出了用来制作像素的备选工艺。与图4a-4j相同的部件具有相同的附图标记。像素电路制作于衬底24上。衬底可以与参照图4a-4j描述的衬底相同。
在制作工艺的第一步(图7a)中，在衬底24上沉积第一金属层22。光刻图案化技术或直接写入印刷技术可用来构造像素结构的金属层22和其他层。在顶发射结构的这一变形中，第一金属层22形成垂直TFT的漏电极52以及水平晶体管的源电极44和漏电极46，并被相应地图案化。第一金属层22可以由导电材料如无机金属(例如金、铜或银)形成，或由导电聚合物如PEDOT形成。在第二步(图7b)中，第一电介质层16沉积在经过图案化的第一金属层22上和衬底24的暴露部分上。为了制造起来方便，将电介质材料沉积在结构的整个表面上。但是，本领域技术人员将理解，可使用替代技术来只在需要的区域中沉积电介质材料，比如直接写入印刷工艺，例如喷墨印刷。在第三步(图7c)中，在电介质层16上形成第二金属层32。第二金属层32可与第一金属层22采用相同的导电金属/聚合物形成，或者可以由不同的导电材料形成。与图4c中所示的结构不同，第二金属层只形成垂直晶体管的源电极50。可使用与用于第一金属层的技术类似的技术对第二金属层进行图案化。
在第四步(图7d)中，首先使用光刻图案化技术将电介质层16图案化成所需的形式。与图4a-4j的结构不同，在该步骤中将水平晶体管的源电极44和漏电极46之上的电介质层16移除，而不是形成沟槽。然后，将半导体层18沉积在结构的整个表面上。在第五步(图7e)中，第二电介质层20沉积在结构的整个表面上。第二电介质层20可以由与第一电介质层16相同或不同的材料形成。第二电介质层20可在后续图案化步骤期间充当下方的半导体层的保护层。
在第六步(图7f)中，使用RIE对第一和第二电介质层16、20和半导体层18进行图案化。在垂直晶体管和水平晶体管之间移除第二电介质层20和半导体层18。如结合图4a-4j的结构所述，这提供了半导体隔离(或浅沟槽隔离)，以防止垂直晶体管和水平晶体管之间或像素阵列中相邻像素的晶体管之间的电流泄漏。
在第七步(图7g)中，沉积额外电介质层21。如图所示，该额外电介质层的沉积填充半导体隔离和在之前的步骤中创建的漏电极之上的间隙。
在下一步(图7h)中，第一过孔40a和第二过孔40b形成为穿过第二电介质层20，以分别提供到水平寻址晶体管的漏电极46和垂直驱动晶体管的漏电极52的电连接。
在下一步(图7i)中，第三金属层34沉积在结构上，并且沉积到过孔40a、40b中，以提供电连接。光刻图案化可用来形成期望结构中的金属层。第三金属层34提供水平晶体管的栅电极48、栅电极48所连接的行选择线、垂直晶体管的栅电极54和OLED的像素电极56。第三金属层34可与第一金属层和/或第二金属层采用相同的导电金属/聚合物形成，或者可以由完全不同的导电材料形成。对于有源矩阵显示器，在垂直晶体管的源电极50和栅电极54之间形成存储电容器36，其中该电容器使得像素状态能够在其他像素被寻址的同时被有源地维持。有利地，在本发明的优选实施例中不需要附加的金属层(即，没有第四金属层)来形成存储电容器，这将减少制造步骤和成本。
在最后一步(图7j)中，隔堤层14沉积在结构上，其中隔堤由绝缘材料(例如，电介质)形成。如上所述，隔堤层14分割每个发光元件。光刻图案化可用来提供阶梯式结构或限定像素/OLED区域12的壁。OLED区域12位于像素电极56上的隔堤层14中，并且可以在整个像素电极56或在较小的区域(如图所示)上延伸。
图8示出了使用图7a到7j的工艺形成的像素的平面视图。图8的顶发射结构中的第一金属层22形成垂直晶体管的漏电极52以及水平晶体管的源电极44和漏电极46。第二金属层32提供垂直晶体管26的源电极50。第三金属层34现在形成水平晶体管的栅电极48、垂直晶体管的栅电极54和像素电极56。还在第三金属层中形成像素结构的选择线58。图9概括在图4a-4j和图7a-7j中使用的方法步骤。第一步(S200)是提供衬底。对于底发射结构，衬底必须是透明的，但这对于顶发射结构则不是必要的。然后在衬底上形成第一导电层(S202)。第一导电层包括垂直晶体管的漏电极。第一导电层还可包括水平晶体管的一个或多个电极。对于顶发射结构，第一导电层可包括源电极和漏电极，对于底发射结构，第一导电层可包括栅电极。备选地，第一导电层中可以不存在水平晶体管的任何电极。导电层可包括金属或透明导电材料，尤其是对于底发射结构来讲。
一旦将导电层形成为所需的图案，则在第一导电层上形成第一电介质层(S204)。然后在第一电介质层上形成第二导电层(S206)。该第二导电层包括垂直晶体管的源电极，并且还可包括水平晶体管的源电极和漏电极(如果这些电极都没有在第一导电层中形成的话)。垂直晶体管的源电极的至少一部分在垂直晶体管的漏电极之上，并且通过按照这种方法形成层，第一电介质层夹在垂直晶体管的漏电极和源电极之间，这使得能够通过极场对沟道半导体进行更好的控制。如图4i和图7i所示，垂直晶体管的整个半导体区域都被包括在栅极金属下方，并且源电极和漏电极都不屏蔽用来对在这两个电极之间形成的沟道的电导进行控制的栅极场。
然后下一步(S208)是对第一电介质层进行图案化。在第二导电层中具有两个晶体管的电极的情况下，对第一电介质层的图案化包括在两个晶体管之间形成沟槽。在第二导电层中不存在水平晶体管的电极的情况下，图案化包括移除电介质材料(除了覆盖垂直晶体管的漏电极的电介质材料之外)。
然后形成半导体层(S210)。该半导体层形成针对两个晶体管的半导体沟道，并且从而可以描述为公共半导体层。但是，将针对两个晶体管的半导体沟道彼此隔离是重要的。从而，下一步(S212)是形成该隔离。这可通过不同的方式形成，例如，如图4a-4j中所详细示出的，半导体层延伸到第一电介质层中的沟槽中，并且在沟槽中形成隔离通道。在图7a-7j的示例中，作为隔离工艺的第一步，形成附加电介质层，以便为半导体层提供保护。然后在两个晶体管之间一起移除该附加电介质层和半导体层，以形成隔离。在两种结构中，沿漏电极和源电极以及夹于其间的第一电介质层的侧壁还留有半导体材料。
下一步(S214)是添加另一电介质层，该电介质层在其后的步骤(S216)中被图案化，以形成用来连接两个晶体管的漏电极的过孔。然后，形成第三导电层(S218)。第三导电层包括垂直晶体管的栅电极。从而，垂直晶体管的所有三个电极形成在彼此交迭的不同导电层中。导电材料还填充过孔，并且形成像素电极。对于顶发射结构，水平晶体管的栅电极以及行选择线一起形成在第三导电层中。对于底发射结构，水平晶体管的栅电极以及行选择线在第一导电层中形成。在所有结构中，这三个导电层还用来形成水平晶体管的所有电极。此外，垂直晶体管的栅电极形成在源电极上方，并且存储电容器形成在垂直晶体管的源电极和栅电极54之间。从而，可以避免用于形成存储电容器的附加金属层(即，没有第四金属层)。此外，如上文所述，垂直晶体管的整个半导体区域都被包括在栅极金属下方，并且源电极和漏电极都不屏蔽用来对在这两个电极之间形成的沟道的电导进行控制的栅极场。最后(S220)，形成隔堤层，并对其进行图案化，以在像素电极上方容纳发光材料，例如OLED。
当形成各个层时，可使用任何已知方法。例如，可沉积连续层，并且按照需要对其进行图案化。具体地，可使用光刻进行图案化。备选地，可通过沉积/印刷所需图案来形成每一层。可由相同或不同的材料形成多个导电层。类似地，可由相同或不同的材料形成多个电介质层。毫无疑问，本领域技术人员将会想到很多其它有效的备选方案。应理解，本发明并不限于描述的实施例，并且包括在所附权利要求的精神和范围内对于本领域技术人员来说很明显的修改。

Claims (18)

1.一种只使用三个导电层制作像素驱动电路的方法，该方法包括：
形成跨及所述三个导电层的垂直驱动晶体管，其中所述导电层中位于中间导电层的第一侧上的第一导电层提供所述驱动晶体管的第一源漏连接，其中所述导电层中位于所述中间导电层的与所述第一导电层相对的一侧上的第三导电层提供针对所述垂直驱动晶体管的栅极连接，以及其中所述中间导电层提供针对所述垂直驱动晶体管的第二源漏连接；
形成具有位于所述三个导电层之一中的源漏连接的横向开关晶体管；
其中，在所述第一导电层和第二导电层之间以及在所述第二导电层和所述第三导电层之间设置电介质层，以及
其中跨及所述垂直驱动晶体管的所述第一源漏连接和所述第二源漏连接设置半导体材料。
2.根据权利要求1所述的方法，还包括：形成在所述垂直驱动晶体管的所述第一源漏连接和所述第二源漏连接之间垂直延伸的壁，其中所述半导体材料布置在所述壁上，以形成所述垂直驱动晶体管的垂直延伸沟道。
3.根据权利要求1或2所述的方法，还包括：在所述中间、第二导电层与所述第三导电层之间形成栅极存储电容器，以存储所述驱动晶体管的驱动电平。
4.根据权利要求1-3中的任一项所述的方法，还包括：在所述导电层中的最上方的导电层上制作电介质隔堤，所述隔堤限定针对OLED材料的阱，其中所述阱的基底由所述最上方的导电层形成，以及其中所述最上方的导电层与所述垂直驱动晶体管的所述第一源漏连接电连接。
5.根据权利要求1-4中的任一项所述的方法，其中所述第三导电层是离所述驱动电路的衬底最远的、所述导电层中的最上方的导电层。
6.根据权利要求1-5中的任一项所述的方法，包括：在所述中间导电层中形成所述横向开关晶体管的源漏连接。
7.根据权利要求6引用权利要求2时所述的方法，还包括：在所述横向开关晶体管和所述垂直驱动晶体管之间在所述电介质层之一中形成沟槽，其中所述壁包括所述沟槽的侧壁。
8.根据权利要求6或7所述的方法，包括：在所述第一或第三导电层中形成所述横向开关晶体管的栅极连接。
9.根据权利要求1-5中的任一项所述的方法，包括：在所述第一导电层中形成所述横向开关晶体管的源漏连接。
10.根据权利要求9引用权利要求2时所述的方法，包括：通过在所述横向开关晶体管的源漏连接上方在所述第一导电层和所述第二导电层之间移除电介质层来形成所述壁。
11.根据权利要求9或10所述的方法，包括：在所述第三导电层中形成所述横向开关晶体管的栅极连接。
12.根据权利要求1-11中的任一项所述的方法，包括：为所述横向开关晶体管和所述垂直驱动晶体管两者提供公共半导体。
13.根据权利要求12所述的方法，包括：将跨及所述垂直驱动晶体管的所述第一源漏连接和所述第二源漏连接的半导体材料与覆盖所述横向开关晶体管的所述第一源漏连接和所述第二源漏连接的半导体材料相隔离。
14.根据权利要求13引用权利要求7时所述的方法，包括：在所述沟槽中形成半导体隔离。
15.根据权利要求13所述的方法，包括：在所述中间导电层上形成第三电介质层，以及在所述横向开关晶体管和所述垂直驱动晶体管之间移除所述第三电介质层和半导体材料。
16.一种只具有三个导电层的像素驱动电路，所述像素驱动电路包括：
垂直驱动晶体管，跨及所述三个导电层，其中所述导电层中位于中间导电层的第一侧上的第一导电层提供所述驱动晶体管的第一源漏连接，其中所述导电层中位于所述中间导电层的与所述第一导电层相对的一侧上的第三导电层提供针对所述垂直驱动晶体管的栅极连接，以及其中所述中间导电层提供针对所述垂直驱动晶体管的第二源漏连接；
横向开关晶体管，具有位于所述三个导电层之一中的源漏连接；
其中，在所述第一导电层和所述第二导电层之间以及在所述第二导电层和所述第三导电层之间设置电介质层，以及其中跨及所述垂直驱动晶体管的所述第一源漏连接和所述第二源漏连接设置半导体材料；以及
像素显示元件，耦合到所述垂直驱动晶体管的所述第一源漏连接。
17.一种柔性有源矩阵背板，包括：柔性衬底，承载多个根据权利要求16所述的像素驱动电路。
18.一种显示器，包括根据权利要求17所述的柔性有源矩阵背板。
CN201480066249.0A 2013-12-03 2014-12-03 像素驱动电路 Expired - Fee Related CN105960711B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1321285.7 2013-12-03
GBGB1321285.7A GB201321285D0 (en) 2013-12-03 2013-12-03 Pixel driver circuit
PCT/GB2014/053595 WO2015082921A1 (en) 2013-12-03 2014-12-03 Pixel driver circuit

Publications (2)

Publication Number Publication Date
CN105960711A true CN105960711A (zh) 2016-09-21
CN105960711B CN105960711B (zh) 2019-11-12

Family

ID=49979689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480066249.0A Expired - Fee Related CN105960711B (zh) 2013-12-03 2014-12-03 像素驱动电路

Country Status (4)

Country Link
US (1) US9755010B2 (zh)
CN (1) CN105960711B (zh)
GB (2) GB201321285D0 (zh)
WO (1) WO2015082921A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019148327A1 (zh) * 2018-01-30 2019-08-08 深圳市柔宇科技有限公司 薄膜晶体管及其制造方法、栅极驱动电路、平板显示器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2529620A (en) * 2014-08-18 2016-03-02 Flexenable Ltd Patterning layer stacks for electronic devices
CN107146573B (zh) * 2017-06-26 2020-05-01 上海天马有机发光显示技术有限公司 显示面板、其显示方法及显示装置
GB2566972A (en) * 2017-09-29 2019-04-03 Flexenable Ltd Patterning semiconductor for TFT device
KR102467465B1 (ko) 2018-01-04 2022-11-16 삼성디스플레이 주식회사 수직 적층 트랜지스터, 이를 포함하는 표시 장치, 및 그 제조 방법
CN109599424B (zh) * 2018-12-06 2021-01-29 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
EP3806151A1 (en) * 2019-10-08 2021-04-14 Imec VZW Thin-film transistor architecture for high resolution displays

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924279A (en) * 1983-05-12 1990-05-08 Seiko Instruments Inc. Thin film transistor
US20080237580A1 (en) * 2004-03-22 2008-10-02 Suguru Okuyama Organic Semiconductor Element and Organic El Display Device Using the Same
US20130234128A1 (en) * 2010-11-19 2013-09-12 Shigeru Aomori Organic semiconductor device
US20130240842A1 (en) * 2010-12-07 2013-09-19 Andrew Gabriel Rinzler Active matrix dilute source enabled vertical organic light emitting transistor

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994169B2 (ja) * 1993-04-09 1999-12-27 日本電気株式会社 アクティブマトリックス型液晶表示装置
US5689127A (en) * 1996-03-05 1997-11-18 International Business Machines Corporation Vertical double-gate field effect transistor
JPH10104663A (ja) * 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP3264248B2 (ja) * 1998-05-22 2002-03-11 日本電気株式会社 アクティブマトリクス型液晶表示装置
EP1243034A1 (en) 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
AU781789B2 (en) 1999-12-21 2005-06-16 Flexenable Limited Solution processing
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US6881975B2 (en) * 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
GB0302485D0 (en) 2003-02-04 2003-03-05 Plastic Logic Ltd Pixel capacitors
US7314784B2 (en) * 2003-03-19 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US20060246637A1 (en) * 2004-04-23 2006-11-02 Sharp Laboratories Of America, Inc. Sidewall gate thin-film transistor
KR100626036B1 (ko) * 2004-11-17 2006-09-20 삼성에스디아이 주식회사 유기 발광 소자 및 상기 유기 발광 소자의 제조방법
WO2006056808A1 (en) 2004-11-29 2006-06-01 Plastic Logic Limited Distortion compensation for printing
EP1829130B1 (en) 2004-12-03 2016-07-13 Flexenable Limited Method for alignment tolerant patterning on flexible substrates
GB2421013B (en) 2004-12-10 2007-07-11 Amcor Flexibles Europe As Packaging with an openable top wall
WO2006106365A2 (en) 2005-04-05 2006-10-12 Plastic Logic Limited Multiple conductive layer tft
WO2007029028A1 (en) 2005-09-06 2007-03-15 Plastic Logic Limited Laser ablation of electronic devices
JP2007095917A (ja) * 2005-09-28 2007-04-12 Matsushita Electric Ind Co Ltd 固体撮像装置
US20070254402A1 (en) 2006-04-27 2007-11-01 Robert Rotzoll Structure and fabrication of self-aligned high-performance organic fets
JP2008177398A (ja) * 2007-01-19 2008-07-31 Sanyo Electric Co Ltd 有機薄膜トランジスタ及びそれを用いた集積回路
JP4281018B2 (ja) * 2007-02-19 2009-06-17 ソニー株式会社 ディスプレイ装置
JP4300491B2 (ja) * 2007-03-13 2009-07-22 ソニー株式会社 ディスプレイ装置
JP2009212389A (ja) 2008-03-05 2009-09-17 Fujifilm Corp 透明有機薄膜トランジスタ
JP2013115111A (ja) * 2011-11-25 2013-06-10 Hitachi Ltd 酸化物半導体装置およびその製造方法
JP5949186B2 (ja) 2012-06-07 2016-07-06 株式会社デンソー 縦型トランジスタ
US9817520B2 (en) * 2013-05-20 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Imaging panel and imaging device
US20160117045A1 (en) * 2014-10-27 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Oscillator Circuit, Phase Locked Loop, and Electronic Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924279A (en) * 1983-05-12 1990-05-08 Seiko Instruments Inc. Thin film transistor
US20080237580A1 (en) * 2004-03-22 2008-10-02 Suguru Okuyama Organic Semiconductor Element and Organic El Display Device Using the Same
US20130234128A1 (en) * 2010-11-19 2013-09-12 Shigeru Aomori Organic semiconductor device
US20130240842A1 (en) * 2010-12-07 2013-09-19 Andrew Gabriel Rinzler Active matrix dilute source enabled vertical organic light emitting transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019148327A1 (zh) * 2018-01-30 2019-08-08 深圳市柔宇科技有限公司 薄膜晶体管及其制造方法、栅极驱动电路、平板显示器

Also Published As

Publication number Publication date
GB2522326A (en) 2015-07-22
GB2522326B (en) 2020-12-30
WO2015082921A1 (en) 2015-06-11
GB201321285D0 (en) 2014-01-15
US9755010B2 (en) 2017-09-05
US20160307987A1 (en) 2016-10-20
GB201421500D0 (en) 2015-01-14
CN105960711B (zh) 2019-11-12

Similar Documents

Publication Publication Date Title
CN105960711A (zh) 像素驱动电路
CN103872078B (zh) 有机发光二极管装置及其制造方法
CN104347677B (zh) 有机发光二极管显示器及其制造方法
CN105895655B (zh) 具有高孔径比的有机发光二极管显示器及其制造方法
CN103794631B (zh) 柔性有机电致发光装置及其制造方法
CN103811530B (zh) 柔性有机电致发光装置及其制造方法
TWI279752B (en) Transistor array substrate, display panel and manufacturing method of display panel
KR102465435B1 (ko) 표시 장치
CN102820317B (zh) 有机电致发光显示器及其制造方法
KR101084183B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
CN103489889B (zh) 有机发光二极管显示器
US8294699B2 (en) Luminescence device, method of driving luminescence device, and method of manufacturing luminescence device
CN102376896B (zh) 有机电致发光显示器及其制造方法
CN107565041A (zh) 有机发光显示装置及其制造方法
TWI293853B (en) Display panel
KR102009802B1 (ko) 플렉서블 유기발광 표시장치 및 이의 제조방법
CN107799064A (zh) 有机发光显示装置及其制造方法
TWI391022B (zh) 顯示面板及其製造方法
CN108281430A (zh) 背板基板及制造方法、使用背板基板的有机发光显示装置
CN1832225B (zh) 有机el装置及电子机器
CN104347819A (zh) 柔性有机电致发光器件及其制造方法
KR20200001657A (ko) 발광 표시 장치 및 그의 제조 방법
CN102576811A (zh) 具有级联oled结构的amoled
CN103872080A (zh) 有机发光二极管显示装置
CN109326624A (zh) 像素电路、其制造方法及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191112

Termination date: 20211203