JP5949186B2 - 縦型トランジスタ - Google Patents
縦型トランジスタ Download PDFInfo
- Publication number
- JP5949186B2 JP5949186B2 JP2012129845A JP2012129845A JP5949186B2 JP 5949186 B2 JP5949186 B2 JP 5949186B2 JP 2012129845 A JP2012129845 A JP 2012129845A JP 2012129845 A JP2012129845 A JP 2012129845A JP 5949186 B2 JP5949186 B2 JP 5949186B2
- Authority
- JP
- Japan
- Prior art keywords
- rib
- electrode
- gate electrode
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010410 layer Substances 0.000 claims description 113
- 239000000758 substrate Substances 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 23
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000002094 self assembled monolayer Substances 0.000 description 2
- 239000013545 self-assembled monolayer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明の第1実施形態にかかる縦型トランジスタの構造について、図を参照して説明する。この縦型トランジスタは、例えばEL素子の駆動回路に備えられるトランジスタなどに適用される。
本発明の第2実施形態について説明する。本実施形態の縦型トランジスタは、第1実施形態に対して有機半導体層5と底部電極層6および頂部電極層7の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。本実施形態の縦型トランジスタは、第1実施形態に対してゲート電極2の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第4実施形態について説明する。本実施形態の縦型トランジスタは、第1実施形態の構造によってCMOSを構成したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第5実施形態について説明する。本実施形態は、第1実施形態に対して縦型トランジスタの製造方法を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第6実施形態について説明する。本実施形態では、第1実施形態に示した縦型トランジスタに対してEL素子を組み込んだ構造としたものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
上記各実施形態では、縦型トランジスタに備えられるチャネル領域形成用の半導体層として有機半導体層5を用いる場合について説明したが、無機酸化物半導体にて構成することもできる。
2 ゲート電極
3 リブ
4 絶縁膜
5 有機半導体層
6 底部電極層
7 頂部電極層
10 突起部
11 導電層
12 埋込層
40 有機EL
Claims (6)
- 少なくとも表層が絶縁体とされた基板(1)と、
前記基板(1)の上に形成され、絶縁体にて構成され、側面および底面を有するリブ(3)と、
前記リブの底面と前記基板の間および前記リブの側面のみに形成されたゲート電極(2)と、
前記リブの表面および前記ゲート電極のうち前記リブの側面に形成された部分の表面と前記基板のうち前記リブおよび前記ゲート電極が形成されていない部分の表面に形成された絶縁膜(4)と、
前記絶縁膜のうち、少なくとも前記リブの側面と対向する部分の上に形成された部分の表面に形成された半導体層(5)と、
前記基板のうち前記リブおよび前記ゲート電極が形成された部分を凸部とし、前記リブおよび前記ゲート電極が形成されていない部分を凹部として、前記凹部の底面において前記半導体層と接するように形成された底部電極層(6)および前記凸部の上面において前記半導体層と接するように形成された頂部電極層(7)と、を有し、
前記底部電極層と前記頂部電極層のうちのいずれか一方をソース電極とし、他方をドレイン電極としていることを特徴とする縦型トランジスタ。 - 少なくとも表層が絶縁体とされた基板(1)と、
前記基板(1)の上に形成された絶縁体にて構成され、側面および底面を有するリブ(3)と、
前記リブの底面と前記基板の間および前記リブの側面のみに形成されたゲート電極(2)と、
前記リブの表面および前記ゲート電極のうち前記リブの側面に形成された部分の表面と前記基板のうち前記リブおよび前記ゲート電極が形成されていない部分の表面に形成された絶縁膜(4)と、
前記基板のうち前記リブおよび前記ゲート電極が形成された部分を凸部とし、前記リブおよび前記ゲート電極が形成されていない部分を凹部として、前記凹部の底面において前記絶縁膜上に形成された底部電極層(6)および前記凸部の上面において前記絶縁膜上に形成された頂部電極層(7)と、
前記絶縁膜のうち少なくとも前記リブの側面と対向する部分の上に配置されていると共に、前記底部電極層および前記頂部電極層と接するように形成された半導体層(5)と、を有し、
前記底部電極層と前記頂部電極層のうちのいずれか一方をソース電極とし、他方をドレイン電極としていることを特徴とする縦型トランジスタ。 - 前記リブおよび前記ゲート電極は複数並んで配置されており、
前記基板と前記絶縁膜との間に、複数並んで配置された前記ゲート電極を接続する導体材料にて構成された補助電極(2a)が備えられていることを特徴とする請求項1または2に記載の縦型トランジスタ。 - 前記リブは複数本がライン状にレイアウトされた構造、もしくは多数の開口(3a)が形成された膜状部材にて構成されていることを特徴とする請求項1または2に記載の縦型トランジスタ。
- 前記リブの両側面に位置する前記半導体層のうち一方がp型半導体層(5a)、他方がn型半導体層(5b)にて構成され、
前記リブの両側に位置する前記底部電極層(6)が異なる電極とされることでNchMOSFETとPchMOSFETとを有するCMOSが構成されていることを特徴とする請求項1または2に記載の縦型トランジスタ。 - 前記頂部電極層の上にEL素子形成材料(30)が備えられていると共に、該EL素子形成材料の上にEL素子上部電極(31)が備えられ、
前記頂部電極層を陽極、前記EL素子上部電極を陰極とするEL素子が構成され、該EL素子が組み込まれていることを特徴とする請求項1ないし4のいずれか1つに記載の縦型トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012129845A JP5949186B2 (ja) | 2012-06-07 | 2012-06-07 | 縦型トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012129845A JP5949186B2 (ja) | 2012-06-07 | 2012-06-07 | 縦型トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013254859A JP2013254859A (ja) | 2013-12-19 |
JP5949186B2 true JP5949186B2 (ja) | 2016-07-06 |
Family
ID=49952137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012129845A Expired - Fee Related JP5949186B2 (ja) | 2012-06-07 | 2012-06-07 | 縦型トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5949186B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201321285D0 (en) | 2013-12-03 | 2014-01-15 | Plastic Logic Ltd | Pixel driver circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW535293B (en) * | 2001-10-03 | 2003-06-01 | Hannstar Display Corp | Structure of and method for producing double vertical channel thin film transistor (DVC TFT) CMOS |
JP2005019446A (ja) * | 2003-06-23 | 2005-01-20 | Sharp Corp | 電界効果トランジスタおよびその製造方法 |
JP2009130165A (ja) * | 2007-11-26 | 2009-06-11 | Sanyo Electric Co Ltd | Cmos半導体装置 |
WO2009133891A1 (ja) * | 2008-04-30 | 2009-11-05 | 国立大学法人大阪大学 | 縦型電界効果トランジスタ |
-
2012
- 2012-06-07 JP JP2012129845A patent/JP5949186B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013254859A (ja) | 2013-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3543170B2 (ja) | 電界発光素子及びその製造方法 | |
CN100552977C (zh) | 薄膜晶体管、平板显示装置及其制备方法 | |
JP5768395B2 (ja) | 半導体装置およびその制御方法 | |
CN109599429A (zh) | 显示面板及其制造方法 | |
JP4684592B2 (ja) | 有機電界発光素子の製造方法 | |
US20070075369A1 (en) | Thin film transistor and method of fabricating the same | |
JP2005157341A (ja) | 平板表示素子 | |
US7402950B2 (en) | Active matrix organic light emitting display device and method of fabricating the same | |
JP2017220632A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR102317835B1 (ko) | 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치 | |
CN111682075A (zh) | 薄膜晶体管及其制备方法、移位寄存器和栅极驱动电路 | |
KR101822120B1 (ko) | 유기 발광 표시 장치의 제조 방법 | |
CN106024637A (zh) | 薄膜晶体管及其制作方法 | |
CN108172601B (zh) | Oled显示面板及其制作方法 | |
JP5949186B2 (ja) | 縦型トランジスタ | |
US8823008B2 (en) | Organic light emitting display device and method for manufacturing the same | |
CN108364956B (zh) | 一种显示基板及其制造方法、显示器件 | |
JP4477605B2 (ja) | デュアルパネルタイプの有機電界発光素子及びその製造方法 | |
JP2022077412A (ja) | 薄膜トランジスタ回路 | |
JP2006164973A (ja) | 有機電界発光素子およびその製法 | |
KR100612117B1 (ko) | 보조 전극을 덮는 절연막이 형성된 유기 전계 발광 소자및 그 제조 방법 | |
JP6424684B2 (ja) | 半導体装置 | |
KR100674028B1 (ko) | 스캔 연결 전극 상에 접촉부를 갖는 유기 전계 발광 소자 | |
JP2004272293A (ja) | 電気光学装置 | |
JP6003460B2 (ja) | 縦型トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160523 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5949186 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |