CN105842980A - 掩膜板及设计方法、阵列基板及制作方法、相关显示装置 - Google Patents
掩膜板及设计方法、阵列基板及制作方法、相关显示装置 Download PDFInfo
- Publication number
- CN105842980A CN105842980A CN201610388518.6A CN201610388518A CN105842980A CN 105842980 A CN105842980 A CN 105842980A CN 201610388518 A CN201610388518 A CN 201610388518A CN 105842980 A CN105842980 A CN 105842980A
- Authority
- CN
- China
- Prior art keywords
- semi
- preset direction
- region
- length value
- transparent region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 239000000758 substrate Substances 0.000 title claims abstract description 47
- 238000013461 design Methods 0.000 title abstract description 14
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000010409 thin film Substances 0.000 claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims description 56
- 230000008569 process Effects 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 28
- 238000012360 testing method Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 238000004364 calculation method Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 230000000875 corresponding effect Effects 0.000 description 40
- 238000010586 diagram Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/54—Absorbers, e.g. of opaque materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种掩膜板及设计方法、阵列基板及制作方法、相关显示装置，用以减小周边电路区包括的薄膜晶体管的沟道长度与显示区包括的薄膜晶体管的沟道长度的差异，提高显示面板的特性。掩膜板用于对阵列基板曝光，包括对阵列基板的显示区曝光的第一区域和对阵列基板的周边电路区曝光的第二区域，第一区域包括若干第一半透光区域，第二区域包括若干第二半透光区域，其中，第二半透光区域在预设方向上的长度值与第一半透光区域在预设方向上的长度值的差值小于零；预设方向为与阵列基板上设置的薄膜晶体管的沟道长度垂直的方向。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种掩膜板及设计方法、阵列基板及制作方法、相关显示装置。
背景技术
薄膜晶体管液晶显示面板(Thin Film Transistor Liquid Crystal Display，TFT-LCD)是目前常用的平板显示器，液晶显示面板以其体积小、功耗低、无辐射、分辨率高等优点，被广泛地应用于现代数字信息化设备中。
随着TFT-LCD的发展，现有技术对栅极驱动集成电路进行了改进，采用阵列基板行驱动电路(Gate Driver On Array，GOA)技术将栅极驱动集成电路(Gate IC)直接做在阵列(Array)基板上，在实际生产过程中降低了购买集成电路的成本。
具体地，现有技术Array基板划分为显示区和周边电路区，GOA技术将栅极驱动集成电路做在周边电路区中，制作的栅极驱动集成电路包括若干第一薄膜晶体管，阵列基板的显示区包括若干阵列排列的第二薄膜晶体管，其中制作第一薄膜晶体管的源极和漏极与制作第二薄膜晶体管的源极和漏极采用同一张掩膜板。
但现有技术制作形成的周边电路区包括的第一薄膜晶体管的沟道长度与显示区包括的第二薄膜晶体管的沟道长度存在差异，而沟道长度决定薄膜晶体管器件的宽长比(W/L)，是影响薄膜晶体管开关比(Ion/Ioff)等电性参数的关键因素，导致现有技术制作形成的显示面板的特性较差。
发明内容
本发明实施例提供了一种掩膜板及设计方法、阵列基板及制作方法、相关显示装置，用以减小周边电路区包括的薄膜晶体管的沟道长度与显示区包括的薄膜晶体管的沟道长度的差异，提高显示面板的特性。
本发明实施例提供的一种掩膜板，用于对阵列基板曝光，包括对阵列基板的显示区曝光的第一区域和对阵列基板的周边电路区曝光的第二区域，所述第一区域包括若干第一半透光区域，所述第二区域包括若干第二半透光区域，其中，所述第二半透光区域在预设方向上的长度值与所述第一半透光区域在预设方向上的长度值的差值小于零；
所述预设方向为与所述阵列基板上设置的薄膜晶体管的沟道长度垂直的方向。
由本发明实施例提供的掩膜板，该掩膜板的第二半透光区域在预设方向上的长度值小于所述第一半透光区域在预设方向上的长度值，预设方向为与阵列基板上设置的薄膜晶体管的沟道长度垂直的方向，由于当掩膜板的第二半透光区域在预设方向上的长度值等于第一半透光区域在预设方向上的长度值时，采用这种掩膜板对阵列基板曝光后，位于显示区的薄膜晶体管的沟道长度值小于位于周边电路区的薄膜晶体管的沟道长度值，本发明实施例通过减小掩膜板的第二半透光区域在预设方向上的长度值，使得此时周边电路区对应的薄膜晶体管的沟道长度值减小，进而能够减小周边电路区包括的薄膜晶体管的沟道长度与显示区包括的薄膜晶体管的沟道长度的差异，提高显示面板的特性。
本发明实施例还提供了一种上述掩膜板的设计方法，该方法包括确定所述第二半透光区域在预设方向上的长度值与所述第一半透光区域在预设方向上的长度值的差值的方法，具体包括：
根据预先建立的补偿值计算基准，以及预先获得的实际工艺差值确定所述第二半透光区域在预设方向上的长度值与所述第一半透光区域在预设方向上的长度值的差值。
较佳地，所述补偿值计算基准为所述第二半透光区域在预设方向上的长度增加值与该长度增加值对应的实际长度增加值之间的对应关系；
所述实际长度增加值为采用所述掩膜板对阵列基板进行构图工艺后，所述阵列基板上与所述第二半透光区域对应区域在预设方向上的测试长度值。
较佳地，所述实际工艺差值为当所述第一半透光区域在预设方向上的长度值等于所述第二半透光区域在预设方向上的长度值时，采用所述掩膜板对阵列基板进行构图工艺后，所述阵列基板上与所述第一半透光区域对应区域在预设方向上的测试长度值与所述第二半透光区域对应区域在预设方向上的测试长度值的差值。
较佳地，所述构图工艺包括光刻胶的涂覆、曝光、显影以及去除光刻胶的部分或全部过程。
本发明实施例还提供了一种采用上述掩膜板制作阵列基板的方法，该方法包括制作显示区的薄膜晶体管和制作周边电路区的薄膜晶体管，具体包括：
提供一基底；
在所述基底上沉积一层金属膜层，在所述金属膜层上涂覆光刻胶，采用所述掩膜板进行构图工艺，形成所述显示区的薄膜晶体管的源极和漏极，以及所述周边电路区的薄膜晶体管的源极和漏极。
本发明实施例还提供了一种阵列基板，该阵列基板采用上述阵列基板的制作方法制作形成。
本发明实施例还提供了一种显示面板，该显示面板包括上述的阵列基板。
本发明实施例还提供了一种显示装置，该显示装置包括上述的显示面板。
附图说明
图1为阵列基板包括的周边电路区和显示区的结构示意图；
图2(a)为阵列基板周边电路区包括的薄膜晶体管的结构示意图；
图2(b)为阵列基板显示区包括的薄膜晶体管的结构示意图；
图3-图6为形成阵列基板周边电路区以及显示区包括的薄膜晶体管的源极和漏极时不同过程的结构示意图；
图7为本发明实施例提供的一种掩膜板的平面结构示意图；
图8为本发明实施例提供的掩膜板包括的第二半透光区域在预设方向上的设计长度值与采用该掩膜板对阵列基板进行构图工艺后测试的阵列基板上与第二半透光区域对应区域在预设方向上的长度值的对应关系示意图；
图9为本发明实施例在确定实际工艺差值时，掩膜板的半透光区域设计值与采用掩膜板曝光后光刻胶部分保留区的厚度值的对应关系示意图；
图10为本发明实施例提供的一种采用上述掩膜板制作阵列基板的方法流程图。
具体实施方式
附图中各膜层厚度和区域大小、形状不反应各膜层的真实比例，目的只是示意说明本发明内容。
如图1所示，阵列基板划分为显示区12和周边电路区11，周边电路区11包括若干第一薄膜晶体管，显示区12包括若干第二薄膜晶体管，第一薄膜晶体管的结构如图2(a)所示，第二薄膜晶体管的结构如图2(b)所示，从图2(a)和图2(b)可以看到，第一薄膜晶体管和第二薄膜晶体管的图案(Patten)不同，第一薄膜晶体管大多设计为连续的长沟道，第一薄膜晶体管形成源极和漏极时采用单狭缝掩膜板(Modified Single Slit Mask)曝光后需要被显影的区域较小；而第二薄膜晶体管大多设计为若干个像素结构，形成源极和漏极时采用单狭缝掩膜板曝光后需要被显影的区域相对较大。单狭缝掩膜板是将薄膜晶体管的沟道位置处透光区的尺寸做到低于曝光机的解析度，从而使得光源只有小于等于70％的光可通过这个透光区照射光刻胶，最终达成半透光的效果。
如图3所示，制作第一薄膜晶体管和第二薄膜晶体管的源极和漏极时，首先在衬底基板10上沉积一层金属层21，然后在金属层21上涂覆光刻胶22，之后采用单狭缝掩膜板对光刻胶22进行曝光，曝光后进行显影，根据图2(a)和图2(b)可知，曝光后第二薄膜晶体管需要被显影的区域相对较大，因此在显影过程中，消耗的显影液较多；曝光后第一薄膜晶体管需要被显影的区域相对较小，因此在显影过程中，消耗的显影液较少。其中，采用的单狭缝掩膜板包括对阵列基板的显示区曝光的第一区域和对阵列基板的周边电路区曝光的第二区域，第一区域包括若干第一半透光区域，第二区域包括若干第二半透光区域，第一半透光区域在预设方向上的长度值与第二半透光区域在预设方向上的长度值相等，这里的预设方向为与第一薄膜晶体管或第二薄膜晶体管的沟道长度垂直的方向。
如图3所示，显影后光刻胶22形成光刻胶完全保留区(对应图中光刻胶厚度较厚的区域)、光刻胶部分保留区(对应图中光刻胶厚度较薄的区域)和光刻胶完全去除区。而由于单狭缝掩膜板设计的第一半透光区域在预设方向上的长度值与第二半透光区域在预设方向上的长度值相等，则此时显示区12对应的光刻胶部分保留区的光刻胶厚度正常，如图中的厚度h1；而周边电路区11对应的光刻胶部分保留区的光刻胶厚度偏低，原因为此区域消耗的显影液少，因此这个区域的显影液浓度会上升，消耗光刻胶的能力增强，最终使得这个区域保留的光刻胶厚度偏低，如图中的厚度h2。
如图4所示，对显示区12和周边电路区11未被光刻胶覆盖区域的金属层进行刻蚀，分别形成显示区12的金属层212和周边电路区11的金属层211。之后进行灰化(Ashing)工艺，去除光刻胶部分保留区的光刻胶，如图5所示，由于周边电路区11对应的光刻胶部分保留区的光刻胶厚度偏低，因此在灰化过程中这部分光刻胶被去除的较多，最终显示区12对应位置处的光刻胶之间的距离a1较周边电路区11对应位置处的光刻胶之间的距离a2小。
最后，对显示区12和周边电路区11未被光刻胶覆盖区域的金属层再次进行刻蚀，在显示区12形成第二薄膜晶体管的源极2121和漏极2122，在周边电路区11形成第一薄膜晶体管的源极2111和漏极2112，如图6所示，此时第二薄膜晶体管的沟道长度值L1小于第一薄膜晶体管的沟道长度值L2。
因此，当曝光时采用的单狭缝掩膜板设计的第一半透光区域在预设方向上的长度值与第二半透光区域在预设方向上的长度值相等时，显示区对应的光刻胶部分保留区的光刻胶厚度与周边电路区对应的光刻胶部分保留区的光刻胶厚度存在差异，最终会导致显示区包括的薄膜晶体管的沟道长度与周边电路区包括的薄膜晶体管的沟道长度的差异。
有鉴于此，本发明实施例提供了一种掩膜板及设计方法、阵列基板及制作方法、相关显示装置，用以减小周边电路区包括的薄膜晶体管的沟道长度与显示区包括的薄膜晶体管的沟道长度的差异，提高显示面板的特性。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
下面结合附图详细介绍本发明具体实施例提供的掩膜板及其设计方法。
如图7所示，本发明具体实施例提供了一种掩膜板，用于对阵列基板曝光，包括对阵列基板的显示区曝光的第一区域61和对阵列基板的周边电路区曝光的第二区域62，第一区域61包括若干第一半透光区域611，第二区域62包括若干第二半透光区域622，其中，第二半透光区域622在预设方向上的长度值与第一半透光区域611在预设方向上的长度值的差值小于零，预设方向为与阵列基板上设置的薄膜晶体管的沟道长度垂直的方向，预设方向如图中的箭头所示的方向。
本发明具体实施例中第一半透光区域611在预设方向上的长度值为L61，该长度值指第一半透光区域在预设方向上的区域边界之间的距离，同样地，第二半透光区域622在预设方向上的长度值L62指第二半透光区域在预设方向上的区域边界之间的距离。
根据以上对附图1至附图6的分析可知，当采用第二半透光区域在预设方向上的长度值等于第一半透光区域在预设方向上的长度值的掩膜板对阵列基板曝光后，位于显示区的薄膜晶体管的沟道长度值小于位于周边电路区的薄膜晶体管的沟道长度值，本发明具体实施例通过减小第二半透光区域在预设方向上的长度值，使得周边电路区对应的薄膜晶体管的沟道长度值减小，进而能够减小周边电路区包括的薄膜晶体管的沟道长度与显示区包括的薄膜晶体管的沟道长度的差异，提高显示面板的特性。
本发明具体实施例还提供了一种上述掩膜板的设计方法，该方法包括确定第二半透光区域在预设方向上的长度值与第一半透光区域在预设方向上的长度值的差值的方法，具体包括：
根据预先建立的补偿值计算基准，以及预先获得的实际工艺差值确定第二半透光区域在预设方向上的长度值与第一半透光区域在预设方向上的长度值的差值。
具体地，本发明具体实施例中补偿值计算基准为第二半透光区域在预设方向上的长度增加值与该长度增加值对应的实际长度增加值之间的对应关系；其中，实际长度增加值为采用掩膜板对阵列基板进行构图工艺后，阵列基板上与第二半透光区域对应区域在预设方向上的测试长度值。本发明具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影以及去除光刻胶的部分或全部过程。
具体地，本发明具体实施例中实际工艺差值为当第一半透光区域在预设方向上的长度值等于第二半透光区域在预设方向上的长度值时，采用掩膜板对阵列基板进行构图工艺后，阵列基板上与第一半透光区域对应区域在预设方向上的测试长度值与第二半透光区域对应区域在预设方向上的测试长度值的差值。本发明具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影以及去除光刻胶的部分或全部过程。
下面以一个具体的实施例说明本发明具体实施例根据预先建立的补偿值计算基准，以及预先获得的实际工艺差值确定第二半透光区域在预设方向上的长度值与第一半透光区域在预设方向上的长度值的差值的方法。
本发明具体实施例在建立补偿值计算基准时，首先将掩膜板的第二半透光区域在预设方向上设计多组不同的长度值，如：第二半透光区域在预设方向上设计的长度值分别为1.7μm、1.9μm和2.1μm；接着，采用第二半透光区域在预设方向上设计的不同长度值的掩膜板对阵列基板进行构图工艺，构图工艺后分别测试阵列基板上与第二半透光区域对应区域在预设方向上的长度值，得到第二半透光区域在预设方向上的长度增加值与该长度增加值对应的实际长度增加值之间的对应关系。
具体如图8所示，图中横坐标表示第二半透光区域在预设方向上的设计长度值，纵坐标表示构图工艺后测试的阵列基板上与第二半透光区域对应区域在预设方向上的长度值，当第二半透光区域在预设方向上设计的长度值为1.7μm时，构图工艺后测试的阵列基板上与第二半透光区域对应区域在预设方向上的长度值为3.32μm；当第二半透光区域在预设方向上设计的长度值为1.9μm时，构图工艺后测试的阵列基板上与第二半透光区域对应区域在预设方向上的长度值为3.74μm；第二半透光区域在预设方向上设计的长度值为2.1μm时，构图工艺后测试的阵列基板上与第二半透光区域对应区域在预设方向上的长度值为4.15μm。实际生产过程中，通过大量的上述测试过程，得到本发明具体实施例中掩膜板的第二半透光区域在预设方向上的长度值每增加0.2um，工艺完成后实际长度值增加约0.4um。
本发明具体实施例在确定实际工艺差值时，首先将掩膜板的第一半透光区域在预设方向上的长度值与第二半透光区域在预设方向上的长度值设计为相等的值，这里记为半透光区域设计值，如图9所示，横坐标表示半透光区域分别在曝光强度为40毫焦(mj)和45mj时的设计值，纵坐标表示采用这种半透光区域设计值的掩膜板对光刻胶曝光后，光刻胶部分保留区的厚度值，这里以曝光强度为40mj为例说明，在40mj下，由于实际工艺中光刻胶部分保留区的理想厚度值为5000埃从图9中可以看到，此时半透光区域设计值约为2.0um，因此在确定实际工艺差值时，将掩膜板在第一半透光区域在预设方向上的长度值设计为等于第二半透光区域在预设方向上的长度值等于2.0um，另外，图9中45mj下光刻胶部分保留区的厚度值的变化趋势与40mj下的一致，实验数据较可靠；接着，采用这种设计的掩膜板对阵列基板进行构图工艺，构图工艺后分别测试阵列基板上与第一半透光区域对应区域在预设方向上的长度值，以及阵列基板上与第二半透光区域对应区域在预设方向上的长度值，通过实际测试可知，阵列基板上与第一半透光区域对应区域在预设方向上的长度值比阵列基板上与第二半透光区域对应区域在预设方向上的长度值小约0.2um到0.3um。
这时，根据本发明具体实施例上述得到的补偿值计算基准，即掩膜板的第二半透光区域在预设方向上的长度值每增加0.2um，工艺完成后实际长度值增加约0.4um，以及上面确定的实际工艺差值，本发明具体实施例第二半透光区域在预设方向上的长度值设计为1.9um，第一半透光区域在预设方向上的长度值设计为2um。
为了进一步验证本发明具体实施例采用第二半透光区域在预设方向上的长度值为1.9um，第一半透光区域在预设方向上的长度值为2um的掩膜板曝光后，阵列基板上的第一薄膜晶体管的沟道长度值与第二薄膜晶体管的沟道长度值之间的关系，本发明具体实施例在51毫焦(mj)下对阵列基板进行曝光，之后测试形成的阵列基板上的第一薄膜晶体管的沟道长度值与第二薄膜晶体管的沟道长度值，测试结果显示第一薄膜晶体管的沟道长度值与第二薄膜晶体管的沟道长度值相等。这样，本发明具体实施例使得周边电路区包括的薄膜晶体管的沟道长度与显示区包括的薄膜晶体管的沟道长度的差异进一步得到了减小，从而使得显示面板的特性得到了进一步的提升。
如图10所示，本发明具体实施例还提供了一种采用上述的掩膜板制作阵列基板的方法，该方法包括制作显示区的薄膜晶体管和制作周边电路区的薄膜晶体管，具体包括：
S1001、提供一基底；
S1002、在所述基底上沉积一层金属膜层，在所述金属膜层上涂覆光刻胶，采用所述掩膜板进行构图工艺，形成所述显示区的薄膜晶体管的源极和漏极，以及所述周边电路区的薄膜晶体管的源极和漏极。
本发明具体实施例曝光时采用的本发明具体实施例提供的掩膜板的第一半透光区域与显示区的薄膜晶体管的沟道区域对应，第一半透光区域在预设方向上的长度值对应显示区的薄膜晶体管的沟道长度值；第二半透光区域与周边电路区的薄膜晶体管的沟道区域对应，第二半透光区域在预设方向上的长度值对应周边电路区的薄膜晶体管的沟道长度值。
本发明具体实施例中采用掩膜板进行的构图工艺时，包括曝光、显影、刻蚀以及光刻胶的去除过程，本发明具体实施例当在金属膜层上涂覆的光刻胶为正性光刻胶时，采用掩膜板曝光以及显影后，光刻胶完全保留区对应掩膜板的非透光区，显示区对应位置处的光刻胶部分保留区对应掩膜板的第一半透光区域，周边电路区对应位置处的光刻胶部分保留区对应掩膜板的第二半透光区域，光刻胶完全去除区对应掩膜板的全透光区；其中，本发明具体实施例光刻胶完全保留区对应需要形成薄膜晶体管的源极和漏极的区域，光刻胶部分保留区对应需要形成薄膜晶体管的沟道的区域，光刻胶完全去除区对应基底上的其它区域。
本发明具体实施例当在金属膜层上涂覆的光刻胶为负性光刻胶时，采用掩膜板曝光以及显影后，光刻胶完全保留区对应掩膜板的全透光区，显示区对应位置处的光刻胶部分保留区对应掩膜板的第一半透光区域，周边电路区对应位置处的光刻胶部分保留区对应掩膜板的第二半透光区域，光刻胶完全去除区对应掩膜板的非透光区。
本发明具体实施例还提供了一种阵列基板，该阵列基板采用本发明具体实施例提供的阵列基板的制作方法制作形成。
本发明具体实施例还提供了一种显示面板，该显示面板包括本发明具体实施例提供的上述阵列基板。
本发明具体实施例还提供了一种显示装置，该显示装置包括本发明具体实施例提供的上述显示面板，该显示装置可以为液晶面板、液晶显示器、液晶电视、有机发光二极管(Organic Light Emitting Diode，OLED)面板、OLED显示器、OLED电视或电子纸等显示装置。
综上所述，本发明具体实施例提供一种掩膜板，用于对阵列基板曝光，包括对阵列基板的显示区曝光的第一区域和对阵列基板的周边电路区曝光的第二区域，第一区域包括若干第一半透光区域，第二区域包括若干第二半透光区域，其中，第二半透光区域在预设方向上的长度值与第一半透光区域在预设方向上的长度值的差值小于零；预设方向为与阵列基板上设置的薄膜晶体管的沟道长度垂直的方向。由于采用第二半透光区域在预设方向上的长度值等于第一半透光区域在预设方向上的长度值的掩膜板对阵列基板曝光后，位于显示区的薄膜晶体管的沟道长度值小于位于周边电路区的薄膜晶体管的沟道长度值，本发明具体实施例通过减小第二半透光区域在预设方向上的长度值，使得周边电路区对应的薄膜晶体管的沟道长度值减小，进而能够减小周边电路区包括的薄膜晶体管的沟道长度与显示区包括的薄膜晶体管的沟道长度的差异，提高显示面板的特性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种掩膜板，用于对阵列基板曝光，包括对阵列基板的显示区曝光的第一区域和对阵列基板的周边电路区曝光的第二区域，所述第一区域包括若干第一半透光区域，所述第二区域包括若干第二半透光区域，其特征在于，所述第二半透光区域在预设方向上的长度值与所述第一半透光区域在预设方向上的长度值的差值小于零；
所述预设方向为与所述阵列基板上设置的薄膜晶体管的沟道长度垂直的方向。
2.一种如权利要求1所述的掩膜板的设计方法，其特征在于，所述方法包括确定所述第二半透光区域在预设方向上的长度值与所述第一半透光区域在预设方向上的长度值的差值的方法，具体包括：
根据预先建立的补偿值计算基准，以及预先获得的实际工艺差值确定所述第二半透光区域在预设方向上的长度值与所述第一半透光区域在预设方向上的长度值的差值。
3.根据权利要求2所述的设计方法，其特征在于，所述补偿值计算基准为所述第二半透光区域在预设方向上的长度增加值与该长度增加值对应的实际长度增加值之间的对应关系；
所述实际长度增加值为采用所述掩膜板对阵列基板进行构图工艺后，所述阵列基板上与所述第二半透光区域对应区域在预设方向上的测试长度值。
4.根据权利要求2所述的设计方法，其特征在于，所述实际工艺差值为当所述第一半透光区域在预设方向上的长度值等于所述第二半透光区域在预设方向上的长度值时，采用所述掩膜板对阵列基板进行构图工艺后，所述阵列基板上与所述第一半透光区域对应区域在预设方向上的测试长度值与所述第二半透光区域对应区域在预设方向上的测试长度值的差值。
5.根据权利要求3或4所述的设计方法，其特征在于，所述构图工艺包括光刻胶的涂覆、曝光、显影以及去除光刻胶的部分或全部过程。
6.一种采用权利要求1所述的掩膜板制作阵列基板的方法，其特征在于，所述方法包括制作显示区的薄膜晶体管和制作周边电路区的薄膜晶体管，具体包括：
提供一基底；
在所述基底上沉积一层金属膜层，在所述金属膜层上涂覆光刻胶，采用所述掩膜板进行构图工艺，形成所述显示区的薄膜晶体管的源极和漏极，以及所述周边电路区的薄膜晶体管的源极和漏极。
7.一种阵列基板，其特征在于，所述阵列基板采用权利要求6所述的方法制作形成。
8.一种显示面板，其特征在于，包括权利要求7所述的阵列基板。
9.一种显示装置，其特征在于，包括权利要求8所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610388518.6A CN105842980B (zh) | 2016-06-02 | 2016-06-02 | 掩膜板及设计方法、阵列基板及制作方法、相关显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610388518.6A CN105842980B (zh) | 2016-06-02 | 2016-06-02 | 掩膜板及设计方法、阵列基板及制作方法、相关显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105842980A true CN105842980A (zh) | 2016-08-10 |
| CN105842980B CN105842980B (zh) | 2020-04-24 |
Family
ID=56595683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610388518.6A Active CN105842980B (zh) | 2016-06-02 | 2016-06-02 | 掩膜板及设计方法、阵列基板及制作方法、相关显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105842980B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727921A (zh) * | 2019-01-02 | 2019-05-07 | 京东方科技集团股份有限公司 | 阵列基板及制作方法、显示面板 |
| CN109887933A (zh) * | 2019-02-27 | 2019-06-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| WO2019128057A1 (zh) * | 2017-12-29 | 2019-07-04 | 上海视涯信息科技有限公司 | 一种硅基显示面板及其形成方法以及其曝光工艺的光罩 |
| CN115598919A (zh) * | 2022-12-15 | 2023-01-13 | 深圳市华星光电半导体显示技术有限公司（Cn） | 掩膜板组件及曝光系统、显示面板及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1987643A (zh) * | 2005-12-21 | 2007-06-27 | Lg.菲利浦Lcd株式会社 | 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法 |
| US20100330468A1 (en) * | 2009-06-25 | 2010-12-30 | Samsung Mobile Display Co., Ltd. | Halftone mask and manufacturing method thereof and method for forming film using the same |
| CN103034045A (zh) * | 2012-12-12 | 2013-04-10 | 京东方科技集团股份有限公司 | 一种半色调掩模板及其制造方法 |
| CN104155842A (zh) * | 2014-07-18 | 2014-11-19 | 京东方科技集团股份有限公司 | 一种掩模板 |
-
2016
- 2016-06-02 CN CN201610388518.6A patent/CN105842980B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1987643A (zh) * | 2005-12-21 | 2007-06-27 | Lg.菲利浦Lcd株式会社 | 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法 |
| US20100330468A1 (en) * | 2009-06-25 | 2010-12-30 | Samsung Mobile Display Co., Ltd. | Halftone mask and manufacturing method thereof and method for forming film using the same |
| CN103034045A (zh) * | 2012-12-12 | 2013-04-10 | 京东方科技集团股份有限公司 | 一种半色调掩模板及其制造方法 |
| CN104155842A (zh) * | 2014-07-18 | 2014-11-19 | 京东方科技集团股份有限公司 | 一种掩模板 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019128057A1 (zh) * | 2017-12-29 | 2019-07-04 | 上海视涯信息科技有限公司 | 一种硅基显示面板及其形成方法以及其曝光工艺的光罩 |
| US11205767B2 (en) | 2017-12-29 | 2021-12-21 | Seeya Optronics Co., Ltd. | Silicon-based display panel, forming method thereof, and photomask assembly for exposure process of silicon-based display panel |
| CN109727921A (zh) * | 2019-01-02 | 2019-05-07 | 京东方科技集团股份有限公司 | 阵列基板及制作方法、显示面板 |
| CN109727921B (zh) * | 2019-01-02 | 2021-12-10 | 京东方科技集团股份有限公司 | 阵列基板及制作方法、显示面板 |
| CN109887933A (zh) * | 2019-02-27 | 2019-06-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN115598919A (zh) * | 2022-12-15 | 2023-01-13 | 深圳市华星光电半导体显示技术有限公司（Cn） | 掩膜板组件及曝光系统、显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105842980B (zh) | 2020-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9134615B2 (en) | Exposure method for glass substrate of liquid crystal display | |
| CN103268037B (zh) | 一种彩膜基板、制备方法以及显示装置 | |
| CN105842980A (zh) | 掩膜板及设计方法、阵列基板及制作方法、相关显示装置 | |
| CN103092005B (zh) | 玻璃基板的曝光对位方法 | |
| CN102645793B (zh) | 柱状隔垫物的生成方法、系统以及液晶显示面板 | |
| CN105137665A (zh) | 显示基板及其制备方法、显示装置 | |
| US7972949B2 (en) | Electronic component and display device and a method of manufacturing the same | |
| CN104635416B (zh) | 一种掩膜板及阵列基板的制造方法 | |
| WO2014205998A1 (zh) | Coa基板及其制造方法、显示装置 | |
| CN105807507B (zh) | 显示面板及其制作方法、以及显示装置 | |
| CN108269736B (zh) | 通过光阻剥离实现电极层图案化的方法 | |
| CN103346159B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| US7710507B2 (en) | Method for manufacturing lower substrate of liquid crystal display device | |
| CN208489194U (zh) | 阵列基板、显示面板及显示装置 | |
| KR102278989B1 (ko) | 포토마스크 구조 및 어레이 기판 제조 방법 | |
| US20120241746A1 (en) | Electrophoresis display and manufacturing method | |
| CN101226316A (zh) | 液晶显示器下基板的制作方法 | |
| CN103913944A (zh) | 半色调掩膜版、阵列基板及其制作方法、显示装置 | |
| CN104779145B (zh) | 掩膜板及其制备方法 | |
| CN104714347A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| JP3462666B2 (ja) | 液晶表示装置の製造方法 | |
| CN108319105A (zh) | 一种掩膜板以及阵列基板的制备方法 | |
| US10901270B2 (en) | Manufacturing method for pixel electrode, pixel electrode and display panel | |
| KR102290753B1 (ko) | 패턴 형성 방법 및 이를 이용한 표시 패널의 제조 방법 | |
| CN203224696U (zh) | 液晶显示面板及液晶显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |