CN105826385A - 制造具有鳍形图案的半导体器件的方法 - Google Patents

制造具有鳍形图案的半导体器件的方法 Download PDF

Info

Publication number
CN105826385A
CN105826385A CN201610032156.7A CN201610032156A CN105826385A CN 105826385 A CN105826385 A CN 105826385A CN 201610032156 A CN201610032156 A CN 201610032156A CN 105826385 A CN105826385 A CN 105826385A
Authority
CN
China
Prior art keywords
fin
shaped pattern
oxide
film
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610032156.7A
Other languages
English (en)
Other versions
CN105826385B (zh
Inventor
刘庭均
朴世玩
都承右
朴寅源
成石铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105826385A publication Critical patent/CN105826385A/zh
Application granted granted Critical
Publication of CN105826385B publication Critical patent/CN105826385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种用于制造半导体器件的方法。所述方法包括以下步骤：在衬底上形成包括上部和下部的第一鳍形图案；通过去除第一鳍形图案的上部的一部分形成第二鳍形图案；在第二鳍形图案上形成与第二鳍形图案交叉的虚设栅电极；以及在形成虚设栅电极之后通过去除第二鳍形图案的上部的一部分形成第三鳍形图案，其中，第二鳍形图案的上部的宽度小于第一鳍形图案的上部的宽度并且大于第三鳍形图案的上部的宽度。

Description

制造具有鳍形图案的半导体器件的方法
相关申请的交叉引用
本申请要求于2015年1月27日在韩国知识产权局提交的韩国专利申请No.10-2015-0012630的优先权，该申请的全部内容以引用方式并入本文中。
技术领域
本发明构思涉及用于制造半导体器件的方法，并且更具体地说，涉及用于制造调整鳍形场效应晶体管(FINFET)的沟道形状的半导体器件的方法。
背景技术
用于增大半导体器件的集成密度的一种技术是使用多栅极晶体管，在其中鳍形半导体主体形成在衬底上并且栅极形成在半导体主体的表面上。由于这种多栅极晶体管利用三维沟道，因此它们可更容易标定。多栅极晶体管也可在不增大晶体管的栅极长度的情况下表现出改进的电流控制能力。多栅极晶体管也可减小或消除其中沟道区电位受漏极电压影响的短沟道效应(SCE)。
发明内容
本发明构思的各方面提供了用于制造半导体器件的方法，其可通过调整鳍形场效应晶体管(FINFET)的沟道形状而增强宽度效应，来表现出改进的性能。
本发明构思的各方面不限于上述方面，并且本领域技术人员将通过以下描述清楚地理解未述及的其它方面。
根据本发明构思的一方面，提供了一种用于制造半导体器件的方法，所述方法包括以下步骤：在衬底上形成包括上部和下部的第一鳍形图案；通过去除第一鳍形图案的上部的一部分形成第二鳍形图案；在第二鳍形图案上形成与第二鳍形图案交叉的虚设栅电极；以及在形成虚设栅电极之后通过去除第二鳍形图案的上部的一部分形成第三鳍形图案，其中，第二鳍形图案的上部在衬底的上表面上方的第一高度处的宽度小于第一鳍形图案的上部在第一高度处的宽度，并且大于第三鳍形图案的上部在第一高度处的宽度。
在一些实施例中，形成第二鳍形图案的步骤包括：沿着第一鳍形图案的上部的轮廓形成第一氧化膜，并随后去除第一氧化膜。
在一些实施例中，形成第一氧化膜的步骤包括：氧化第一鳍形图案的上部的一部分。
在一些实施例中，形成第三鳍形图案的步骤包括：在形成虚设栅电极之前，沿着第二鳍形图案的上部的轮廓形成第二氧化膜；以及在形成虚设栅电极之后，去除第二氧化膜。
在一些实施例中，形成第二氧化膜的步骤包括：氧化第二鳍形图案的上部的一部分。
在一些实施例中，所述方法还可包括步骤：通过氧化第三鳍形图案的上部的一部分，沿着第三鳍形图案的上部的轮廓形成第三氧化膜。
在一些实施例中，第一鳍形图案包括侧壁、上表面以及侧壁与上表面在其处相接的拐角部。所述方法还可包括步骤：在形成第二鳍形图案之前，通过蚀刻第一鳍形图案来磨圆拐角部。
在一些实施例中，所述方法还可包括步骤：在磨圆拐角部之前在衬底上形成场绝缘膜。第一鳍形图案的上部突出于场绝缘膜的上表面之上。
在一些实施例中，形成第一鳍形图案的步骤包括：在衬底上形成包括上部和下部的第四鳍形图案；形成场绝缘膜，其直接接触第四鳍形图案的下部并且不直接接触第四鳍形图案的上部；以及在形成场绝缘膜之后去除第四鳍形图案的上部的一部分。
在一些实施例中，形成第一鳍形图案的步骤包括：沿着第四鳍形图案的上部的轮廓形成氧化膜，以及去除所述氧化膜。
在一些实施例中，第一鳍形图案的上部在第一高度处的宽度小于第四鳍形图案的上部在第一高度处的宽度。
在一些实施例中，第四鳍形图案包括侧壁、上表面以及侧壁与上表面在其处相接的拐角部。所述方法还可包括：在形成第一鳍形图案之前，通过蚀刻第四鳍形图案来磨圆拐角部。
在一些实施例中，所述方法还可包括步骤：在第三鳍形图案上形成与第三鳍形图案交叉的栅电极。所述栅电极的形成包括步骤：通过去除虚设栅电极而形成沟槽；以及在形成第三鳍形图案之后，在沟槽中形成导电材料。
在一些实施例中，第一鳍形图案的形成包括步骤：在衬底上形成场绝缘膜，所述场绝缘膜直接接触第一鳍形图案的下部并且不直接接触第一鳍形图案的上部。
在一些实施例中，第二鳍形图案的形成包括修改第一鳍形图案的侧壁的轮廓以形成第二鳍形图案的步骤，并且第三鳍形图案的形成包括修改第二鳍形图案的侧壁的轮廓以形成第三鳍形图案的步骤。
在一些实施例中，所述方法还可包括步骤：通过蚀刻虚设栅电极的两侧而在第二鳍形图案中形成凹进，并随后在形成第三鳍形图案之前在各个凹进中形成源极/漏极。
根据本发明构思的另一方面，提供了一种用于制造半导体器件的方法，所述方法包括以下步骤：形成第一鳍形图案，其包括突出于场绝缘膜的上表面之上的上部和被所述场绝缘膜包围的下部；对第一鳍形图案的上表面与侧壁在其处相接的第一鳍形图案的拐角部进行蚀刻，以磨圆第一鳍形图案的拐角部；通过修改包括圆形拐角部的第一鳍形图案的侧壁的轮廓而形成第二鳍形图案；在第二鳍形图案上形成与第二鳍形图案交叉的虚设栅电极；以及通过修改与虚设栅电极竖直地重叠的第二鳍形图案的侧壁的轮廓而形成第三鳍形图案。
在一些实施例中，形成第二鳍形图案的步骤包括：通过氧化第一鳍形图案的上部的一部分，沿着包括圆形拐角部的第一鳍形图案的上部的轮廓形成第一氧化膜；以及去除第一氧化膜。
在一些实施例中，形成第三鳍形图案的步骤包括：在形成虚设栅电极之前，通过氧化第二鳍形图案的上部的一部分，沿着第二鳍形图案的上部的轮廓形成第二氧化膜；以及在形成虚设栅电极之后去除第二氧化膜的至少一部分，以形成第三鳍形图案。
在一些实施例中，所述方法还可包括步骤：在去除第二氧化膜的至少一部分之前，通过去除虚设栅电极而形成暴露出第二氧化膜的该部分的沟槽。
在一些实施例中，所述方法还可包括步骤：沿着通过沟槽暴露的第三鳍形图案的轮廓形成第三氧化膜；以及在第三氧化膜上的沟槽中形成栅电极。
在一些实施例中，第二鳍形图案的上部在衬底的上表面上方的第一高度处的宽度小于第一鳍形图案的上部在第一高度处的宽度，并且大于第三鳍形图案的上部在第一高度处的宽度。
根据本发明构思的又一方面，提供了一种用于制造半导体器件的方法，所述方法包括以下步骤：在衬底上形成具有上部和下部的第一鳍形图案；通过氧化第一鳍形图案的一部分，沿着第一鳍形图案的轮廓形成第一氧化膜；通过去除第一氧化膜形成第二鳍形图案；通过氧化第二鳍形图案的一部分，沿着第二鳍形图案的轮廓形成第二氧化膜；以及在第二氧化膜上形成与第二鳍形图案交叉的第一栅电极。
在一些实施例中，形成第一鳍形图案的步骤包括：在衬底上形成场绝缘膜，所述场绝缘膜直接接触第一鳍形图案的下部并且不直接接触第一鳍形图案的上部。
在一些实施例中，沿着第一鳍形图案的上部的轮廓形成第一氧化膜，并且沿着第二鳍形图案的上部的轮廓形成第二氧化膜。
在一些实施例中，所述方法还可包括步骤：在形成第一氧化膜之前，对第一鳍形图案的上表面与侧壁在其处相接的第一鳍形图案的拐角部进行蚀刻，以磨圆第一鳍形图案的拐角部。
在一些实施例中，形成第一鳍形图案的步骤包括：在衬底上形成具有上部和下部的第四鳍形图案；形成场绝缘膜，其直接接触第四鳍形图案的下部并且不直接接触第四鳍形图案的上部；在形成场绝缘膜之后，通过氧化第四鳍形图案的一部分，沿着第四鳍形图案的轮廓形成第四氧化膜；以及去除第四氧化膜。
在一些实施例中，沿着第四鳍形图案的上部的轮廓形成第四氧化膜。
在一些实施例中，所述方法还可包括步骤：在形成第四氧化膜之前，对第四鳍形图案的上表面与侧壁在其处相接的拐角部进行蚀刻，以磨圆第四鳍形图案的拐角部。
在一些实施例中，第一鳍形图案的上部在衬底的上表面上方的第一高度处的宽度小于第四鳍形图案的上部在第一高度处的宽度并且大于第二鳍形图案的上部在第一高度处的宽度。
在一些实施例中，所述方法还可包括步骤：通过去除第一栅电极而形成暴露出第二氧化膜的沟槽；以及形成填充沟槽的导电材料。
在一些实施例中，所述方法还可包括步骤：通过去除由沟槽暴露的第二氧化膜而形成第三鳍形图案；以及沿着由沟槽暴露的第三鳍形图案的轮廓形成第三氧化膜。
在一些实施例中，形成第三氧化膜包括步骤：氧化第三鳍形图案的一部分。
根据本发明构思的又一方面，提供了一种用于制造半导体器件的方法，所述方法包括以下步骤：在衬底上的第一区中形成包括上部和下部的第一鳍形图案，并且在衬底上的第二区中形成包括上部和下部的第二鳍形图案；通过去除第一鳍形图案的上部的一部分形成第三鳍形图案；通过去除第二鳍形图案的上部的一部分形成第四鳍形图案；通过氧化第三鳍形图案的上部的一部分，沿着第三鳍形图案的轮廓形成第一氧化膜；通过氧化第四鳍形图案的上部的一部分，沿着第四鳍形图案的轮廓形成第二氧化膜；在衬底的第一区上形成掩模图案，所述掩模图案覆盖其上具有第一氧化膜的第三鳍形图案；通过去除第二氧化膜形成第五鳍形图案；通过氧化第五鳍形图案的上部的一部分，沿着第五鳍形图案的轮廓形成第三氧化膜；去除掩模图案，并且随后形成与第一氧化膜上的第三鳍形图案交叉的第一虚设栅电极以及形成与第三氧化膜上的第五鳍形图案交叉的第二虚设栅电极；以及在形成第一虚设栅电极和第二虚设栅电极之后，通过去除第一氧化膜的至少一部分形成第六鳍形图案并且通过去除第三氧化膜的至少一部分形成第七鳍形图案。
在一些实施例中，形成第三鳍形图案的步骤包括：沿着第一鳍形图案的上部的轮廓形成第四氧化膜；以及随后去除第四氧化膜，并且其中，形成第四鳍形图案的步骤包括：沿着第二鳍形图案的上部的轮廓形成第五氧化膜；以及随后去除第五氧化膜。
在一些实施例中，第一鳍形图案包括侧壁、上表面以及第一鳍形图案的侧壁与上表面在其处相接的拐角部，并且第二鳍形图案包括侧壁、上表面以及第二鳍形图案的侧壁与上表面在其处相接的拐角部。所述方法还可包括步骤：在形成第三鳍形图案和第四鳍形图案之前，磨圆第一鳍形图案的拐角部和第二鳍形图案的拐角部。
在一些实施例中，所述方法还可包括步骤：在磨圆第一鳍形图案的拐角部和第二鳍形图案的拐角部之前，在衬底上形成场绝缘膜。第一鳍形图案的上部和第二鳍形图案的上部突出于场绝缘膜的上表面之上。
在一些实施例中，形成第六鳍形图案和第七鳍形图案的步骤包括：通过去除第一虚设栅电极和第二虚设栅电极，形成暴露出第一氧化膜和第三氧化膜中的每一个的第一沟槽和第二沟槽；以及去除分别通过第一沟槽和第二沟槽暴露的第一氧化膜和第三氧化膜。
在一些实施例中，所述方法还可包括步骤：分别沿着第六鳍形图案的上部的轮廓和第七鳍形图案的上部的轮廓形成第四氧化膜和第五氧化膜；以及形成填充第四氧化膜上的第一沟槽的第一栅电极和填充第五氧化膜上的第二沟槽的第二栅电极。
根据本发明构思的又一方面，提供了一种用于制造半导体器件的方法，所述方法包括以下步骤：在衬底上形成第一鳍形图案和场绝缘膜，所述场绝缘膜覆盖第一鳍形图案的下部和突出于场绝缘膜之上的第一鳍形图案的上部；将第一鳍形图案的上部的外部部分转换为第一氧化膜；通过去除第一氧化膜形成第二鳍形图案；将通过场绝缘膜暴露的第二鳍形图案的上部的外部部分转换为第二氧化膜；以及通过去除第二氧化膜的至少一部分形成第三鳍形图案。第二鳍形图案的上部在衬底的上表面上方的第一高度处的宽度小于第一鳍形图案的上部在第一高度处的宽度并且大于第三鳍形图案的上部在第一高度处的宽度，并且第二鳍形图案的位于衬底的上表面上方的第二高度小于第一鳍形图案的位于衬底的上表面上方的第一高度，并且大于第三鳍形图案的位于衬底的上表面上方的第三高度。
在一些实施例中，第三鳍形图案可在第一方向上延伸，并且所述方法还可包括步骤：在衬底上形成在与第一方向交叉的第二方向上延伸的电极结构。
在一些实施例中，第三鳍形图案的下部的宽度可大于第三鳍形图案的上部的宽度，并且可等于第二鳍形图案的下部的宽度。
在一些实施例中，所述方法还可包括步骤：形成与第二鳍形图案交叉的虚设栅电极，以及随后在虚设栅电极的侧壁和第二氧化膜上形成间隔件。在所述实施例中，去除第二氧化膜的至少一部分的步骤可包括：去除第二氧化膜的通过间隔件暴露的那部分。
在一些实施例中，所述方法还可包括磨圆第一鳍形图案至第三鳍形图案中的至少一个的拐角部。
附图说明
通过以下参照附图对本发明构思的示例性实施例的详细描述，本发明构思的以上和其它方面和特征将变得更加清楚，其中：
图1A至图14C是示出根据本发明构思的实施例的用于制造半导体器件的方法的中间阶段示图；
图15至图17B是示出根据本发明构思的另一实施例的用于制造半导体器件的方法的中间阶段示图；
图18至图30是示出根据本发明构思的又一实施例的用于制造半导体器件的方法的中间阶段示图；
图31是包括利用根据本发明构思的实施例的制造方法制造的半导体器件的存储卡的框图；
图32是包括利用根据本发明构思的实施例的制造方法制造的半导体器件的信息处理系统的框图；以及
图33是包括利用根据本发明构思的实施例的制造方法制造的半导体器件的电子装置的框图。
具体实施方式
现在，将参照其中示出了本发明构思的示例实施例的附图在下文中更加全面地描述本发明构思。然而，本发明构思可按照许多不同形式实现，并且不应理解为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达本发明构思的范围。相同的附图标记在说明书和附图中始终指示相同的元件。在附图中，为了清楚起见，可夸大一些层和区的厚度。
应该理解，当元件或层被称作“位于”另一元件或层“上”、“连接至”或“耦接至”另一元件或层时，其可直接位于所述另一元件或层上、连接至或耦接至所述另一元件或层，或者可存在中间元件或层。相反，当元件被称作“直接位于”另一元件或层“上”、“直接连接至”或“直接耦接至”另一元件或层时，不存在中间元件或层。如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。
应该理解，虽然本文中可使用术语第一、第二等来描述多个元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一元件区分开。因此，例如，下面讨论的第一元件或组件可被称作第二元件或组件，而不脱离本发明构思的教导。
除非本文中另外指明或通过上下文清楚地相反定义，否则应该理解，在描述本发明构思的上下文(尤其是在权利要求的上下文)中使用的术语“一个”、“一”和“该”以及相似指示覆盖单数和复数两种形式。应该理解，除非另外指明，否则术语“包括”、“具有”、“包含”、“含有”是开放性术语(即，意指“包括，但不限于”)。
除非另有说明，否则本文使用的所有科技术语和科学术语具有与本发明构思所属领域的普通技术人员之一通常理解的含义相同的含义。应该注意，除非另有说明，否则本文提供的示例或示例性术语中的任何和全部的使用仅旨在更好地说明本发明构思，而不是限制本发明构思的范围。
将参照图1A至图14C描述根据本发明构思的实施例的用于制造半导体器件的方法，其示出了在用于制造半导体器件的方法中形成的中间结构。
例如，图1B是沿着图1A的线A-A截取的剖视图，并且图3B是沿着图3A的线A-A截取的剖视图。图8B是沿着图8A的线A-A截取的剖视图，并且图9B是沿着图9A的线B-B截取的剖视图。图10B和图11B分别是沿着图10A和图11A的线B-B截取的剖视图。图12B和图12C分别是沿着图12A的线A-A和线B-B截取的剖视图，并且图13B和图13C分别是沿着图13A的线A-A和线B-B截取的剖视图。图14B和图14C分别是沿着图14A的线A-A和线B-B截取的剖视图。
参照图1A和图1B，在第一方向X1上延伸的第一掩模图案2001形成在衬底100上。
例如，衬底100可为硅衬底、体硅或SOI(绝缘体上硅)。在其它实施例中，例如，衬底100可包括诸如锗的另一半导体，或者可为诸如IV-IV族化合物半导体或III-V族化合物半导体的化合物半导体。衬底100也可为其中外延层形成在底部衬底上的元件。
以IV-IV族化合物半导体为例，衬底100可为包含碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的至少两个或更多个的二元化合物或三元化合物，或者通过将这些化合物掺杂IV族元素而获得的化合物。
以III-V族化合物半导体为例，衬底100可为通过将作为III族元素的铝(Al)、镓(Ga)和铟(In)中的至少一个与作为V族元素的磷(P)、砷(As)和锑(Sb)之一结合而形成的二元化合物、三元化合物或四元化合物。
在根据本发明构思的实施例的用于制造半导体器件的方法中，衬底100将被描述为是硅衬底。
例如，第一掩模图案2001可包括二氧化硅、氮化硅、氧氮化硅、金属膜、光致抗蚀剂、SOG(旋涂玻璃)或SOH(旋涂硬掩模)，但不限于这些材料。
参照图2，可利用第一掩模图案2001作为蚀刻掩模而蚀刻衬底100的一部分。通过对衬底100的未被第一掩模图案2001覆盖的部分进行蚀刻，可在衬底100中形成一个或多个第一沟槽2101。
通过按照上述方式蚀刻衬底100，可在衬底100上形成第一鳍形图案110。由于利用第一掩模图案2001作为蚀刻掩模而形成第一鳍形图案110，因此第一鳍形图案110可像第一掩模图案2001那样在第一方向X1上延伸。
第一掩模图案2001可保留在对应的第一鳍形图案110上。
参照图3A和图3B，预备场绝缘膜105P形成在衬底上以填充第一沟槽2101。
例如，预备场绝缘膜105P可包括二氧化硅膜、氮化硅膜和氧氮化硅膜中的至少一个。例如，预备场绝缘膜105P可通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)或它们的组合形成。
通过诸如(例如)化学机械抛光工艺的平坦化工艺，第一鳍形图案110的上表面和预备场绝缘膜105P的上表面可位于相同平面上。可通过平坦化工艺去除第一掩模图案2001，但是本发明构思的实施例不限于此。例如，在其它实施例中，可在形成预备场绝缘膜105P之前或者可在执行下面参照图4描述的凹进处理之后去除第一掩模图案2001。
参照图4，可通过使预备场绝缘膜105P的上部凹进以形成场绝缘膜105，来暴露出第一鳍形图案110的上部。
凹进处理可为选择性的蚀刻工艺。通过去除预备场绝缘膜105P的一部分，第一鳍形图案110可从场绝缘膜105的上表面向上突出。
各个第一鳍形图案110可包括下部112和位于下部112上方的上部111。各个第一鳍形图案的下部112可直接接触场绝缘膜105，并且可被场绝缘膜105包围。各个第一鳍形图案的上部111可以不直接接触场绝缘膜105。换句话说，各个第一鳍形图案110的从场绝缘膜105的上表面向上突出的那部分包括各个第一鳍形图案110的上部111。
还应该理解，在其它实施例中，可通过与凹进处理相反的外延处理形成第一鳍形图案110的上部111。在所述实施例中，在形成图3A和图3B的预备场绝缘膜105P之后，利用第一鳍形图案110的暴露的上表面作为晶种执行外延处理，从而可形成从预备场绝缘膜105P的上表面向上突出的第一鳍形图案110的上部111。在所述实施例中，预备场绝缘膜105P可具有平坦的上表面。
第一鳍形图案110也可被掺杂以调整其形成的晶体管的阈电压。在半导体器件是NMOS鳍形晶体管的情况下，掺杂在第一鳍形图案110中的杂质离子可为硼(B)，并且就PMOS鳍形晶体管而言，掺杂在第一鳍形图案中的杂质离子可为磷(P)或砷(As)。
可在暴露出第一鳍形图案110的上部111之后执行为了调整阈电压而进行的掺杂步骤。
各个第一鳍形图案110的突出于场绝缘膜105的上表面之上的上部111的高度可为2H。第一鳍形图案110在上部111的高度的一半的位置点处的宽度可为W1。换句话说，在第一鳍形图案110的最下部以上或衬底100的上表面以上的高度H1处，图3A中第一鳍形图案110在第二方向Y1上的宽度可为第一宽度W1。
第一鳍形图案110包括上表面110U、侧壁110S以及上表面110U与侧壁110S在其处相接的拐角部110C。在图4中，第一鳍形图案的拐角部110C可具有带棱角的形状。
参照图5，第一鳍形图案的拐角部110C可通过蚀刻第一鳍形图案110而被磨圆。也就是说，可蚀刻第一鳍形图案的拐角部110C，以使其具有圆形形状。
在第一鳍形图案110的最下部以上的高度H1处，具有圆形拐角部的第一鳍形图案110的经校正的第一宽度可为W11。
在图4和图5中，在第一鳍形图案110的最下部以上的高度H1处，已经将拐角部磨圆之前的第一鳍形图案110的宽度W1示为实质上等于拐角部磨圆之后的第一鳍形图案110的宽度W11，但是本发明构思的实施例不限于此。
也就是说，理所应当的是，可在磨圆第一鳍形图案的拐角部110C的同时部分地蚀刻第一鳍形图案的上部111。在这种情况下，拐角部磨圆之前的第一鳍形图案110的宽度W1可大于拐角部110磨圆之后的第一鳍形图案的宽度W11。
在随后的讨论中，在磨圆之前的第一鳍形图案110的宽度W1与在磨圆之后的第一鳍形图案110的宽度W11相同。
参照图6，可沿着第一鳍形图案110的轮廓形成第一氧化膜115。
可沿着突出于场绝缘膜105的上表面之上的第一鳍形图案110的上部111的轮廓形成第一氧化膜115。可沿着包括圆形拐角部的第一鳍形图案的上部111的轮廓形成第一氧化膜115。
可通过使具有圆形拐角部的第一鳍形图案110的上部111氧化来形成第一氧化膜115。
例如，可利用化学氧化、紫外氧化、双等离子体氧化、热氧化、化学气相沉积、原子层沉积等形成第一氧化膜115。当利用化学气相沉积、原子层沉积等形成第一氧化膜115时，可氧化第一鳍形图案110的一部分。
例如，第一氧化膜115可形成为固化诸如可在第一鳍形图案110的形成期间产生的第一鳍形图案110的电荷捕获部位的表面缺进。
参照图7，可通过去除第一氧化膜115来形成突出于场绝缘膜105的上表面之上的第二鳍形图案120。
可利用蚀刻工艺等去除第一氧化膜115。例如，可利用化学氧化物去除法(COR)、Siconi或清除浮渣(descum)来去除第一氧化膜115。
第二鳍形图案120可包括下部122和位于下部122上方的上部121。第二鳍形图案120的下部122可直接接触场绝缘膜105，并且可被场绝缘膜105包围。第二鳍形图案120的上部121可以不直接接触场绝缘膜105。
当在去除第一氧化膜115期间不考虑去除场绝缘膜105的一部分时，第二鳍形图案120的下部122可与第一鳍形图案110的下部112基本相同。
在第二鳍形图案120的最下部以上的高度H1处，第二鳍形图案120的宽度可为第二宽度W2。第二鳍形图案120的宽度W2可比在磨圆之前的第一鳍形图案110的宽度W1和在磨圆之后的第一鳍形图案110的宽度W11更窄。
换句话说，第二鳍形图案120的上部121的宽度W2可比在磨圆之前的第一鳍形图案110的上部111的宽度W1和在磨圆之后的第一鳍形图案110的上部111的宽度W11更窄。
参照图6和图7，可通过去除第一鳍形图案110的上部111的一部分来形成第二鳍形图案120。
换句话说，在第一氧化膜115的形成和去除的过程中，第一鳍形图案110的侧壁110S的轮廓改变。因此，可通过修改包括圆形拐角部的第一鳍形图案的侧壁110S的轮廓而形成第二鳍形图案120。
第二鳍形图案120的侧壁120S可包括第一拐点120P。
参照图8A和图8B，可沿着突出于场绝缘膜105的上表面之上的第二鳍形图案120的上部121的轮廓形成第二氧化膜125。
可通过氧化第二鳍形图案120的一部分而形成第二氧化膜125。例如，可通过氧化第二鳍形图案120的上部121的一部分而形成第二氧化膜125。
例如，可利用化学氧化、紫外氧化、双等离子体氧化、热氧化、化学气相沉积或原子层沉积而形成第二氧化膜125。
接着，可形成第一虚设栅电极205。具体地说，可形成第一虚设栅电极层，并且可在第一虚设栅电极层上形成掩模图案2002。随后可利用掩模2002作为蚀刻掩模来蚀刻第一虚设栅电极层，以形成第一虚设栅电极205。第一虚设栅电极205可在第二方向Y1上延伸，以与第二鳍形图案120交叉。
第一虚设栅电极205形成在第二鳍形图案120上以及沿着第二鳍形图案120的上部121的轮廓形成的第二氧化膜125上。
例如，第一虚设栅电极205可包括多晶硅、非晶硅等。例如，第二掩模图案2002可包括二氧化硅、氮化硅、氧氮化硅等。
在图8A和图8B中，将第二氧化膜125示为在第一虚设栅电极205的两侧暴露出来，但是本发明构思的实施例不限于此。例如，在其它实施例中，在用于形成第一虚设栅电极205的蚀刻工艺期间，可去除不与第一虚设栅电极205竖直地重叠的第二氧化膜125。这里，如果垂直于通过衬底的顶表面限定的平面的线同时对第一结构和第二结构二者进行二等分，则形成在下层衬底上的第一结构“与”形成在衬底上的第二结构“竖直地重叠”。
在根据本发明构思的实施例的用于制造半导体器件的方法中，将第一虚设栅电极205描述为置换栅电极，但其不限于此。
换句话说，理所应当的是，可利用将被用作晶体管的栅电极而非虚设栅电极的材料形成栅电极。还应该理解，高介电常数栅极绝缘膜可形成在第二氧化膜125与栅电极之间。
参照图9A和图9B，可在第一虚设栅电极205的侧壁上形成第一栅极间隔件210。
在形成覆盖第一虚设栅电极205和第二鳍形图案120的绝缘膜之后，可通过蚀刻绝缘膜形成第一栅极间隔件210。例如，第一栅极间隔件210可包括氮化硅(SiN)、氧氮化硅(SiON)、二氧化硅(SiO2)、氧碳氮化硅(SiOCN)或它们的组合中的至少一个。
接着，可通过去除第二鳍形图案120的在第一虚设栅电极205的两侧暴露的那部分来在第二鳍形图案120中形成凹进155。通过场绝缘膜105暴露的第二鳍形图案120的上表面可布置在与场绝缘膜105的上表面的平面相同的平面上，但是本发明构思的实施例不限于此。
参照图10A和图10B，源极/漏极150可形成在位于第一虚设栅电极205的各个侧面的第二鳍形图案120上。
可通过填充凹进155形成源极/漏极150。可通过外延处理形成源极/漏极150。例如，源极/漏极150可为提升的源极/漏极。
当半导体器件是PMOS晶体管时，源极/漏极150可包括压应力材料。例如，压应力材料可为晶格常数大于Si的材料，并且可为例如SiGe。压应力材料可通过将压应力施加至第二鳍形图案120(因此施加至第三鳍形图案130)来提高沟道区中的载流子的迁移率。
可替换地，当半导体器件是NMOS晶体管时，源极/漏极150可包括张应力材料。例如，当第二鳍形图案120是硅时，源极/漏极150可为晶格常数小于硅的材料(例如，SiC)。例如，张应力材料可通过将张应力施加至第二鳍形图案120(因此施加至第三鳍形图案130)来提高沟道区中的载流子的迁移率。
在图10A中，虽然在第二方向Y1上彼此邻近的各源极/漏极150示为彼此间隔开而非彼此接触，但这仅是为了便于解释，并且本发明的实施例不限于此。理所应当的是，在第二方向Y1上彼此邻近的各源极/漏极150可彼此接触。
参照图11A和图11B，形成蚀刻停止膜170以覆盖源极/漏极150和第一虚设栅电极205。覆盖源极/漏极150和第一虚设栅电极205的层间绝缘膜180可形成在蚀刻停止膜170上。
接着，可在层间绝缘膜180上执行平面化操作，直到暴露出第一虚设栅电极205的上表面。可通过该平面化操作去除第二掩模图案2002。
例如，蚀刻停止膜170可包括氮化硅(SiN)、氧氮化硅(SiON)、二氧化硅(SiO2)、氧碳氮化硅(SiOCN)、碳氮化硅(SiCN)或它们的组合中的至少一个。
可通过例如物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)和/或它们的组合形成蚀刻停止膜170。
例如，层间绝缘膜180可包括二氧化硅、氮化硅、氧氮化硅、TEOS(正硅酸乙酯)、FOX(可流动氧化物)、TOSZ(TonenSilaZen)、USG(未掺杂的二氧化硅玻璃)、BSG(硼硅玻璃)、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、PETEOS(等离子体增强的正硅酸乙酯)或低介电常数材料中的一种。例如，低介电常数材料可包括FSG(氟硅酸盐玻璃)、CDO(掺碳硅氧化物)、干凝胶、气凝胶、非晶氟化碳、OSG(有机硅酸盐玻璃)、帕利灵、BCB(双苯并环丁烯)、SiLK、聚酰亚胺、多孔聚合物材料等。
例如，可通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、涂布或它们的组合形成层间绝缘膜180。
参照图12A至图12C，可通过去除第一虚设栅电极205形成在第二方向Y1上延伸的第二沟槽2102。
可通过第一栅极间隔件210的侧壁限定第二沟槽2102的侧表面。
随着形成第二沟槽2102，场绝缘膜105被暴露出来，并且可暴露出沿着第二鳍形图案120的上部121的轮廓形成的第二氧化膜125。
参照图13A至图13C，通过去除第二氧化膜125形成突出于场绝缘膜105的上表面之上的第三鳍形图案130。
具体地说，通过去除通过第二沟槽2102暴露的第二氧化膜125的一部分而形成第三鳍形图案130。可保留第二氧化膜125在第一栅极间隔件210下方的剩余部分。也就是说，第三鳍形图案130可包括第二氧化膜125在第一栅极间隔件210下方的剩余部分。
例如，可利用蚀刻工艺等去除第二氧化膜125。例如，可利用化学氧化物去除法(COR)、Siconi或清除浮渣来去除第二氧化膜125，但是去除技术不限于此。
第三鳍形图案130可包括下部132和位于下部132上方的上部131。第三鳍形图案130的下部132可直接接触场绝缘膜105，并且可被场绝缘膜105包围。第三鳍形图案130的上部131可以不直接接触场绝缘膜105。
当在去除第二氧化膜125期间不考虑场绝缘膜105的消失时，第三鳍形图案130的下部132可与第二鳍形图案120的下部122基本相同。
在第三鳍形图案130的最下部以上的距离H1处的第三鳍形图案130的宽度可为第三宽度W3。第三鳍形图案130的宽度W3可比第二鳍形图案120的宽度W2更窄，并且可比在磨圆之前的第一鳍形图案110的宽度W1和在磨圆之后的第一鳍形图案110的宽度W11更窄。
换句话说，第三鳍形图案130的上部131的宽度W3可比在磨圆之前的第一鳍形图案110的上部111的宽度W1、在磨圆之后的第一鳍形图案110的上部111的宽度W11以及第二鳍形图案120的上部121的宽度W2更窄。
参照图8A、图8B和图13A至图13C，可通过去除第二鳍形图案120的上部121的一部分形成第三鳍形图案130。
换句话说，在形成和去除第二氧化膜125的过程中，第二鳍形图案120的侧壁120S的轮廓改变。因此，可通过修改第二鳍形图案120的侧壁120S的轮廓来形成第三鳍形图案130。可通过修改与第一虚设栅电极205竖直地重叠的第二鳍形图案120的侧壁120S的轮廓来形成第三鳍形图案130。
第三鳍形图案130的侧壁130S可包括第二拐点130P。
参照图14A至图14C，第三氧化膜135可沿着通过第二沟槽2102暴露的第三鳍形图案130的轮廓形成。第三氧化膜135可沿着突出于场绝缘膜105的上表面之上的第三鳍形图案130的上部131的轮廓而形成。
可通过使第三鳍形图案130的暴露部分氧化而形成第三氧化膜135。例如，第三氧化膜135可通过氧化第三鳍形图案130的上部131的一部分而形成。
例如，可通过化学氧化、UV氧化、双等离子体氧化、热氧化、化学气相沉积、原子层沉积等形成第三氧化膜135。
接着，可沿着第二沟槽2102的侧壁和底表面形成第一高介电常数绝缘膜215。可沿着场绝缘膜105以及第三鳍形图案130突出于场绝缘膜105之上的那部分的轮廓而形成第一高介电常数绝缘膜215。第一高介电常数绝缘膜215可形成在第三氧化膜135上。
例如，第一高介电常数绝缘膜215可包括氧氮化硅、氮化硅、氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、铅钪钽氧化物或铅锌铌酸盐中的一种或多种。
例如，可通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)或它们的组合形成第一高介电常数绝缘膜215。
可通过用导电材料填充第二沟槽2102来形成第一栅电极220。第一栅电极220可在第二方向Y1上延伸以与第三鳍形图案130交叉。第一栅电极220可形成在第三鳍形图案130上，第一高介电常数绝缘膜215介于第一栅电极220与第三鳍形图案130之间。
第一栅电极220可包括金属层221和222。如图所示，可通过两个或更多个金属层221、222的层叠而形成第一栅电极220。第一金属层221可用于调整功函数，并且第二金属层222可用于填充通过第一金属层221形成的空间。
例如，第一金属层221可包括TiN、WN、TiAl、TiAlN、TaN、TiC、TaC、TaCN、TaSiN或它们的组合中的至少一个。例如，第二金属层222可包括W、Al、Cu、Co、Ti、Ta、多晶Si、SiGe或金属合金中的至少一个。
图15至图17B是示出根据本发明构思的另一实施例的用于制造半导体器件的方法的中间阶段示图。为了方便描述，以下讨论将主要集中于图1至图14C的实施例与图15至图17B的实施例之间的不同。
为了便于参考，图17B是沿着图17A的线A-A截取的剖视图。图15示出了可在图1至图7的处理之后执行的处理。
参照图15，可沿着第二鳍形图案120的暴露部分的轮廓形成第二氧化膜125。可通过使第二鳍形图案120的暴露部分氧化而形成第二氧化膜125。
可沿着突出于场绝缘膜105的上表面之上的第二鳍形图案120的上部121的轮廓形成第二氧化膜125。
例如，可通过化学氧化、UV氧化、双等离子体氧化、热氧化、化学气相沉积或原子层沉积形成第二氧化膜125。
参照图16，可去除第二氧化膜125，以形成突出于场绝缘膜105的上表面之上的第四鳍形图案140。
可利用蚀刻工艺等去除第二氧化膜125。例如，可利用化学氧化物去除(COR)、Siconi或清除浮渣来去除第二氧化膜125。
第四鳍形图案140可包括下部142和位于下部142上方的上部141。第四鳍形图案140的下部142可直接接触场绝缘膜105，并且可被场绝缘膜105包围。第四鳍形图案140的上部141可以不直接接触场绝缘膜105。
在第四鳍形图案140的最下部以上高度H1处的第四鳍形图案140的宽度可为第四宽度W4。第四鳍形图案140的宽度W4可比第二鳍形图案120的宽度W2和在磨圆之后的第一鳍形图案110的宽度W11更窄。
换句话说，第四鳍形图案140的上部141的宽度W4可比第二鳍形图案120的宽度W2和在磨圆之后的第一鳍形图案110的宽度W11更窄。
参照图15和图16，可通过去除第二鳍形图案120的上部121的一部分来形成第四鳍形图案140。
换句话说，在形成和去除第二氧化膜125的过程中，第二鳍形图案120的侧壁120S的轮廓改变。因此，可通过修改第二鳍形图案120的侧壁120S的轮廓形成第四鳍形图案140。
第四鳍形图案140S的侧壁可包括第三拐点140P。
参照图17A和图17B，第四氧化膜145可沿着第四鳍形图案140的轮廓形成。第四氧化膜145可沿着突出于场绝缘膜105的上表面之上的第四鳍形图案140的上部141的轮廓形成。
可通过使第四鳍形图案140的上部141的一部分氧化而形成第四氧化膜145。
例如，可通过化学氧化、UV氧化、双等离子体氧化、热氧化、化学气相沉积、原子层沉积等形成第四氧化膜145。
接着，可形成第一虚设栅电极205。具体地说，可形成第一虚设栅电极层，并且掩模图案2002可形成在第一虚设栅电极层上。随后可利用掩模2002作为蚀刻掩模来蚀刻第一虚设栅电极层，以形成第一虚设栅电极205。第一虚设栅电极205可在第二方向Y1上延伸以与第四鳍形图案140交叉。
第一虚设栅电极205形成在第四鳍形图案140上。第一虚设栅电极205可形成在沿着第四鳍形图案140的上部141的轮廓而形成的第四氧化膜145上。
在图17A和图17B中，将第四氧化膜145示为在第一虚设栅电极205的两侧暴露出来，但本发明构思的实施例不限于此。例如，在其它实施例中，在用于形成第一虚设栅电极205的蚀刻工艺中，可去除第四氧化膜145的不与第一虚设栅电极205竖直地重叠的那些部分。
接着，可通过以上参照图9A至图14C描述的处理形成第一栅电极220。在这些处理中，可通过去除沿着第四鳍形图案140的轮廓形成的第四氧化膜145来形成第三鳍形图案130。
图18至图30是示出根据本发明构思的又一实施例的用于制造半导体器件的方法的中间阶段示图。为了方便描述，以下讨论将主要集中于与以上参照图1至图14C描述的实施例的差异。
为了便于参考，图19至图26在沿着图18的线A-A和线C-C截取的剖面中示出了在图18之后执行的处理。图29和图30在沿着图28A的线A-A和线C-C截取的剖面中示出了在图28A之后执行的处理。图27B是沿着图27A的线A-A和线C-C截取的剖视图，并且图28B是沿着图28A的线A-A和线C-C截取的剖视图。
参照图18，第一掩模图案2001可形成在衬底100上。第一掩模图案2001可在第一区I上沿着第一方向X1延伸，并且可在第二区II上沿着第三方向X2延伸。
衬底100可包括第一区I和第二区II。第一区I和第二区II可为彼此间隔开的区，或者可为彼此连接的区。
参照图19，可通过蚀刻衬底100的未被第一掩模图案2001覆盖的那些部分而在衬底100中形成第一沟槽2101和第三沟槽2103。第一沟槽2101可形成在第一区I中，并且第三沟槽2103可形成在第二区II中。
通过蚀刻衬底100的一部分，第一鳍形图案110可形成在衬底100的第一区I中，并且第五鳍形图案310可形成在衬底100的第二区II中。
因为利用第一掩模图案2001作为蚀刻掩模来形成鳍形图案，所以第一鳍形图案110在第一方向X1上延伸，并且第五鳍形图案310在第三方向X2上延伸。
第一掩模图案2001可保留在第一鳍形图案110上和第五鳍形图案310上。
参照图20，场绝缘膜105可形成在衬底100上。第一鳍形图案110的一部分和第五鳍形图案310的一部分可突出于场绝缘膜105的上表面之上。
第一鳍形图案110的下部112可直接接触场绝缘膜105，并且可被场绝缘膜105包围。第一鳍形图案110的上部111可以不直接接触场绝缘膜105。
第五鳍形图案310的下部312可直接接触场绝缘膜105，并且可被场绝缘膜105包围。第五鳍形图案310的上部311可不直接接触场绝缘膜105。
在场绝缘膜105的上表面以上的高度H处的第一鳍形图案110的宽度可为W1，并且第五鳍形图案310的宽度可为W5。换句话说，在第一鳍形图案110的最下部以上的高度H1处，第一鳍形图案110的宽度可为第一宽度W1，并且在相同高度H1处，第五鳍形图案310的宽度可为第五宽度W5。
第五鳍形图案310包括上表面310U、侧壁310S以及上表面310S与侧壁310C在其处相接的拐角部310C。如图20所示，拐角部310C可具有带棱角的形状。
参照图21，通过蚀刻工艺，可将第一鳍形图案110蚀刻以磨圆其拐角部110C，并且可将第五鳍形图案310蚀刻以磨圆其拐角部310C。
在第五鳍形图案310的最下部以上的高度H1处，具有圆形拐角部的第五鳍形图案310的校正后的第五宽度可为W51。
在图20和图21中，已描述的是，在第一鳍形图案110的最下部以上的高度H1处，在磨圆拐角部之前的第一鳍形图案110的宽度W1与在磨圆拐角部之后的第一鳍形图案110的宽度W11实质上相同，并且在第五鳍形图案310的最下部以上的高度H1处，在磨圆拐角部之前的第五鳍形图案310的宽度W5与在磨圆拐角部之后的第五鳍形图案310的宽度W51实质上相同，但是应该理解，本发明构思的实施例不限于此。
参照图22，第一氧化膜115可沿着第一鳍形图案110的轮廓形成，并且第五氧化膜315可沿着第五鳍形图案310的轮廓形成。
第五氧化膜315可沿着第五鳍形图案310的突出于场绝缘膜105的上表面之上并且包括圆形拐角部的上部311的轮廓而形成。
可通过使第一鳍形图案110的一部分氧化而形成第一氧化膜115，并且可通过使第五鳍形图案310的一部分氧化而形成第五氧化膜315。
例如，第一氧化膜115和第五氧化膜315可通过化学氧化、UV氧化、双等离子体氧化、热氧化、化学气相沉积、原子层沉积等形成。
参照图23，第二鳍形图案120可通过去除第一氧化膜115而形成在第一区I中，并且第六鳍形图案320可通过去除第五氧化膜315而形成在第二区II中。
可利用蚀刻工艺去除第一氧化膜115和第五氧化膜315。例如，可通过化学氧化膜去除(COR)、Siconi或清除浮渣来去除第一氧化膜115和第五氧化膜315。
第六鳍形图案320的下部322可直接接触场绝缘膜105，并且可被场绝缘膜105包围。第六鳍形图案320的上部321可不直接接触场绝缘膜105。
在第六鳍形图案320的最下部以上的高度H1处的第六鳍形图案320的宽度可为第六宽度W6。第六鳍形图案320的第六宽度W6可比在磨圆之前的第五鳍形图案310的第五宽度W5和在磨圆之后的第五鳍形图案310的宽度W51更窄。
参照图22和图23，可通过去除第一鳍形图案110的相应部分和第五鳍形图案310的相应部分来形成第二鳍形图案120和第六鳍形图案320。具体地说，可通过去除第一鳍形图案110的上部111的相应部分和第五鳍形图案310的上部311的相应部分来形成第二鳍形图案120和第六鳍形图案320。
在形成和去除第一氧化膜115和第五氧化膜315的过程中，第一鳍形图案110的侧壁110S和第五鳍形图案310的侧壁310S的轮廓改变。具体地说，第六鳍形图案320的侧壁320S可包括第四拐点320P。
参照图24，第二氧化膜125可沿着第二鳍形图案120的轮廓形成，并且第六氧化膜325可沿着第六鳍形图案320的轮廓形成。第二氧化膜125和第六氧化膜325可以分别沿着突出于场绝缘膜105的上表面之上的第二鳍形图案的上部121的轮廓和第六鳍形图案的上部321的轮廓而形成。
可通过使第二鳍形图案上部121的一部分氧化而形成第二氧化膜125，并且可通过使第六鳍形图案的上部321的一部分氧化而形成第六氧化膜325。
接着，第三掩模图案2003可形成为在衬底100的第一区I上覆盖第二鳍形图案120。第二氧化膜125同样被第三掩模图案2003覆盖。
由于第三掩模图案2003形成在第一区I上，因此第六鳍形图案320和第六氧化膜325可通过第三掩模图案2003暴露出来。
参照图25，可通过利用第三掩模图案2003作为蚀刻掩模的蚀刻工艺去除第六氧化膜325。通过去除第六氧化膜325，第七鳍形图案330可形成在第二区II上。例如，可利用化学氧化物去除(COR)、Siconi或清除浮渣来去除第六氧化膜325。
第七鳍形图案330可包括下部332和位于下部332上方的上部331。第七鳍形图案330的下部332可直接接触场绝缘膜105，并且可被场绝缘膜105包围。第七鳍形图案的上部331可以不直接接触场绝缘膜105。
在第七鳍形图案的最下部330以上的高度H1处的第七鳍形图案330的宽度可为第七宽度W7。第七鳍形图案330的宽度W7可比第六鳍形图案320的第六宽度W6和在磨圆之后的第五鳍形图案310的宽度W51更窄。
换句话说，第七鳍形图案的上部331的宽度W7可比第六鳍形图案320的宽度W6和在磨圆之后的第五鳍形图案310的宽度W51更窄。
参照图24和图25，可通过去除第六鳍形图案320的一部分形成第七鳍形图案330。具体地说，可通过去除第六鳍形图案330的上部321的一部分来形成第七鳍形图案330。
在形成和去除第六氧化膜325的过程中，第六鳍形图案320的侧壁320S的轮廓改变。因此，可通过修改第六鳍形图案320的侧壁320S的轮廓来形成第七鳍形图案330。
第七鳍形图案330的侧壁330S可包括第五拐点330P。
参照图26，可沿着第七鳍形图案330的轮廓形成第七氧化膜335。可沿着突出于场绝缘膜105的上表面之上的第七鳍形图案330的上部331的轮廓形成第七氧化膜335。
可通过使第七鳍形图案330的一部分氧化而形成第七氧化膜335。例如，可通过使第七鳍形图案330的上部331的一部分氧化而形成第七氧化膜335。
例如，可利用化学氧化、UV氧化、双等离子体氧化、热氧化、化学气相沉积或原子层沉积形成第七氧化膜335。
接着，可去除第三掩模图案2003以暴露出其上具有第二氧化膜125的第二鳍形图案120。
在图24至图26中，已将第三掩模图案2003描述为在形成第二氧化膜125和第六氧化膜325之后形成，但是本发明构思的实施例不限于此。
与图24至图26不同的是，可在不形成第二氧化膜125和第六氧化膜325的情况下形成第三掩模图案2003。在这种情况下，在改变第六鳍形图案320的侧壁320S的轮廓的同时形成第七鳍形图案330之后，去除第三掩模图案2003。在去除第三掩模图案2003之后，第二氧化膜125和第七氧化膜335可分别沿着第二鳍形图案120的轮廓和第七鳍形图案330的轮廓形成。
参照图27A和图27B，可形成第一虚设栅电极205和第二虚设栅电极405。具体地说，可形成第一虚设栅电极层，并且掩模图案2002可形成在第一虚设栅电极层上。随后可利用掩模2002作为蚀刻掩模来蚀刻第一虚设栅电极层，以在第一区I上形成第一虚设栅电极205和在第二区II上形成第二虚设栅电极405。第一虚设栅电极205可在第二方向Y1上延伸以与第二鳍形图案120交叉，并且第二虚设栅电极405可在第四方向Y2上延伸以与第七鳍形图案330交叉。
第一虚设栅电极205可形成在沿着第二鳍形图案120的上部121的轮廓而形成的第二氧化膜125上，并且第二虚设栅电极405可形成在沿着第七鳍形图案330的上部331的轮廓而形成的第七氧化膜335上。
在图27A和图27B中，示出了第二氧化膜125在沿着第二方向Y1延伸的第一虚设栅电极205的两侧暴露出来，并且第七氧化膜335在沿着第四方向Y2延伸的第二虚设栅电极405的两侧暴露出来，但是本发明构思的实施例不限于此。
接着，如图9A至图11B中的描述，源极/漏极分别形成在第一虚设栅电极205的两侧以及第二虚设栅电极405的两侧。然后，形成蚀刻停止膜170和层间绝缘膜180。
接着，可将层间绝缘膜180平面化，直到暴露出第一虚设栅电极205的上表面和第二虚设栅电极405的上表面。
参照图28A和图28B，可通过去除第一虚设栅电极205而形成在第二方向Y1上延伸的第二沟槽2102，并且可通过去除第二虚设栅电极405而形成在第四方向Y2上延伸的第四沟槽2104。
随着形成第四沟槽2104，可暴露出场绝缘膜105，并且可暴露出沿着第七鳍形图案330的上部331的轮廓形成的第七氧化膜335。也就是说，通过第四沟槽2104暴露的第七氧化膜335可为与第二虚设栅电极405竖直地重叠的部分。
参照图29，通过去除第二氧化膜125和第七氧化膜335，第三鳍形图案130和第八鳍形图案340形成为突出于场绝缘膜105的上表面之上。
具体地说，可通过去除第二氧化膜125的由第二沟槽2102暴露的那部分来形成第三鳍形图案130，并且可通过去除第七氧化膜335的由第四沟槽2104暴露的那部分来形成第八鳍形图案340。
例如，可利用化学氧化物去除(COR)、Siconi或清除浮渣来去除第二氧化膜125和第七氧化膜335。
第八鳍形图案340的下部342可直接接触场绝缘膜105，并且可被场绝缘膜105包围。第八鳍形图案的上部341可以不直接接触场绝缘膜105。
在第八鳍形图案340的最下部以上的高度H1处的第八鳍形图案340的宽度可为第八宽度W8。第八鳍形图案340的宽度W8可以比第七鳍形图案330的宽度W7窄，并且可以比第六鳍形图案320的宽度W6窄。
可通过去除第七鳍形图案330的上部331的一部分来形成第八鳍形图案340。
在形成和去除第七氧化膜335的过程中，第七鳍形图案330的侧壁330S的轮廓改变。因此，可通过修改第七鳍形图案330的侧壁330S的轮廓形成第八鳍形图案340。可通过修改与第二虚设栅电极405竖直地重叠的第七鳍形图案330的侧壁330S的轮廓来形成第八鳍形图案340。
第八鳍形图案340的侧壁340S可包括第六拐点340P。
在上述工艺中，通过侧壁轮廓的两次修改处理来形成第三鳍形图案130，并通过侧壁轮廓的三次修改处理来形成第八鳍形图案340。
如图所示，每当执行侧壁轮廓的修改处理时，突出于场绝缘膜105的上表面之上的鳍形图案的宽度和高度减小。
假设第一鳍形图案110的宽度W1与第五鳍形图案310的宽度W5实质上相同，并且假设第一鳍形图案110的上部111的高度与第五鳍形图案310的上部311的高度实质上相同。
此时，由于用于形成第三鳍形图案130的侧壁轮廓的修改处理的次数与用于形成第八鳍形图案340的侧壁轮廓的修改处理的次数不同，因此第三鳍形图案130的宽度W3可与第八鳍形图案340的宽度W8不同。例如，第三鳍形图案130的宽度W3可大于第八鳍形图案340的宽度W8。
此外，第三鳍形图案130的上部131的高度H2可与第八鳍形图案340的上部341的高度H3不同。例如，第三鳍形图案130的上部131的高度H2可以高于第八鳍形图案340的上部341的高度H3。
此外，高于第二拐点130P的那部分的第三鳍形图案130的上部131的侧壁的斜度130S可与高于第六拐点340P的那部分的第八鳍形图案340的上部341的侧壁的斜度340S不同，其中在每种情况下，相对于衬底100的上表面测量斜度。例如，高于第二拐点130P的那部分的第三鳍形图案130的上部131的侧壁的斜度130S可小于高于第六拐点340P的那部分的第八鳍形图案340的上部341的侧壁的斜度340S。
也就是说，与高于第二拐点130P的那部分的第三鳍形图案130的上部131的侧壁的斜度130S相比，高于第六拐点340P的那部分的第八鳍形图案340的上部341的侧壁的斜度340S可几乎竖直。
参照图30，第三氧化膜135可沿着通过第二沟槽2102暴露的第三鳍形图案130的轮廓形成。第八氧化膜135可沿着通过第四沟槽2104暴露的第八鳍形图案340的轮廓形成。
接着，第一高介电常数绝缘膜215沿着第二沟槽2102的侧壁和底表面形成，并且第二高介电常数绝缘膜415沿着第四沟槽2104的侧壁和底表面形成。
第二高介电常数绝缘膜415可沿着场绝缘膜105的轮廓和第八鳍形图案340的突出于场绝缘膜105之上的那部分的轮廓形成。第二高介电常数绝缘膜415可形成在第八氧化膜345上。
接着，可通过用导电材料填充第二沟槽2102来形成第一栅电极220，并可通过用导电材料填充第四沟槽2104来形成第二栅电极420。
第一栅电极220可形成在其上具有第一高介电常数绝缘膜215的第三鳍形图案130上，并且第二栅电极420可形成在其上具有第二高介电常数绝缘膜415的第八鳍形图案340上。
图31是包括根据本发明构思的实施例制造的半导体器件的存储卡的框图。
参照图31，包括有根据本发明构思的实施例制造的一个或多个半导体器件的存储器1210可被包括在存储卡1200中。存储卡1200可包括存储器控制器1220，其控制主机1230与存储器1210之间的数据交换。SRAM1221可用作中央处理单元1222的操作存储器。主机接口1223可包括用于将主机1230连接至存储卡1200以交换数据的协议。错误校正码1224可检测和校正从存储器1210读取的数据中的错误。存储器接口1225可与存储器1210联接。中央处理单元1222可执行与存储器控制器1220的数据交换相关联的整体控制操作。
图32是包括根据本发明构思的实施例的一个或多个半导体器件的信息处理系统的框图。
参照图32，信息处理系统1300可具有包括根据本发明构思的实施例制造的半导体器件的存储器系统1310。信息处理系统1300可包括电连接至系统总线1360的存储器系统1310、调制解调器1320、中央处理单元1330、RAM1340和用户接口1350。存储器系统1310可包括存储器1311和存储器控制器1312，并且可具有与图31所示的存储卡1200的构造基本相同的构造。通过中央处理单元1330处理的数据或者从外部装置接收的数据可存储在存储器系统1310中。信息处理系统1300可应用于存储卡、SSD、相机图像传感器以及各种其它芯片组。例如，存储器系统1310可被构造为采用SSD，并且在这种情况下，信息处理系统1300可以可靠且稳定地处理大容量数据。
图33是包括根据本发明构思的实施例的一个或多个半导体器件的电子装置的框图。
参照图33，电子装置1400可包括根据本发明构思的实施例制造的半导体器件。电子装置1400可用于无线通信装置(例如，PDA、笔记本计算机、膝上型计算机、网络平板、无线电话和/或无线数字音乐播放器)或者在无线通信环境中发送和接收信息的各种装置。
电子装置1400可包括控制器1410、输入/输出装置1420、存储器1430和无线接口1440。这里，存储器1430可包括根据本发明构思的实施例制造的半导体器件。控制器1410可包括微处理器、数字信号处理器或相似的处理器。存储器1430可用于存储由控制器1410处理的命令(或用户数据)。无线接口1440可用于通过无线数据网络发送和接收数据。无线接口1440可包括天线和/或无线收发器。例如，电子装置1400可采用诸如CDMA、GSM、NADC、E-TDMA、WCDMA和CDMA2000的第三代通信系统协议。
虽然已经参照本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员应该理解，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可在其中作出各种形式和细节上的改变。因此，期望在所有方面将当前各个实施例视为示意性而非限制性的，参照所附权利要求而非以上描述来确定本发明构思的范围。

Claims (20)

1.一种用于制造半导体器件的方法，所述方法包括以下步骤：
在衬底上形成包括上部和下部的第一鳍形图案；
通过去除所述第一鳍形图案的上部的一部分形成第二鳍形图案；
在所述第二鳍形图案上形成与所述第二鳍形图案交叉的虚设栅电极；以及
在形成所述虚设栅电极之后通过去除所述第二鳍形图案的上部的一部分来形成第三鳍形图案，
其中，所述第二鳍形图案的上部在所述衬底的上表面上方的第一高度处的宽度小于所述第一鳍形图案的上部在所述第一高度处的宽度，并且大于所述第三鳍形图案的上部在所述第一高度处的宽度。
2.根据权利要求1所述的方法，其中，形成所述第二鳍形图案的步骤包括：沿着所述第一鳍形图案的上部的轮廓形成第一氧化膜，并随后去除所述第一氧化膜。
3.根据权利要求1所述的方法，其中，形成所述第三鳍形图案的步骤包括：
在形成所述虚设栅电极之前，沿着所述第二鳍形图案的上部的轮廓形成第二氧化膜，以及
在形成所述虚设栅电极之后，去除所述第二氧化膜。
4.根据权利要求3所述的方法，还包括步骤：通过氧化所述第三鳍形图案的上部的一部分，沿着所述第三鳍形图案的上部的轮廓形成第三氧化膜。
5.根据权利要求1所述的方法，其中，所述第一鳍形图案包括侧壁、上表面以及所述侧壁与所述上表面在其处相接的拐角部，所述方法还包括步骤：在形成所述第二鳍形图案之前，通过蚀刻所述第一鳍形图案来磨圆所述拐角部。
6.根据权利要求1所述的方法，其中，形成所述第一鳍形图案的步骤包括：
在衬底上形成包括上部和下部的第四鳍形图案，
形成场绝缘膜，其直接接触所述第四鳍形图案的下部并且不直接接触所述第四鳍形图案的上部，以及
在形成所述场绝缘膜之后去除所述第四鳍形图案的上部的一部分。
7.根据权利要求6所述的方法，其中，形成所述第一鳍形图案的步骤包括：
沿着所述第四鳍形图案的上部的轮廓形成氧化膜，以及
去除所述氧化膜。
8.根据权利要求6所述的方法，其中，所述第一鳍形图案的上部在所述第一高度处的宽度小于所述第四鳍形图案的上部在所述第一高度处的宽度。
9.根据权利要求1所述的方法，还包括步骤：通过蚀刻所述虚设栅电极的两侧而在所述第二鳍形图案中形成凹进，并随后在形成所述第三鳍形图案之前在对应的凹进中形成源极/漏极。
10.一种用于制造半导体器件的方法，所述方法包括以下步骤：
在衬底上形成具有上部和下部的第一鳍形图案；
通过氧化所述第一鳍形图案的一部分，沿着所述第一鳍形图案的轮廓形成第一氧化膜；
通过去除所述第一氧化膜形成第二鳍形图案；
通过氧化所述第二鳍形图案的一部分，沿着所述第二鳍形图案的轮廓形成第二氧化膜；以及
在所述第二氧化膜上形成与所述第二鳍形图案交叉的第一栅电极。
11.根据权利要求10所述的方法，其中，形成所述第一鳍形图案的步骤包括：
在所述衬底上形成场绝缘膜，所述场绝缘膜直接接触所述第一鳍形图案的下部并且不直接接触所述第一鳍形图案的上部。
12.根据权利要求11所述的方法，还包括：
在形成所述第一氧化膜之前，对所述第一鳍形图案的上表面与侧壁在其处相接的所述第一鳍形图案的拐角部进行蚀刻，以磨圆所述第一鳍形图案的拐角部。
13.根据权利要求10所述的方法，其中，形成所述第一鳍形图案的步骤包括：
在所述衬底上形成具有上部和下部的第四鳍形图案；
形成场绝缘膜，其直接接触所述第四鳍形图案的下部并且不直接接触所述第四鳍形图案的上部；
在形成所述场绝缘膜之后，通过氧化所述第四鳍形图案的一部分而沿着所述第四鳍形图案的轮廓形成第四氧化膜；以及
去除所述第四氧化膜。
14.根据权利要求13所述的方法，其中，所述第一鳍形图案的上部在所述衬底的上表面上方的第一高度处的宽度小于所述第四鳍形图案的上部在所述第一高度处的宽度并且大于所述第二鳍形图案的上部在所述第一高度处的宽度。
15.根据权利要求10所述的方法，还包括以下步骤：
通过去除所述第一栅电极形成暴露出所述第二氧化膜的沟槽；以及
通过去除由所述沟槽暴露出的第二氧化膜而形成第三鳍形图案。
16.一种制造半导体器件的方法，所述方法包括以下步骤：
在衬底上形成第一鳍形图案；
将所述第一鳍形图案的上部的外部部分转换为第一氧化膜；
通过去除所述第一氧化膜形成第二鳍形图案；
将所述第二鳍形图案的上部的外部部分转换为第二氧化膜；
通过去除所述第二氧化膜的至少一部分来形成第三鳍形图案，
其中，所述第二鳍形图案的上部在所述衬底的上表面上方的第一高度处的宽度小于所述第一鳍形图案的上部在所述第一高度处的宽度并且大于所述第三鳍形图案的上部在所述第一高度处的宽度，并且
其中，所述第二鳍形图案的在所述衬底的上表面上方的第二高度小于所述第一鳍形图案的在所述衬底的上表面上方的第一高度并且大于所述第三鳍形图案的在所述衬底的上表面上方的第三高度。
17.根据权利要求16所述的方法，其中，所述第三鳍形图案沿着第一方向延伸，所述方法还包括以下步骤：
在形成所述第二鳍形图案之前，形成覆盖所述第一鳍形图案的下部的侧壁的场绝缘膜；以及
在形成所述第二鳍形图案之后，在所述衬底上形成在与所述第一方向交叉的第二方向上延伸的电极结构。
18.根据权利要求16所述的方法，其中，所述第三鳍形图案的下部的宽度大于所述第三鳍形图案的上部的宽度并且等于所述第二鳍形图案的下部的宽度。
19.根据权利要求16所述的方法，所述方法还包括步骤：
形成与所述第二鳍形图案交叉的虚设栅电极；
在所述虚设栅电极的侧壁上和所述第二氧化膜上形成间隔件，并且
其中，去除所述第二氧化膜的至少一部分的步骤包括：去除所述第二氧化膜的通过所述间隔件暴露的那部分。
20.根据权利要求16所述的方法，还包括步骤：磨圆所述第一鳍形图案至所述第三鳍形图案中的至少一个的拐角部。
CN201610032156.7A 2015-01-27 2016-01-18 制造具有鳍形图案的半导体器件的方法 Active CN105826385B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0012630 2015-01-27
KR1020150012630A KR102274750B1 (ko) 2015-01-27 2015-01-27 반도체 장치 제조 방법

Publications (2)

Publication Number Publication Date
CN105826385A true CN105826385A (zh) 2016-08-03
CN105826385B CN105826385B (zh) 2021-01-05

Family

ID=56433785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610032156.7A Active CN105826385B (zh) 2015-01-27 2016-01-18 制造具有鳍形图案的半导体器件的方法

Country Status (3)

Country Link
US (2) US9620406B2 (zh)
KR (1) KR102274750B1 (zh)
CN (1) CN105826385B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799597A (zh) * 2016-09-02 2018-03-13 三星电子株式会社 半导体器件
CN108573870A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN108695391A (zh) * 2017-04-03 2018-10-23 三星电子株式会社 半导体器件
CN109994384A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN117712124A (zh) * 2024-02-05 2024-03-15 中国科学院长春光学精密机械与物理研究所 一种基于4H-SiC衬底的高性能CMOS器件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102284888B1 (ko) 2015-01-15 2021-08-02 삼성전자주식회사 반도체 장치
KR102373622B1 (ko) * 2015-05-11 2022-03-11 삼성전자주식회사 반도체 장치
US10050147B2 (en) 2015-07-24 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102336787B1 (ko) * 2015-08-11 2021-12-07 삼성전자주식회사 반도체 장치
KR102558829B1 (ko) * 2016-06-13 2023-07-25 삼성전자주식회사 게이트 유전 구조체를 포함하는 반도체 소자
TWI745365B (zh) * 2017-03-23 2021-11-11 聯華電子股份有限公司 半導體元件及其製作方法
CN108933105B (zh) 2017-05-24 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10515952B2 (en) 2017-08-04 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
KR102420163B1 (ko) 2018-01-18 2022-07-12 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10950602B2 (en) * 2018-09-20 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor devices
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771589A (zh) * 2003-04-03 2006-05-10 先进微装置公司 形成FinFET装置中的栅极以及薄化该FinFET装置的沟道区中的鳍的方法
CN102347349A (zh) * 2010-07-28 2012-02-08 中国科学院微电子研究所 半导体结构及其制作方法
US20120083127A1 (en) * 2010-09-30 2012-04-05 Tokyo Electron Limited Method for forming a pattern and a semiconductor device manufacturing method
CN103515422A (zh) * 2012-06-15 2014-01-15 台湾积体电路制造股份有限公司 具有高迁移率和应变沟道的FinFET
US20140170839A1 (en) * 2012-12-17 2014-06-19 Globalfoundries Inc. Methods of forming fins for a finfet device wherein the fins have a high germanium content
CN103943500A (zh) * 2013-01-22 2014-07-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的制作方法
CN104217948A (zh) * 2013-05-31 2014-12-17 中国科学院微电子研究所 半导体制造方法
US20150014808A1 (en) * 2013-07-11 2015-01-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
KR100475081B1 (ko) 2002-07-09 2005-03-10 삼성전자주식회사 Sonos형 eeprom 및 그 제조방법
KR100843244B1 (ko) 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7812375B2 (en) 2003-05-28 2010-10-12 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
KR100843219B1 (ko) * 2006-05-23 2008-07-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100574340B1 (ko) 2004-02-02 2006-04-26 삼성전자주식회사 반도체 장치 및 이의 형성 방법
US7666741B2 (en) 2006-01-17 2010-02-23 International Business Machines Corporation Corner clipping for field effect devices
US7678648B2 (en) 2006-07-14 2010-03-16 Micron Technology, Inc. Subresolution silicon features and methods for forming the same
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
JP2008311409A (ja) 2007-06-14 2008-12-25 Elpida Memory Inc 半導体装置及びその製造方法
US7767560B2 (en) 2007-09-29 2010-08-03 Intel Corporation Three dimensional strained quantum wells and three dimensional strained surface channels by Ge confinement method
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US9287385B2 (en) 2011-09-01 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device and method of making same
US20130200483A1 (en) * 2012-02-08 2013-08-08 United Microelectronics Corp. Fin structure and method of forming the same
US9012286B2 (en) * 2012-04-12 2015-04-21 Globalfoundries Inc. Methods of forming FinFET semiconductor devices so as to tune the threshold voltage of such devices
US9368388B2 (en) 2012-04-13 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for FinFETs
US8796695B2 (en) * 2012-06-22 2014-08-05 United Microelectronics Corp. Multi-gate field-effect transistor and process thereof
EP2717316B1 (en) 2012-10-05 2019-08-14 IMEC vzw Method for producing strained germanium fin structures
US8765533B2 (en) 2012-12-04 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) channel profile engineering method and associated device
US9362386B2 (en) * 2013-02-27 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and methods for forming the same
US9472652B2 (en) * 2013-12-20 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
CN105874573B (zh) * 2013-12-23 2020-04-28 英特尔公司 用于晶体管沟道应用的在包覆之前对Si鳍状物元件的预雕刻
US9147730B2 (en) * 2014-03-03 2015-09-29 Globalfoundries Inc. Methods of forming fins for FinFET semiconductor devices and selectively removing some of the fins by performing a cyclical fin cutting process
CN105448717A (zh) * 2014-06-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US9362405B1 (en) * 2014-12-04 2016-06-07 Globalfoundries Inc. Channel cladding last process flow for forming a channel region on a FinFET device
US9570613B2 (en) * 2015-02-13 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of FinFET device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771589A (zh) * 2003-04-03 2006-05-10 先进微装置公司 形成FinFET装置中的栅极以及薄化该FinFET装置的沟道区中的鳍的方法
CN102347349A (zh) * 2010-07-28 2012-02-08 中国科学院微电子研究所 半导体结构及其制作方法
US20120083127A1 (en) * 2010-09-30 2012-04-05 Tokyo Electron Limited Method for forming a pattern and a semiconductor device manufacturing method
CN103515422A (zh) * 2012-06-15 2014-01-15 台湾积体电路制造股份有限公司 具有高迁移率和应变沟道的FinFET
US20140170839A1 (en) * 2012-12-17 2014-06-19 Globalfoundries Inc. Methods of forming fins for a finfet device wherein the fins have a high germanium content
CN103943500A (zh) * 2013-01-22 2014-07-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的制作方法
CN104217948A (zh) * 2013-05-31 2014-12-17 中国科学院微电子研究所 半导体制造方法
US20150014808A1 (en) * 2013-07-11 2015-01-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799597A (zh) * 2016-09-02 2018-03-13 三星电子株式会社 半导体器件
CN107799597B (zh) * 2016-09-02 2022-08-09 三星电子株式会社 半导体器件
CN108573870A (zh) * 2017-03-07 2018-09-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN108695391A (zh) * 2017-04-03 2018-10-23 三星电子株式会社 半导体器件
CN109994384A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN117712124A (zh) * 2024-02-05 2024-03-15 中国科学院长春光学精密机械与物理研究所 一种基于4H-SiC衬底的高性能CMOS器件
CN117712124B (zh) * 2024-02-05 2024-04-26 中国科学院长春光学精密机械与物理研究所 一种基于4H-SiC衬底的高性能CMOS器件

Also Published As

Publication number Publication date
US20170162670A1 (en) 2017-06-08
US20160218180A1 (en) 2016-07-28
US9620406B2 (en) 2017-04-11
CN105826385B (zh) 2021-01-05
US9859398B2 (en) 2018-01-02
KR20160092248A (ko) 2016-08-04
KR102274750B1 (ko) 2021-07-07

Similar Documents

Publication Publication Date Title
CN105826385A (zh) 制造具有鳍形图案的半导体器件的方法
CN104752508B (zh) 包括具有多倾角的沟槽壁的半导体器件
US9305921B2 (en) Semiconductor device
KR101534946B1 (ko) 반도체 디바이스의 컨택 구조물
KR102349990B1 (ko) 반도체 장치 제조 방법
KR102197402B1 (ko) 반도체 장치 제조 방법
TWI685973B (zh) 在絕緣區域具有間隙壁的半導體元件
US10879355B2 (en) Profile design for improved device performance
KR102127644B1 (ko) 반도체 소자의 제조 방법
US9105694B2 (en) Method for fabricating semiconductor device
KR20140145419A (ko) 반도체 소자 제조 방법
KR20160123127A (ko) 반도체 장치 제조 방법
CN112151615A (zh) 半导体器件和制造半导体器件的方法
US20160133472A1 (en) Method of manufacturing a semiconductor device
CN110828457A (zh) 半导体器件及其制造方法
US11437495B2 (en) Semiconductor device and method of manufacturing the same
US20200312977A1 (en) Positioning air-gap spacers in a transistor for improved control of parasitic capacitance
US20220285530A1 (en) Air Spacer and Method of Forming Same
TW202329242A (zh) 製造半導體裝置的方法
US20200402807A1 (en) Semiconductor FinFET Device and Method
TWI835541B (zh) 半導體裝置及其製造方法
US20230008128A1 (en) Fin field-effect transistor device and method
US20220051950A1 (en) Gapfill structure and manufacturing methods thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant