CN102347349A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN102347349A
CN102347349A CN2010102401094A CN201010240109A CN102347349A CN 102347349 A CN102347349 A CN 102347349A CN 2010102401094 A CN2010102401094 A CN 2010102401094A CN 201010240109 A CN201010240109 A CN 201010240109A CN 102347349 A CN102347349 A CN 102347349A
Authority
CN
China
Prior art keywords
fin
semiconductor substrate
grid
sides
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102401094A
Other languages
English (en)
Other versions
CN102347349B (zh
Inventor
刘佳
骆志炯
王鹤飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010240109.4A priority Critical patent/CN102347349B/zh
Publication of CN102347349A publication Critical patent/CN102347349A/zh
Application granted granted Critical
Publication of CN102347349B publication Critical patent/CN102347349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体结构及其制作方法。其中该制作方法包括下列步骤：提供半导体衬底；在所述半导体衬底上形成鳍片；向所述半导体衬底的表面和鳍片顶部注入氟离子；在所述半导体衬底的表面和鳍片表面形成氧化层，鳍片两侧的半导体衬底上以及鳍片顶部的氧化层的厚度远大于鳍片两侧的氧化层的厚度；刻蚀去除鳍片两侧的氧化层。本发明能将鳍片两侧的氧化硅层去除干净，提高了晶体管的电性能。

Description

半导体结构及其制作方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及其制作方法，此种半导体结构涉及鳍型场效应晶体管(FinFET)。
背景技术
集成电路即IC技术的不断进步，集成在同一芯片上的元器件数量已从最初的几十几百个进化到现在的数以百万计。目前IC的性能和复杂度远非当初所能想象。为了满足复杂度和电路密度的要求(即：集成到确定区域内的器件数量)，最小的特征尺寸，也就是公知的器件的“几何线宽”随着工艺技术的革新而越来越小。如今，MOS晶体管的最小线宽已经小于65纳米。
随着晶体管的尺寸的不断缩小，对于更小型的晶体管的需求日益增强，因此在晶体管技术中发展出了鳍型场效应晶体管。
申请号为200810161098.3的中国专利申请中公开了一种现有鳍型场效应晶体管的结构。如图1所示，鳍型场效应晶体管包括：半导体衬底2；位于半导体衬底2上的鳍片4；位于半导体衬底2上的氧化硅层18；依次位于氧化硅层18表面且横跨鳍片的栅介质层(未示出)和栅极8；位于鳍片4两侧的鳍间侧墙12；位于栅极8两侧的栅极侧墙14；位于栅极8及栅极侧墙14两侧鳍片4内的源/漏极6。
现有技术在形成鳍型场效应晶体管的过程中，会采用热氧化法在半导体衬底表面形成氧化硅层，用于隔离器件和半导体衬底；但是，由于鳍片也是由含硅材料构成，因此在热氧化过程中，鳍片的两侧及表面也会形成氧化硅层，其厚度与半导体衬底表面的氧化硅层一致。在刻蚀氧化硅层时，鳍片两侧的氧化硅层难以去除干净，对器件的栅控能力有很大的影响。
发明内容
本发明解决的问题是提供一种半导体结构及其制作方法，防止鳍片两侧硅消耗过多。
本发明提供了一种半导体结构，包括：半导体衬底，位于半导体衬底上的鳍片，所述鳍片顶部及半导体衬底表面含氟离子。
可选地，所述鳍片材料与半导体衬底材料一致。
可选地，半导体结构还包括：位于半导体衬底表面及鳍片顶部的氧化层。
可选地，半导体结构还包括：沟道区，位于所述鳍片的中间；栅堆叠，与所述沟道区邻接，且形成于所述半导体衬底上；源/漏极，位于所述沟道区两侧的鳍片内。
可选地，栅堆叠包括栅介质层和位于栅介质层上的栅极，所述栅介质层从所述鳍片的侧壁延伸至半导体衬底上。
可选地，栅堆叠包括栅介质层和位于栅介质层上的栅极，所述栅介质层从所述鳍片的顶部及侧壁延伸至半导体衬底上。
可选地，位于栅堆叠两侧的栅极侧墙。
本发明还提供了一种半导体结构的制作方法，包括下列步骤：提供半导体衬底；在所述半导体衬底上形成鳍片；向所述半导体衬底的表面和鳍片顶部注入氟离子；在所述半导体衬底的表面和鳍片表面形成氧化层，鳍片顶部以及鳍片两侧的半导体衬底上的氧化层的厚度远大于鳍片两侧的氧化层的厚度；刻蚀去除鳍片两侧的氧化层。
可选地，采用反应离子刻蚀去除鳍片两侧的氧化层。
可选地，氟离子注入的方向与所述半导体衬底的法线方向之间的夹角小于10°。
可选地，刻蚀去除鳍片两侧的氧化硅层后，还包括步骤：在半导体衬底和鳍片表面形成栅介质层和栅导电层；图案化刻蚀栅导电层和栅介质层至露出半导体衬底，在鳍片中央及半导体衬底上形成栅堆叠，所述栅堆叠包括栅介质层和位于栅介质层上的栅极；在栅堆叠两侧形成栅极侧墙；在栅堆叠和栅极侧墙两侧的鳍片两端形成源/漏极。
可选地，在形成栅极侧墙之前，还包括步骤：对所述鳍片进行倾角离子注入，在栅极两侧的鳍片两端形成源/漏延伸区，所述源/漏延伸区的深度浅于源/漏极。
可选地，在形成栅极侧墙之前，还包括步骤：对所述鳍片进行倾角离子注入，在鳍片中形成晕环注入区，所述晕环注入区位于源/漏极之间的位置。
本发明的实施例设计了一种非常规的方法来形成半导体表面以及鳍片顶部的氧化层，与现有技术相比，本发明具有以下优点：向半导体衬底表面及鳍片顶部注入氟离子，在后续热氧化形成栅介质层时，提高半导体衬底表面及鳍片顶部半导体材料的氧化速率，相应地使鳍片两侧的氧化速率减小，进而使形成于鳍片两侧的氧化层厚度远小于半导体衬底表面及鳍片顶部的氧化层厚度；刻蚀去除氧化层时，在半导体衬底表面及鳍片顶部保留适当厚度的氧化层用于器件间的隔离保护的同时，能将鳍片两侧的氧化层去除干净，提高了晶体管的电性能。
进一步，鳍片材料与半导体衬底材料一致，由于鳍片下方为半导体基底，而非以氧化层为材料的绝缘层，半导体材料的导热性比氧化层好，有利于鳍片散热。
附图说明
图1为现有鳍型场效应晶体管的结构示意图；
图2为本发明形成包含鳍片的半导体结构具体实施方式的工艺流程图；
图3、图4、图5、图6、图7、图8、图9a、图9b、图10a、图10b为本发明形成鳍型场效应晶体管的实施例示意图。
具体实施方式
现有工艺在形成鳍型场效应晶体管的过程中，会采用热氧化法在半导体衬底表面形成氧化硅层，用于隔离器件和半导体衬底；由于通常采用硅作为半导体衬底，而鳍片也是由含硅材料构成，因此在热氧化过程中，鳍片的两侧及表面也会形成氧化硅层，其厚度与半导体衬底表面的氧化硅层一致。在刻蚀氧化硅层时，鳍片两侧的氧化硅层难以去除干净，对器件的栅控能力有很大的影响。
本发明通过改进工艺，在半导体衬底表面及鳍片顶部保留适当厚度的氧化层用于器件间的隔离保护的同时，能将鳍片两侧的氧化层去除干净。本发明形成包含鳍片的半导体结构具体实施方式的工艺流程如图2所示，步骤S11，提供半导体衬底；步骤S12，在所述半导体衬底上形成鳍片；步骤S13，向所述半导体衬底的表面和鳍片顶部注入氟离子；步骤S14，在所述半导体衬底的表面和鳍片表面形成氧化层，鳍片两侧的半导体衬底上以及鳍片顶部的氧化层的厚度大于鳍片两侧的氧化层的厚度；步骤S15，刻蚀去除鳍片两侧的氧化层。
基于上述实施方式形成的包含鳍片的半导体结构，包括：半导体衬底，位于半导体衬底上的鳍片，所述鳍片顶部及半导体衬底表面含氟离子。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
图3、图4、图5、图6、图7、图8、图9a、图9b、图10a、图10b为本发明形成鳍型场效应晶体管的实施例示意图。
如图3所示，提供半导体衬底200；采用热氧化或化学气相淀积法在半导体衬底200上形成绝缘介质层201；然后，在绝缘介质层201上涂覆光刻胶层202，经过曝光显影后，形成鳍片图案。
如图4所示，在半导体衬底200上形成鳍片200a，所述形成工艺如下：以光刻胶层202为掩膜，沿鳍片图案刻蚀绝缘介质层201和半导体衬底200，形成鳍片200a。
本实施例中，所述半导体衬底200的材料可以是单晶硅，鳍片200a是通过刻蚀半导体衬底200形成，因此鳍片200a下方直接是硅基底。
现有通常采用绝缘体上硅作为半导体衬底200，则形成鳍片的工艺如下：半导体衬底200由半导体基底、掩埋绝缘层和顶层半导体层组成，所述顶层半导体层的厚度与鳍高相适应；在顶层半导体层上涂覆光刻胶层，经过曝光显影后，形成鳍片图案；以光刻胶层为掩膜，沿鳍片图案刻蚀顶层半导体层和掩埋绝缘层至露出半导体基底，形成鳍片；最终形成的所述鳍片的正下方为掩埋绝缘层。
在本实施例中，由于鳍片下方为半导体衬底，而非以氧化硅为材料的绝缘层，半导体材料的导热性比氧化硅好，有利于鳍片散热。
如图5所示，去除光刻胶层，可采用灰化法或湿法刻蚀法。
另一实例中，去除光刻胶层后，还进一步去除鳍片200a表面的绝缘介质层201。
继续参考图5，向半导体衬底200表面及鳍片200a表面注入离子203，形成注入区204。所述离子203为氟离子。
本实施例中，所述氟离子的剂量与注入的速度相关，注入的速度越快氟离子的剂量越大；氟离子的剂量越大，后续在半导体衬底的表面和鳍片顶部形成的氧化硅层厚度与鳍片两侧的氧化硅层厚度相差越大。
本实施例中，所述氟离子例如可以由CF4，NF3或者F2电离而成，本发明发对此不做限制。离子203注入的方向基本与所述半导体衬底200垂直，例如可以选择注入方向与半导体衬底200的法线方向夹10°角。鳍片200a两侧面未受离子注入影响，因此不含氟离子。
如图6所示，在半导体衬底200表面形成氧化层206，所述氧化层206包围鳍片200a。鳍片200a顶部以及鳍片200a两侧的半导体衬底上的氧化层的厚度远大于鳍片200a两侧的氧化层的厚度。
本实施例中，采用热氧化法形成氧化层206。
由于在氧化气氛中加入氟化物，可以提高半导体材料氧化的速率。因此，本实施例中，在热氧化形成以氧化层206的过程中，在有氟离子注入的注入区204半导体材料氧化的速率快；而在鳍片202两侧的表面因不含氟离子，因此半导体材料氧化速率慢，最终在半导体衬底200表面和鳍片202表面形成的氧化层206的厚度远大于鳍片202两侧面的氧化层206的厚度。
如图7所示，刻蚀去除鳍片200a两侧的氧化层206。
本实施例中，采用各向异性的刻蚀工艺刻蚀氧化层206，例如反应离子刻蚀方法，由于鳍片200a两侧面的氧化层206厚度远比半导体衬底200表面及鳍片200a表面的氧化层206薄，因此鳍片200a两侧面的氧化层206被刻蚀干净后，停止刻蚀，此时，半导体衬底200表面和鳍片202表面会有氧化层206被保留下来，用于器件和半导体衬底200隔离。
如图8所示，在氧化层206和鳍片200a表面依次形成栅介质层207和栅导电层208。具体工艺如下：利用采用热氧化法或淀积方法在氧化层206上形成栅介质层207，且所述栅介质层207覆盖鳍片200a；采用淀积工艺或其他工艺在栅介质层207上形成栅导电层208。
本实施例中，栅导电层208的材料可以为多晶硅。例如栅导电层208可以采用常压化学气相淀积(APCVD)、低压化学气相淀积(LPCVD)、等离子体辅助化学气相淀积等。因为LPCVD具有优良的台阶覆盖能力。因此本实施例中在栅导电层208的形成过程采用LPCVD。本领域技术人员可以根据制造工艺来确定栅导电层208所需的厚度。
本实施例中，栅介质层207的材料还可以为氧化硅或其他高k介质，所述高k介质例如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO等。如果采用高k介质材料，则栅电极需采用金属，或者是金属与多晶硅的叠层结构。
由于鳍片200a的侧壁的氧化层206被去除，因此后续工艺在鳍片200a侧壁形成的栅介质层207不会受到氧化层206的影响。例如采用的高k栅介质材料，能够在同样的介质厚度下，达到更大的物理厚度，从而有效抑制漏电流的产生。
三栅结构的鳍型场效应晶体管如图9a和图10a。
如图9a所示，刻蚀栅介质层207和栅导电层，在鳍片200a中间位置的顶部及侧壁和半导体衬底200上形成栅堆叠，所述栅堆叠包含刻蚀后的栅介质层207和位于栅介质层207上的栅极208a。形成横跨于鳍片200a中间位置的栅堆叠具体步骤如下：在所述栅导电层表面旋涂光刻胶层；经光刻工艺后，在光刻胶层上定义出栅极图形；以所述光刻胶层为掩膜，用干法刻蚀工艺沿栅极图形依次刻蚀栅导电层和栅介质层207至露出半导体衬底200和鳍片200a两端。
本实施例中，所述与栅介质层207邻接的鳍片200a中间位置为晶体管的沟道区，而鳍片200a的两端则可定义为晶体管的源/漏区。
如图10a所示，在栅堆叠两侧形成栅极侧墙212；在栅堆叠及栅极侧墙212两侧的鳍片200a内形成源/漏极(未示出)；在鳍片200a两侧形成鳍间侧墙214。上述形成栅极侧墙212、鳍间侧墙214及源/漏极的工艺为现有公知技术，在此不再赘述。
在本实施例的一实例中，在形成栅极侧墙212之前，在栅极208a两侧的鳍片200a两端源/漏区内进行倾角离子注入，形成源/漏延伸区(未示出)；所述源/漏延伸区和源/漏极的导电类型一致，源/漏延伸区深度小于源/漏极。
在本实施例的另一实例中，在形成栅极侧墙212之前，在栅堆叠两侧的鳍片200a两端源/漏区内进行倾角离子注入，形成源/漏延伸区(未示出)，所述源/漏延伸区深度小于源/漏极；对鳍片200a的中间部分(沟道区)进行倾角离子注入，从而在栅堆叠下方的鳍片中间部分形成晕环注入区(未示出)；所述源/漏延伸区和源/漏极的导电类型一致，所述晕环注入区的导电类型与源/漏延伸区和源/漏极的导电类型相反。
双栅结构的鳍型场效应晶体管如图9b和图10b。
如图9b所示，刻蚀栅介质层207和栅导电层，在鳍片200a中间位置的侧壁和半导体衬底200上形成栅堆叠，所述栅堆叠包含刻蚀后的栅介质层207和位于栅介质层207上的栅极208a。形成位于鳍片200a中间位置两侧的栅堆叠具体步骤如下：在所述栅导电层表面旋涂光刻胶层；经光刻工艺后，在光刻胶层上定义出栅极图形；以所述光刻胶层为掩膜，用干法刻蚀工艺沿栅极图形依次刻蚀栅导电层和栅介质层207至露出半导体衬底200和鳍片200a顶部。
在形成栅堆叠的图案之后，对整个半导体结构进行CMP(化学机械抛光)，至鳍片顶部的氧化层206露出，或者至鳍片顶部露出。
如图10b所示，在栅堆叠两侧的鳍片200a两端注入离子，形成源/漏延伸区(未示出)；对鳍片200a的中间部分(沟道区)进行倾角离子注入，从而在栅堆叠下方的鳍片中间部分形成晕环注入区(未示出)；在栅堆叠两侧形成栅极侧墙212；在栅堆叠及栅极侧墙212两侧的鳍片200a内形成源/漏极(未示出)；在鳍片200a两侧形成鳍间侧墙214。上述形成栅极侧墙212、鳍间侧墙214及源/漏极的工艺为现有公知技术，在此不再赘述。
本实施例中，所述源/漏延伸区和源/漏极的导电类型一致，所述晕环注入区的导电类型与源/漏延伸区和源/漏极的导电类型相反。
基于上述实施例形成的鳍型场效应晶体管，包括：半导体衬底200，所述半导体衬底200的材料为单晶硅；鳍片200a，位于半导体衬底200上，是通过刻蚀半导体衬底200形成；注入区204，位于所述鳍片200a表面及半导体衬底表面200，所述注入区204含氟离子；氧化层206，位于鳍片200a表面及半导体衬底表面200；鳍间侧墙214，位于鳍片200a两侧。
在三栅结构中，栅介质层207，从所述鳍片200a的顶部及侧壁延伸至半导体衬底200上；栅极208a，位于栅介质层207上，所述栅极208a与栅介质层207构成栅堆叠；栅极侧墙212，位于栅堆叠两侧；源/漏极，位于栅堆叠及栅极侧墙212两侧的鳍片200a内。
在双栅结构中，栅介质层207，从所述鳍片200a的侧壁延伸至半导体衬底200上；栅极208a，位于栅介质层207上，所述栅极208a与栅介质层207构成栅堆叠；栅极侧墙212，位于栅堆叠两侧；源/漏极，位于栅堆叠及栅极侧墙212两侧的鳍片200a内。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种半导体结构，包括：半导体衬底，位于半导体衬底上的鳍片，其特征在于，所述鳍片顶部及半导体衬底表面含氟离子。
2.根据权利要求1所述半导体结构，其特征在于，所述鳍片材料与半导体衬底材料一致。
3.根据权利要求1所述半导体结构，其特征在于，还包括：位于半导体衬底表面及鳍片顶部的氧化层。
4.根据权利要求1至3中任一项所述半导体结构，其特征在于，还包括：沟道区，位于所述鳍片的中间；栅堆叠，与所述沟道区邻接，且形成于所述半导体衬底上；源/漏极，位于所述沟道区两侧的鳍片内。
5.根据权利要求4所述半导体结构，其特征在于，栅堆叠包括栅介质层和位于栅介质层上的栅极，所述栅介质层从所述鳍片的侧壁延伸至半导体衬底上。
6.根据权利要求4所述半导体结构，其特征在于，栅堆叠包括栅介质层和位于栅介质层上的栅极，所述栅介质层从所述鳍片的顶部及侧壁延伸至半导体衬底上。
7.根据权利要求4所述半导体结构，其特征在于，还包括：位于栅堆叠两侧的栅极侧墙。
8.一种半导体结构的制作方法，其特征在于，包括下列步骤：
提供半导体衬底；
在所述半导体衬底上形成鳍片；
向所述半导体衬底的表面和鳍片顶部注入氟离子；
在所述半导体衬底的表面和鳍片表面形成氧化层，鳍片两侧的半导体衬底上以及鳍片顶部的氧化层的厚度远大于鳍片两侧的氧化层的厚度；
刻蚀去除鳍片两侧的氧化层。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，采用反应离子刻蚀去除鳍片两侧的氧化层。
10.根据权利要求8所述半导体结构的制作方法，其特征在于，氟离子注入的方向与所述半导体衬底的法线方向之间的夹角小于10°。
11.根据权利要求8至10中任一项所述半导体结构的制作方法，其特征在于，刻蚀去除鳍片两侧的氧化层后，还包括步骤：
在半导体衬底和鳍片表面形成栅介质层和栅导电层；
图案化刻蚀栅导电层和栅介质层至露出半导体衬底，在鳍片中央及半导体衬底上形成栅堆叠；
在栅堆叠两侧形成栅极侧墙；
在栅堆叠和栅极侧墙两侧的鳍片两端形成源/漏极。
12.根据权利要求11所述半导体结构的制作方法，其特征在于，在形成栅极侧墙之前，还包括步骤：
对所述鳍片进行倾角离子注入，在栅极两侧的鳍片两端形成源/漏延伸区，所述源/漏延伸区的深度浅于源/漏极。
13.根据权利要求11所述半导体结构的制作方法，其特征在于，在形成栅极侧墙之前，还包括步骤：
对所述鳍片进行倾角离子注入，在鳍片中形成晕环注入区，所述晕环注入区位于源/漏极之间的位置。
CN201010240109.4A 2010-07-28 2010-07-28 半导体结构及其制作方法 Active CN102347349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010240109.4A CN102347349B (zh) 2010-07-28 2010-07-28 半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010240109.4A CN102347349B (zh) 2010-07-28 2010-07-28 半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN102347349A true CN102347349A (zh) 2012-02-08
CN102347349B CN102347349B (zh) 2014-07-23

Family

ID=45545837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010240109.4A Active CN102347349B (zh) 2010-07-28 2010-07-28 半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN102347349B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015169052A1 (zh) * 2014-05-04 2015-11-12 中国科学院微电子研究所 一种finfet制造方法
CN105826385A (zh) * 2015-01-27 2016-08-03 三星电子株式会社 制造具有鳍形图案的半导体器件的方法
CN106847683A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 提高鳍式场效应管性能的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042542A1 (en) * 1996-04-26 2003-03-06 Shigeto Maegawa Semiconductor device having a thin film transistor and manufacturing method thereof
US20050077553A1 (en) * 2003-10-14 2005-04-14 Kim Sung-Min Methods of forming multi fin FETs using sacrificial fins and devices so formed
CN1653608A (zh) * 2002-06-03 2005-08-10 国际商业机器公司 体半导体的鳍状fet器件及其形成方法
CN1741263A (zh) * 2004-08-27 2006-03-01 株式会社东芝 制造半导体器件的方法以及一种半导体衬底
US20060231907A1 (en) * 2005-04-14 2006-10-19 Samsung Electronics Co., Ltd. Semiconductor device with FinFET and method of fabricating the same
US20080048273A1 (en) * 2006-08-23 2008-02-28 Interuniversitair Microelektronica Centrum (Imec) Vzw Method for doping a fin-based semiconductor device
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042542A1 (en) * 1996-04-26 2003-03-06 Shigeto Maegawa Semiconductor device having a thin film transistor and manufacturing method thereof
CN1653608A (zh) * 2002-06-03 2005-08-10 国际商业机器公司 体半导体的鳍状fet器件及其形成方法
US20050077553A1 (en) * 2003-10-14 2005-04-14 Kim Sung-Min Methods of forming multi fin FETs using sacrificial fins and devices so formed
CN1741263A (zh) * 2004-08-27 2006-03-01 株式会社东芝 制造半导体器件的方法以及一种半导体衬底
US20060231907A1 (en) * 2005-04-14 2006-10-19 Samsung Electronics Co., Ltd. Semiconductor device with FinFET and method of fabricating the same
US20080048273A1 (en) * 2006-08-23 2008-02-28 Interuniversitair Microelektronica Centrum (Imec) Vzw Method for doping a fin-based semiconductor device
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CASEY EBEN SMITH: "ADVANCED TECHNOLOGY FOR SOURCE DRAIN RESISTANCE REDUCTION IN NANOSCALE FINFETS", 《DISSERTATION PREPARED FOR THE DEGREE OF DOCTOR OF PHILOSOPHY》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015169052A1 (zh) * 2014-05-04 2015-11-12 中国科学院微电子研究所 一种finfet制造方法
CN105097528A (zh) * 2014-05-04 2015-11-25 中国科学院微电子研究所 一种finfet制造方法
CN105826385A (zh) * 2015-01-27 2016-08-03 三星电子株式会社 制造具有鳍形图案的半导体器件的方法
CN105826385B (zh) * 2015-01-27 2021-01-05 三星电子株式会社 制造具有鳍形图案的半导体器件的方法
CN106847683A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 提高鳍式场效应管性能的方法

Also Published As

Publication number Publication date
CN102347349B (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN100378901C (zh) 应变鳍型场效应晶体管互补金属氧化物半导体器件结构
US10037943B2 (en) Metal gate transistor and fabrication method thereof
US9276089B2 (en) FinFETs and methods for forming the same
TW540108B (en) MOS-gated power device with doped polysilicon body and process for forming same
US8728885B1 (en) Methods of forming a three-dimensional semiconductor device with a nanowire channel structure
US20060046452A1 (en) N-gate transistor
CN1967812A (zh) 具有准自对准源极/漏极FinFET的半导体器件及其形成方法
CN1674239A (zh) 场效应晶体管及其制造方法
CN101079381A (zh) 分段场效应晶体管的制造方法
CN105810729B (zh) 鳍式场效应晶体管及其制造方法
US20120292716A1 (en) Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof
WO2012041035A1 (zh) 一种闪存器件及其形成方法
JP2000332242A (ja) 半導体装置及びその製造方法
KR100541054B1 (ko) 하드마스크 스페이서를 채택하여 3차원 모오스 전계효과트랜지스터를 제조하는 방법
CN102347349B (zh) 半导体结构及其制作方法
US10665671B2 (en) Junctionless transistor based on vertically integrated gate-all-round multiple nanowire channels and method of manufacturing the same
JP2000277735A (ja) トランジスタの構造及び製造方法
CN104064469A (zh) 半导体器件制造方法
US20160322476A1 (en) Method of manufacturing a fin field effect transistor
US9159567B1 (en) Replacement low-K spacer
CN104217948B (zh) 半导体制造方法
CN111613583A (zh) 半导体器件及其形成方法
CN102456734B (zh) 半导体结构及其制作方法
CN110120418B (zh) 垂直纳米线晶体管及其形成方法
CN103779220A (zh) 鳍式场效应晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201218

Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220425

Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong

Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

TR01 Transfer of patent right