CN103779220A - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN103779220A CN103779220A CN201210406252.5A CN201210406252A CN103779220A CN 103779220 A CN103779220 A CN 103779220A CN 201210406252 A CN201210406252 A CN 201210406252A CN 103779220 A CN103779220 A CN 103779220A
- Authority
- CN
- China
- Prior art keywords
- fin
- groove
- field effect
- fin structure
- drift angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000005669 field effect Effects 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 54
- 230000004888 barrier function Effects 0.000 claims description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 8
- 239000002210 silicon-based material Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 230000000694 effects Effects 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003292 diminished effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- -1 form groove Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
- H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Manufacturing & Machinery (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法，所述形成方法包括：形成鳍部结构后，在所述鳍部结构顶部表面形成第一凹槽，所述第一凹槽侧壁的鳍部结构形成第一鳍部；在所述第一凹槽底部表面形成第二凹槽，所述第二凹槽侧壁的鳍部结构形成第二鳍部；将所述第一鳍部、第二鳍部的顶角变成圆弧形。由于所述鳍部结构的顶部表面被刻蚀形成若干个第一鳍部和第二鳍部，使得最终形成的鳍部结构的表面积远远大于现有的剖面形状为矩形的鳍部的表面积，有利于提高鳍式场效应晶体管的沟道区面积，从而有利于提高驱动电流。且所述第一鳍部、第二鳍部的顶角变成圆弧形，能有效地避免部分沟道区的电流过大导致器件过热。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管（Fin FET）是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，位于所述半导体衬底10表面的介质层11，位于所述介质层11的凸出的鳍部14；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，所述栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。对于Fin FET，鳍部14的顶部表面以及两侧的侧壁表面与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
但随着半导体结构的进一步缩小，现有鳍部的三个表面都作为沟道区也不足以满足器件性能的要求。
更多关于鳍式场效应管的形成方法请参考专利号为“US7868380B2”的美国专利。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，既能进一步提高沟道区的面积，提高源漏饱和电流，又能避免部分沟道区的电流过大导致器件过热。
为解决上述问题，本发明技术方案提供了一种鳍式场效应晶体管的形成方法，包括：提供基底，在所述基底表面形成鳍部结构，至少在所述鳍部结构两侧的基底表面形成绝缘层；在所述鳍部结构顶部表面形成第一凹槽，所述第一凹槽侧壁的鳍部结构形成第一鳍部；在所述第一凹槽底部表面形成第二凹槽，所述第二凹槽侧壁的鳍部结构形成第二鳍部；将所述第一鳍部、第二鳍部的顶角变成圆弧形；在所述鳍部结构表面形成栅极结构；在所述栅极结构两侧的鳍部结构中形成源区和漏区。
可选的，将所述第一鳍部、第二鳍部的顶角变成圆弧形的工艺为：利用热氧化工艺在所述鳍部结构表面形成氧化层，去除所述氧化层后，使得所述第一鳍部、第二鳍部的顶角变成圆弧形。
可选的，将所述第一鳍部、第二鳍部的顶角变成圆弧形的工艺为：采用包含氧气的干法刻蚀工艺对所述鳍部结构进行回刻蚀，利用所述氧气在鳍部结构表面形成氧化层后，利用刻蚀气体去除所述氧化层，使得所述第一鳍部、第二鳍部的顶角变成圆弧形。
可选的，所述刻蚀气体为HBr、HF、HCl、Cl2、F2、Br2其中一种或几种。
可选的，多次形成所述氧化层和去除所述氧化层，使得所述第一鳍部、第二鳍部的顶角变成圆弧形。
可选的，将所述第一鳍部、第二鳍部的顶角变成圆弧形的工艺为：利用等离子体刻蚀工艺对所述第一鳍部和第二鳍部的顶角进行等离子体轰击刻蚀，且所述等离子体轰击的方向与基底法线方向具有一定的角度，使得所述第一鳍部和第二鳍部的顶角被优先刻蚀，从而将所述第一鳍部和第二鳍部的顶角刻蚀成圆弧形。
可选的，将所述第一鳍部、第二鳍部的顶角变成圆弧形的工艺为：在所述鳍部结构表面形成第三掩膜层，所述第三掩膜层覆盖在所述第一鳍部和第二鳍部的表面；利用等离子体刻蚀工艺对所述第一鳍部和第二鳍部的顶角进行等离子体轰击刻蚀，且所述等离子体轰击的方向与基底法线方向具有一定的角度，使得所述第一鳍部和第二鳍部的顶角位置表面的第三掩膜层被优先刻蚀，直到暴露出所述第一鳍部和第二鳍部的顶角，并去除部分顶角，从而将所述第一鳍部和第二鳍部的顶角刻蚀成圆弧形。
可选的，将所述第一鳍部和第二鳍部的顶角刻蚀成圆弧形后，利用热氧化工艺在所述暴露出的第一鳍部和第二鳍部的顶角位置形成牺牲氧化层，然后去除所述牺牲氧化层，使得最终形成的顶角变得更为圆滑。
可选的，形成所述第一凹槽的具体工艺包括：在所述鳍部结构表面形成第一掩膜层，在所述第一掩膜层内形成第一开口，所述第一开口暴露出部分鳍部结构顶部表面，以所述第一掩膜层为掩膜，对所述鳍部结构顶部表面进行刻蚀，在所述鳍部结构顶部表面形成第一凹槽。
可选的，形成所述第二凹槽的具体工艺包括：在所述鳍部结构表面形成第二掩膜层，在所述第二掩膜层内形成第二开口，所述第二开口暴露出部分第一凹槽底部表面，以所述第二掩膜层为掩膜，对所述第一凹槽底部表面进行刻蚀，在所述第一凹槽底部表面形成第二凹槽。
可选的，在一个所述第一凹槽底部表面形成至少两个第二凹槽。
可选的，所述第一凹槽的数量为一个或多个。
可选的，形成所述鳍部结构的具体工艺为：提供基底，对所述基底进行刻蚀，形成鳍部结构，在所述鳍部结构两侧的基底表面形成绝缘层。
可选的，形成所述鳍部结构的具体工艺为：提供基底，在所述基底表面形成绝缘层，在所述绝缘层表面形成半导体材料层，对所述半导体材料层进行刻蚀，直到暴露出所述绝缘层，形成鳍部结构。
可选的，形成所述鳍部结构的具体工艺为：提供绝缘体上硅衬底，所述绝缘体上硅衬底包括基底、位于基底表面的绝缘层和位于绝缘层表面的硅材料层，对所述硅材料层进行刻蚀，直到暴露出所述绝缘层，形成鳍部结构。
可选的，还包括：继续对所述第二凹槽进行刻蚀，依次类推，直到形成第N凹槽和第N鳍部，N为整数且大于等于2。
可选的，当所述鳍部结构位于绝缘层表面时，所述第N凹槽与绝缘层表面的间距足够小使得第N凹槽下方的鳍部结构形成全耗尽沟道区。
本发明技术方案还提供了一种鳍式场效应晶体管，包括：基底；位于所述基底表面的鳍部结构；至少位于所述鳍部结构两侧的基底表面的绝缘层；所述鳍部结构的顶部表面具有第一凹槽，所述第一凹槽侧壁的鳍部结构形成第一鳍部；所述第一凹槽底部表面具有第二凹槽，所述第二凹槽侧壁的鳍部结构形成第二鳍部；所述第一鳍部和第二鳍部的顶角为圆弧形；位于所述鳍部结构表面的栅极结构；位于所述栅极结构两侧的鳍部结构中的源区和漏区。
可选的，一个所述第一凹槽底部表面至少具有两个第二凹槽。
可选的，所述第一凹槽的数量为一个或多个。
可选的，还包括：所述第二凹槽底部表面具有第三凹槽，所述第三凹槽侧壁的鳍部结构形成第三鳍部，依次类推，所述鳍部结构还具有第N凹槽和第N鳍部，N为整数且大于等于2。
可选的，当所述鳍部结构位于绝缘层表面时，所述第N凹槽与绝缘层表面的间距足够小使得第N凹槽下方的鳍部结构形成全耗尽沟道区。
可选的，所述绝缘层位于所述基底表面，所述鳍部结构位于所述绝缘层表面。
与现有技术相比，本发明具有以下优点：
形成鳍部结构后，在所述鳍部结构顶部表面形成第一凹槽，所述第一凹槽侧壁的鳍部结构形成第一鳍部和第二鳍部，并将所述第一鳍部、第二鳍部的顶角变成圆弧形。由于所述鳍部结构的顶部表面被刻蚀形成若干个第一鳍部和第二鳍部，使得最终形成的鳍部结构的表面积远远大于现有的剖面形状为矩形的鳍部的表面积，有利于提高鳍式场效应晶体管的沟道区面积，从而有利于提高驱动电流。且利用现有刻蚀工艺形成的第一鳍部、第二鳍部的顶角都为直角，由于尖端效应，所述直角处通过的电流较平面处通过的电流大，使得所述第一鳍部、第二鳍部的顶角处容易产生较多的热量，容易使得鳍式场效应晶体管发生烧毁，因此，将所述第一鳍部、第二鳍部的顶角变成圆弧形，能有效地避免部分沟道区的电流过大导致器件过热。
进一步的，当所述鳍部结构位于绝缘层表面时，所述第N凹槽与绝缘层表面的间距足够小使得第N凹槽下方的鳍部结构形成全耗尽沟道区，由于全耗尽沟道区不会有漏电流产生，既能提高驱动电流，还可以减小短沟道效应对沟道区的影响，有利于缓解晶体管的翘曲效应（Kink effect）。
附图说明
图1是现有技术的鳍式场效应晶体管的结构示意图；
图2至图6为本发明实施例的鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
虽然现有鳍部的三个表面都作为沟道区，有利于增大驱动电流，改善器件性能。但随着器件尺寸的进一步缩小，现有的鳍式场效应晶体管的沟道区面积会进一步缩小，使得源漏饱和电流变小，不足以满足器件性能的要求，因此还需要进一步增大沟道区的面积，即增大鳍部剖面图形中顶部和侧壁的总长度。
为此，本发明提出了一种鳍式场效应晶体管及其形成方法，所述方法包括：形成鳍部结构后，在所述鳍部结构顶部表面形成第一凹槽，所述第一凹槽侧壁的鳍部结构形成第一鳍部；在所述第一凹槽底部表面形成第二凹槽，所述第二凹槽侧壁的鳍部结构形成第二鳍部；将所述第一鳍部、第二鳍部的顶角变成圆弧形。由于所述鳍部结构的顶部表面被刻蚀形成若干个第一鳍部和第二鳍部，使得最终形成的鳍部结构的表面积远远大于现有的剖面形状为矩形的鳍部的表面积，有利于提高鳍式场效应晶体管的沟道区面积，从而有利于提高驱动电流。且利用现有刻蚀工艺形成的第一鳍部、第二鳍部的顶角都为直角，由于尖端效应，所述直角处通过的电流较平面处通过的电流大，使得所述第一鳍部、第二鳍部的顶角处容易产生较多的热量，容易使得鳍式场效应晶体管发生烧毁，因此，将所述第一鳍部、第二鳍部的顶角变成圆弧形，能有效地避免部分沟道区的电流过大导致器件过热。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明实施例首先提供了一种鳍式场效应晶体管的形成方法，请参考图2至图6，为本发明实施例的鳍式场效应晶体管的形成过程的结构示意图。
具体的，请参考图2，提供基底100，在所述基底100表面形成绝缘层110，在所述绝缘层110表面形成半导体材料层（未图示），对所述半导体材料层进行刻蚀，直到暴露出所述绝缘层110，形成鳍部结构120。
在本实施例中，所述基底100为硅衬底、锗衬底、碳化硅衬底、锗硅衬底、氮化镓衬底其中的一种。在所述基底100表面利用外延工艺或化学气相沉积工艺形成绝缘层110，所述绝缘层110为氧化硅或氮化硅。在所述绝缘层110表面利用外延工艺或化学气相沉积工艺形成半导体材料层，例如硅材料层、锗材料层、锗硅材料层、碳化硅材料层等，所述半导体材料层的厚度与后续形成的鳍部结构相对应。在所述半导体材料层表面形成图形化的掩膜层后，以所述图形化的掩膜层为掩膜，对所述半导体材料层进行刻蚀，直到暴露出所述绝缘层110，形成剖面形状为矩形的鳍部结构120。所述鳍部结构120作为鳍式场效应晶体管的沟道区。在本实施例中，所述鳍部结构120的材料为硅。所述绝缘层110用于将后续形成的栅极与基底100相隔离，避免发生击穿或短路，影响器件稳定性。且由于所述鳍部结构和基底之间具有绝缘层隔离，沟道区不会有漏电流流向基底，从而不会影响鳍式场效应晶体管的源漏电流特性。
在其他实施例中，提供绝缘体上硅衬底，所述绝缘体上硅衬底包括基底、位于基底表面的绝缘层和位于绝缘层表面的硅材料层，对所述硅材料层进行刻蚀，直到暴露出所述绝缘层，形成剖面形状为矩形的鳍部结构。由于所述鳍部结构和基底之间具有绝缘层隔离，沟道区不会有漏电流流向基底，从而也不会影响鳍式场效应晶体管的饱和源漏电流。
在其他实施例中，还可以对所述基底进行刻蚀，形成凹槽，两个相邻凹槽之间的基底形成剖面形状为矩形的鳍部结构，在所述基底表面和鳍部结构表面形成绝缘材料，对所述绝缘材料进行平坦化工艺，暴露出所述鳍部结构顶部表面后，对所述鳍部结构两侧的绝缘材料进行回刻蚀，直到暴露出部分高度的鳍部结构的侧壁，使得所述鳍部两侧的基底表面具有绝缘层。
请参考图3，在所述绝缘层110和鳍部结构120表面形成图形化的第一硬掩膜层131，以所述图形化的第一硬掩膜层131为掩膜，对所述鳍部结构120顶部表面进行刻蚀，形成第一凹槽130，所述第一凹槽130侧壁的鳍部结构形成第一鳍部135。
在本实施例中，形成所述第一凹槽130的具体工艺包括：在所述绝缘层110和鳍部结构120表面形成第一硬掩膜材料层（未图示），所述第一硬掩膜材料层的材料为氧化硅、氮化硅、氮氧化硅等其中的一种；在所述第一硬掩膜材料层表面形成第一光刻胶层（未图示），对所述第一光刻胶层进行曝光显影后，以所述曝光后的第一光刻胶层为掩膜，对所述第一硬掩膜材料层进行刻蚀，使得位于鳍部结构120顶部表面的部分第一硬掩膜材料层被刻蚀，形成第一硬掩膜层131，所述第一硬掩膜层131暴露出部分鳍部结构120的顶部表面。去除所述曝光后的第一光刻胶层后，以所述第一硬掩膜层131为掩膜，对所述鳍部结构120的顶部表面进行刻蚀，形成第一凹槽130。
在本实施例中，所述第一凹槽130的数量为一个，所述第一凹槽130位于鳍部结构120顶部表面的中心位置，使得所述第一凹槽130两侧的鳍部结构120形成第一鳍部135，所述第一鳍部135的顶角136为直角。
在其他实施例中，当所述第一凹槽的数量为多个时，例如2~20个，所述相邻第一沟槽之间的鳍部结构和所述第一沟槽侧壁与鳍部结构侧壁之间的鳍部结构构成第一鳍部。
形成所述第一凹槽130后，去除所述第一硬掩膜层131。
请参考图4，在所述绝缘层110和鳍部结构120表面形成图形化的第二硬掩膜层141，以所述图形化的第二硬掩膜层141为掩膜，对所述第一凹槽130底部表面进行刻蚀，形成第二凹槽140，所述第二凹槽140侧壁的鳍部结构形成第二鳍部145。
在本实施例中，形成所述第二凹槽140的具体工艺包括：在所述绝缘层110和鳍部结构120表面形成第二硬掩膜材料层（未图示），所述第二硬掩膜材料层的材料为氧化硅、氮化硅、氮氧化硅等其中的一种，且所述第二硬掩膜材料层覆盖在所述第一凹糟130的底部和侧壁表面；在所述第二硬掩膜材料层表面形成第二光刻胶层（未图示），对所述第二光刻胶层进行曝光显影后，以所述图形化的第二光刻胶层为掩膜，对所述第二硬掩膜材料层进行刻蚀，使得位于第一凹糟130底部表面的部分第二硬掩膜材料层被刻蚀，形成第二硬掩膜层141，所述第二硬掩膜层141暴露出部分第一凹糟130的底部表面。去除所述曝光后的第二光刻胶层后，以所述第二硬掩膜层141为掩膜，对所述第一凹糟130的底部表面进行刻蚀，形成第二凹槽140，所述第二凹槽140侧壁的鳍部结构形成第二鳍部145。其中，所述第二鳍部145的顶角146为直角。在本实施例中，同一个第一凹槽130底部的第二凹槽140的数量为两个，使得所述相邻的第二凹槽140之间的鳍部结构和第二凹槽140侧壁与鳍部结构120侧壁之间的鳍部结构形成第二鳍部145。在其他实施例中，同一个第一凹槽底部的第二凹槽的数量还可以为一个或多于两个。
在本实施例中，先去除所述第一硬掩膜层后再形成第二硬掩膜层。在其他实施例中，也可以不去除所述第一硬掩膜层，在所述第一硬掩膜层表面形成第二硬掩膜层。
在本实施例中，对所述鳍部结构进行两次刻蚀形成第一凹槽和第二凹槽，并形成第一鳍部和第二鳍部，由于所述第一鳍部和第二鳍部都具有顶部、侧壁三个表面，本发明的鳍部结构的总表面积大于现有的剖面形状为矩形的鳍部表面，使得源漏饱和电流变大。
在其他实施例中，继续对所述第二凹槽进行刻蚀，形成第三凹槽和第三鳍部，依次类推，形成第N凹槽和第N鳍部，所述N为整数且大于等于2。在其中一实施例中，所述N的数量为2~20。由于N的数值越大，鳍部的数量越多，所述鳍部结构的总表面积越大，使得源漏饱和电流变大，可以更一步地提高鳍式场效应晶体管的电学性能。
在本实施例中，由于相邻两个第二凹槽140之间的第二鳍部145的剖面结构为矩形，且所述第二鳍部145的尺寸往往很小，后续形成的栅极结构覆盖在所述第二鳍部145的顶部表面和两侧侧壁表面，使得所述相邻两个第二凹槽140之间的第二鳍部145容易完全耗尽，既能提高驱动电流，且由于栅极结构可以对第二鳍部145的三个表面施加栅极电压，使得栅极结构更容易控制沟道区的开启或关闭，可以减小短沟道效应对沟道区的影响，有利于缓解翘曲效应（Kink effect）。
在本发明的其他实施例中，当所述鳍部结构形成在所述绝缘层表面时，通过若干次对鳍部结构的刻蚀，所述最底层的第N凹槽与绝缘层表面的间距足够小使得所述第N凹槽下方的鳍部结构形成全耗尽沟道区，例如所述最底层的第N凹槽与绝缘层表面的间距为10纳米~100纳米时，既能提高驱动电流，还可以减小短沟道效应对沟道区的影响，有利于缓解晶体管的翘曲效应（Kink effect）。
请参考图5，将所述第一鳍部135、第二鳍部145的顶角变成圆弧形。
由于所述第一鳍部135和第二鳍部145是通过刻蚀工艺形成，所述第一鳍部135位于顶面和侧壁相交的顶角136都为直角，所述第二鳍部145位于顶面和侧壁相交的顶角146也为直角。由于所述形状为直角的顶角曲率大，电力线密集，电势梯度大，在所述顶角处单位面积流过的电流比鳍部的平坦表面或侧壁单位面积流过的电流大，在所述顶角处产生的温度较高，容易造成沟道区和栅极结构烧毁。因此本发明实施例将所述第一鳍部135、第二鳍部145的顶角变成圆弧形，使得顶角处的曲率变小，电势梯度变小，从而使得所述鳍部结构各个位置的流过的电流相差不大，不会造成晶体管的局部温度过高。
在本实施例中，将所述第一鳍部135、第二鳍部145的顶角变成圆弧形的具体工艺包括：利用热氧化工艺在所述鳍部结构120表面形成牺牲氧化硅层（未图示），利用湿法刻蚀工艺去除所述牺牲氧化硅层，将原来为直角的顶角变成圆弧形。由于形成所述牺牲氧化硅层时顶角位置的两个表面都会消耗硅，使得所述顶角位置的牺牲氧化硅层较厚，利用湿法刻蚀工艺去除所述牺牲氧化硅层后，原来为直角的顶角就会变成圆弧形，使得顶角处的曲率变小，电势梯度变小，从而使得所述鳍部结构各个位置的流过的电流相差不大，不会造成晶体管的局部温度过高。在本实施例中，去除所述牺牲氧化硅层的刻蚀溶液为氢氟酸。
在其他实施例中，也可以采用利用包含氧气的源气体对所述鳍部结构进行干法刻蚀，所述源气体至少包括氧气，还包括HBr、HF、HCl、Cl2、F2、Br2其中一种或几种的刻蚀气体；利用所述氧气在鳍部结构表面形成牺牲氧化层，利用所述刻蚀气体去除所述牺牲氧化层，将原来为直角的顶角变成圆弧形。
在其他实施例中，也可以重复若干次上述两种形成牺牲氧化硅层并对牺牲氧化硅层进行刻蚀的方法，使得所述顶角变得更为圆滑。
在其他实施例中，还可以利用等离子体刻蚀工艺对所述第一鳍部和第二鳍部的顶角进行等离子体轰击刻蚀，且所述等离子体轰击的方向与基底法线方向具有一定的角度，使得所述第一鳍部和第二鳍部的顶角被优先刻蚀，所述第一鳍部和第二鳍部的顶角位置的硅被去除较多，从而将所述第一鳍部和第二鳍部的顶角刻蚀成圆弧形，并通过在所述鳍部结构表面利用热氧化工艺形成牺牲氧化层，然后去除所述牺牲氧化层，使得所述顶角变得更为圆滑。
在其他实施例中，还可以先在所述鳍部结构表面形成第三掩膜层，所述第三掩膜层的材料为氧化硅、氮化硅、氮氧化硅其中的一种或几种，所述第三掩膜层覆盖在所述第一鳍部和第二鳍部的表面；利用等离子体刻蚀工艺对所述第一鳍部和第二鳍部的顶角进行等离子体轰击刻蚀，且所述等离子体轰击的方向与基底法线方向具有一定的角度，使得所述第一鳍部和第二鳍部的顶角位置表面的第三掩膜层被优先刻蚀，直到暴露出所述第一鳍部和第二鳍部的顶角，并去除部分顶角，从而将所述第一鳍部和第二鳍部的顶角刻蚀成圆弧形。而位于第一鳍部和第二鳍部侧壁和顶部表面由于具有第三掩膜层的保护，当暴露出所述述第一鳍部和第二鳍部的顶角时，所述第一鳍部和第二鳍部侧壁和顶部表面的第三掩膜层未被刻蚀完，避免刻蚀工艺对鳍部结构平坦的顶部表面和侧壁表面造成损伤，避免影响器件的电学性能和稳定性。而将所述第一鳍部和第二鳍部的顶角刻蚀成圆弧形后，并利用热氧化工艺在所述暴露出的第一鳍部和第二鳍部的顶角位置形成牺牲氧化层，然后去除所述牺牲氧化层和第三掩膜层，使得最终形成的顶角变得更为圆滑。
请参考图6，在所述鳍部结构120表面形成栅介质层151，在所述栅介质层151表面形成栅电极152，所述栅介质层151和栅电极152构成栅极结构150。
其中，所述栅介质层151的材料为绝缘材料，例如氧化硅或高K介质；所述栅电极152的材料为多晶硅或金属。在本发明的实施例中，所述栅介质层为氧化硅，所述栅电极的材料为多晶硅。
本发明实施例中，所述栅极结构150的形成步骤包括：在所述绝缘层110表面、所述鳍部结构120表面形成栅介质材料层（未图示）；在所述栅介质材料层表面形成栅电极材料层（未图示）；对所述栅电极材料层、栅介质材料层进行刻蚀，形成横跨所述鳍部结构120的栅介质层151和位于所述栅介质层151表面的栅电极152。
需要说明的是，在本发明的实施例中，所述横跨鳍部结构120指的是覆盖在所述鳍部结构120的侧壁和顶部，包括覆盖在所述鳍部结构120中的第一鳍部135、第二鳍部145的侧壁和顶部表面。
形成所述栅极机构后，还包括：在所述栅极结构两侧的鳍部结构中形成源区（未图示）和漏区（未图示）。
本发明的实施例中，所述源区和漏区的形成步骤包括：在形成所述栅极机构之后，以所述栅极机构为掩膜，向所述伪栅极结构两侧的鳍部结构内掺杂离子，形成所述源区和漏区。
本发明实施例还提供了一种鳍式场效应晶体管，请参考图6，包括：基底100；位于所述基底100表面的绝缘层110，位于所述绝缘层110表面的鳍部结构120；所述鳍部结构120的顶部表面具有第一凹槽130，所述第一凹槽130侧壁的鳍部结构形成第一鳍部135；所述第一凹槽130底部表面具有第二凹槽140，所述第二凹槽140侧壁的鳍部结构形成第二鳍部145；所述第一鳍部的顶角136和第二鳍部的顶角146为圆弧形；位于所述鳍部结构120表面的栅极结构150；位于所述栅极结构150两侧的鳍部结构120中的源区和漏区。
由于所述鳍部结构的顶部表面被刻蚀形成若干个第一鳍部和第二鳍部，使得最终形成的鳍部结构的表面积远远大于现有的剖面形状为矩形的鳍部的表面积，有利于提高鳍式场效应晶体管的沟道区面积，从而有利于提高驱动电流。在其他实施例中，所述鳍部结构的顶部表面还可以被刻蚀形成第N鳍部，所述N为整数且大于等于2，从而可以进一步增大鳍式场效应晶体管的沟道区面积，从而有利于提高驱动电流。
且利用现有刻蚀工艺形成的第一鳍部、第二鳍部的顶角都为直角，由于尖端效应，所述直角处通过的电流较平面处通过的电流大，使得所述第一鳍部、第二鳍部的顶角处容易产生较多的热量，容易使得鳍式场效应晶体管发生烧毁，因此，将所述第一鳍部、第二鳍部的顶角变成圆弧形，能有效地避免部分沟道区的电流过大导致器件过热。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (23)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供基底，在所述基底表面形成鳍部结构，至少在所述鳍部结构两侧的基底表面形成绝缘层；
在所述鳍部结构顶部表面形成第一凹槽，所述第一凹槽侧壁的鳍部结构形成第一鳍部；
在所述第一凹槽底部表面形成第二凹槽，所述第二凹槽侧壁的鳍部结构形成第二鳍部；
将所述第一鳍部、第二鳍部的顶角变成圆弧形；
在所述鳍部结构表面形成栅极结构；
在所述栅极结构两侧的鳍部结构中形成源区和漏区。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，将所述第一鳍部、第二鳍部的顶角变成圆弧形的工艺为：利用热氧化工艺在所述鳍部结构表面形成氧化层，去除所述氧化层后，使得所述第一鳍部、第二鳍部的顶角变成圆弧形。
3.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，将所述第一鳍部、第二鳍部的顶角变成圆弧形的工艺为：采用包含氧气的干法刻蚀工艺对所述鳍部结构进行回刻蚀，利用所述氧气在鳍部结构表面形成氧化层后，利用刻蚀气体去除所述氧化层，使得所述第一鳍部、第二鳍部的顶角变成圆弧形。
4.如权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，所述刻蚀气体为HBr、HF、HCl、Cl2、F2、Br2其中一种或几种。
5.如权利要求2或3所述的鳍式场效应晶体管的形成方法，其特征在于，多次形成所述氧化层和去除所述氧化层，使得所述第一鳍部、第二鳍部的顶角变成圆弧形。
6.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，将所述第一鳍部、第二鳍部的顶角变成圆弧形的工艺为：利用等离子体刻蚀工艺对所述第一鳍部和第二鳍部的顶角进行等离子体轰击刻蚀，且所述等离子体轰击的方向与基底法线方向具有一定的角度，使得所述第一鳍部和第二鳍部的顶角被优先刻蚀，从而将所述第一鳍部和第二鳍部的顶角刻蚀成圆弧形。
7.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，将所述第一鳍部、第二鳍部的顶角变成圆弧形的工艺为：在所述鳍部结构表面形成第三掩膜层，所述第三掩膜层覆盖在所述第一鳍部和第二鳍部的表面；利用等离子体刻蚀工艺对所述第一鳍部和第二鳍部的顶角进行等离子体轰击刻蚀，且所述等离子体轰击的方向与基底法线方向具有一定的角度，使得所述第一鳍部和第二鳍部的顶角位置表面的第三掩膜层被优先刻蚀，直到暴露出所述第一鳍部和第二鳍部的顶角，并去除部分顶角，从而将所述第一鳍部和第二鳍部的顶角刻蚀成圆弧形。
8.如权利要求6或7所述的鳍式场效应晶体管的形成方法，其特征在于，将所述第一鳍部和第二鳍部的顶角刻蚀成圆弧形后，利用热氧化工艺在所述暴露出的第一鳍部和第二鳍部的顶角位置形成牺牲氧化层，然后去除所述牺牲氧化层，使得最终形成的顶角变得更为圆滑。
9.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述第一凹槽的具体工艺包括：在所述鳍部结构表面形成第一掩膜层，在所述第一掩膜层内形成第一开口，所述第一开口暴露出部分鳍部结构顶部表面，以所述第一掩膜层为掩膜，对所述鳍部结构顶部表面进行刻蚀，在所述鳍部结构顶部表面形成第一凹槽。
10.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述第二凹槽的具体工艺包括：在所述鳍部结构表面形成第二掩膜层，在所述第二掩膜层内形成第二开口，所述第二开口暴露出部分第一凹槽底部表面，以所述第二掩膜层为掩膜，对所述第一凹槽底部表面进行刻蚀，在所述第一凹槽底部表面形成第二凹槽。
11.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在一个所述第一凹槽底部表面形成至少两个第二凹槽。
12.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一凹槽的数量为一个或多个。
13.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述鳍部结构的具体工艺为：提供基底，对所述基底进行刻蚀，形成鳍部结构，在所述鳍部结构两侧的基底表面形成绝缘层。
14.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述鳍部结构的具体工艺为：提供基底，在所述基底表面形成绝缘层，在所述绝缘层表面形成半导体材料层，对所述半导体材料层进行刻蚀，直到暴露出所述绝缘层，形成鳍部结构。
15.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述鳍部结构的具体工艺为：提供绝缘体上硅衬底，所述绝缘体上硅衬底包括基底、位于基底表面的绝缘层和位于绝缘层表面的硅材料层，对所述硅材料层进行刻蚀，直到暴露出所述绝缘层，形成鳍部结构。
16.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：继续对所述第二凹槽进行刻蚀，依次类推，直到形成第N凹槽和第N鳍部，N为整数且大于等于2。
17.如权利要求16所述的鳍式场效应晶体管的形成方法，其特征在于，当所述鳍部结构位于绝缘层表面时，所述第N凹槽与绝缘层表面的间距足够小使得第N凹槽下方的鳍部结构形成全耗尽沟道区。
18.一种鳍式场效应晶体管，其特征在于，包括：基底；位于所述基底表面的鳍部结构；至少位于所述鳍部结构两侧的基底表面的绝缘层；所述鳍部结构的顶部表面具有第一凹槽，所述第一凹槽侧壁的鳍部结构形成第一鳍部；所述第一凹槽底部表面具有第二凹槽，所述第二凹槽侧壁的鳍部结构形成第二鳍部；所述第一鳍部和第二鳍部的顶角为圆弧形；位于所述鳍部结构表面的栅极结构；位于所述栅极结构两侧的鳍部结构中的源区和漏区。
19.如权利要求18所述的鳍式场效应晶体管，其特征在于，一个所述第一凹槽底部表面至少具有两个第二凹槽。
20.如权利要求18所述的鳍式场效应晶体管，其特征在于，所述第一凹槽的数量为一个或多个。
21.如权利要求18所述的鳍式场效应晶体管，其特征在于，还包括：所述第二凹槽底部表面具有第三凹槽，所述第三凹槽侧壁的鳍部结构形成第三鳍部，依次类推，所述鳍部结构还具有第N凹槽和第N鳍部，N为整数且大于等于2。
22.如权利要求21所述的鳍式场效应晶体管，其特征在于，当所述鳍部结构位于绝缘层表面时，所述第N凹槽与绝缘层表面的间距足够小使得第N凹槽下方的鳍部结构形成全耗尽沟道区。
23.如权利要求18所述的鳍式场效应晶体管，其特征在于，所述绝缘层位于所述基底表面，所述鳍部结构位于所述绝缘层表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210406252.5A CN103779220B (zh) | 2012-10-22 | 2012-10-22 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210406252.5A CN103779220B (zh) | 2012-10-22 | 2012-10-22 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103779220A true CN103779220A (zh) | 2014-05-07 |
| CN103779220B CN103779220B (zh) | 2016-05-25 |
Family
ID=50571341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210406252.5A Active CN103779220B (zh) | 2012-10-22 | 2012-10-22 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103779220B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170019193A (ko) * | 2015-08-11 | 2017-02-21 | 삼성전자주식회사 | 반도체 장치 |
| CN107017283A (zh) * | 2015-09-18 | 2017-08-04 | 三星电子株式会社 | 包括鳍型场效应晶体管结构的半导体器件 |
| CN107123598A (zh) * | 2016-02-25 | 2017-09-01 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060063332A1 (en) * | 2004-09-23 | 2006-03-23 | Brian Doyle | U-gate transistors and methods of fabrication |
| CN101043031A (zh) * | 2006-03-23 | 2007-09-26 | 海力士半导体有限公司 | 具有充裕驱动电流和减小结漏电流的半导体器件 |
| US20100279497A1 (en) * | 2007-12-10 | 2010-11-04 | Hynix Semiconductor Inc. | Method for Manufacturing Semiconductor Device with a Recessed Channel |
-
2012
- 2012-10-22 CN CN201210406252.5A patent/CN103779220B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060063332A1 (en) * | 2004-09-23 | 2006-03-23 | Brian Doyle | U-gate transistors and methods of fabrication |
| CN101043031A (zh) * | 2006-03-23 | 2007-09-26 | 海力士半导体有限公司 | 具有充裕驱动电流和减小结漏电流的半导体器件 |
| US20100279497A1 (en) * | 2007-12-10 | 2010-11-04 | Hynix Semiconductor Inc. | Method for Manufacturing Semiconductor Device with a Recessed Channel |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170019193A (ko) * | 2015-08-11 | 2017-02-21 | 삼성전자주식회사 | 반도체 장치 |
| CN106684147A (zh) * | 2015-08-11 | 2017-05-17 | 三星电子株式会社 | 半导体器件 |
| CN106684147B (zh) * | 2015-08-11 | 2021-05-18 | 三星电子株式会社 | 半导体器件 |
| KR102336787B1 (ko) | 2015-08-11 | 2021-12-07 | 삼성전자주식회사 | 반도체 장치 |
| CN107017283A (zh) * | 2015-09-18 | 2017-08-04 | 三星电子株式会社 | 包括鳍型场效应晶体管结构的半导体器件 |
| CN107017283B (zh) * | 2015-09-18 | 2021-08-31 | 三星电子株式会社 | 包括鳍型场效应晶体管结构的半导体器件 |
| CN107123598A (zh) * | 2016-02-25 | 2017-09-01 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103779220B (zh) | 2016-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5299927B2 (ja) | Ｕゲートトランジスタ製造方法 | |
| US10134761B2 (en) | Semiconductor device and FinFET transistor | |
| TWI544529B (zh) | 鰭狀場效電晶體裝置與其形成方法 | |
| US10431671B2 (en) | Fin field-effect transistor | |
| KR101372603B1 (ko) | 핀 전계 효과 트랜지스터의 게이트 스택 | |
| US10714613B2 (en) | Semiconductor device | |
| US10312333B2 (en) | Fin-type semiconductor device | |
| CN103187439B (zh) | 半导体结构及其形成方法、cmos及其形成方法 | |
| CN107731918B (zh) | 半导体结构及其制造方法 | |
| CN103579074A (zh) | 半导体结构的形成方法 | |
| US10714469B2 (en) | Electrostatic discharge protection structure | |
| US20220181482A1 (en) | Semiconductor device | |
| KR100541054B1 (ko) | 하드마스크 스페이서를 채택하여 3차원 모오스 전계효과트랜지스터를 제조하는 방법 | |
| CN103779220A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN107045979A (zh) | 半导体结构的形成方法 | |
| CN103367153B (zh) | 鳍式场效应管及其形成方法 | |
| CN103730367A (zh) | 半导体器件制造方法 | |
| CN113838934A (zh) | 半导体结构及其形成方法 | |
| CN103794499A (zh) | 鳍式场效应管及其形成方法 | |
| CN103094112B (zh) | 鳍式晶体管的鳍部的形成方法 | |
| CN102956701B (zh) | 鳍式场效应管的结构及形成方法 | |
| US10978577B2 (en) | Semiconductor devices and fabrication methods thereof | |
| CN112786452B (zh) | 半导体结构及其形成方法 | |
| CN103021857B (zh) | 多栅极场效应晶体管的制造方法 | |
| CN107492501B (zh) | 鳍式场效应管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160829 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: SMIC new IC technology research and development (Shanghai) Co., Ltd. Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |