CN105807839A - 稳压器 - Google Patents

Abstract

以简单的电路结构提供保护电路不会发生误动作、且到保护电路启动为止的延迟时间较短的稳压器。其结构，具备：保护电路，当检测到稳压器的异常时控制输出晶体管；第一恒流电路，向保护电路供给动作电流；以及检测电路，检测流过输出晶体管的输出电流并控制第一恒流电路，检测电路以既定的基准电流值检测输出电流，保护电路控制输出晶体管，以使输出电流不会低于基准电流值。

Description

稳压器

技术领域

本发明涉及稳压器，更具体涉及轻负载时停止动作的低消耗电流的保护电路。

背景技术

图5示出具备现有的保护电路的稳压器的电路图。

现有的稳压器具备：基准电压电路101；误差放大器102；输出晶体管106；电阻107及108；PMOS晶体管104；恒流电路105；电阻111；电容112；保护电路103及其恒流电路113；VDD端子109；VSS端子100；以及输出端子110。

PMOS晶体管104和恒流电路105构成进行输出电流的检测的输出电流检测电路。在输出端子110连接重负载并且输出电流较大时，输出电流检测电路输出检测信号。若输出检测信号，则在恒流电路113流过恒流而保护电路103导通。而且，保护电路103输出对应于检测信号的既定的信号。在输出端子110连接轻负载并且输出电流较小时，输出电流检测电路停止恒流电路113的电流而使保护电路103截止。因此，稳压器在轻负载时消耗电流少。

构成低通滤波器的电阻111和电容112，在电源电压的变动较大时防止保护电路103误动作。

现有技术文献

专利文献

专利文献1：日本特开2011－242945号公报。

发明内容

发明要解决的课题

具备现有的保护电路的稳压器，在轻负载时停止恒流电路113的电流而使保护电路103的动作停止，因此存在会反复保护电路103的导通控制和截止控制这一课题。在轻负载时使保护电路103截止的控制，通过电阻111和电容112的低通滤波器能够放慢，因此，如果在此期间保护电路103的输出变为解除输出晶体管106的截止的逻辑，可以不让上述的反复发生。

然而，在从轻负载急剧变化到重负载的情况下，保护电路103必须迅速开始动作时，与低通滤波器有关的延迟时间作为到恒流电路113开始启动为止的时间会进一步增大上述的延迟。因此，在从轻负载急剧变化到重负载的情况下保护电路103的动作的开始延迟恒流电路113的启动时间。

现有的具备仅用低通滤波器的保护电路的稳压器，其课题解决成为保护电路103的动作开始的延迟和综合调整（trade-off），并不是根本的解决方案。

本发明鉴于上述课题而成，以简单的电路结构提供保护电路不会发生误动作、且到保护电路启动为止的延迟时间较短的稳压器。

用于解决课题的方案

为了解决现有的课题，本发明的稳压器设为如下的结构。

该结构，具备：保护电路，当检测到稳压器的异常时控制输出晶体管；第一恒流电路，向保护电路供给动作电流；以及检测电路，检测流过输出晶体管的输出电流并控制第一恒流电路，检测电路以既定的基准电流值检测输出电流，保护电路控制输出晶体管，以使输出电流不会低于基准电流值。

发明效果

本发明的稳压器，在检测到重负载时流过输出晶体管的输出电流能调整为不会成为检测电流以下，因此保护电路不会引起误动作，且能够缩短到保护电路启动为止的时间。

附图说明

[图1]是本实施方式的稳压器的电路图。

[图2]是示出本实施方式的稳压器的其他示例的电路图。

[图3]是示出本实施方式的稳压器的其他示例的电路图。

[图4]是示出本实施方式的稳压器的其他示例的电路图。

[图5]是现有的稳压器的电路图。

具体实施方式

图1是本实施方式的稳压器的电路图。本实施方式的稳压器为了消除轻负载时停止了保护电路203的动作之际产生的反复的误动作，保护电路203以使输出晶体管106在不低于与PMOS晶体管104和恒流电路105有关的输出电流检测的阈值的范围将输出电流抑制为较小的方式工作。

本实施方式的稳压器，由基准电压电路101、误差放大器102、输出晶体管106、分压电阻107及108、保护电路203、第一恒流电路113、PMOS晶体管104、第二恒流电路105构成。保护电路203，由检测部212及成为输出部的PMOS晶体管213和PMOS晶体管214构成。

输出晶体管106，漏极与输出端子110连接，源极与VDD端子109连接，栅极与误差放大器102的输出连接。分压电阻107及108，串联连接在输出端子110与VSS端子100之间。误差放大器102，在同相输入端子连接有电阻107与电阻108的接点，在反相输入端子连接有基准电压电路101的输出。PMOS晶体管104，漏极与第二恒流电路105连接，源极与VDD端子109连接，栅极与误差放大器102的输出连接。第二恒流电路105的另一端与VSS端子100连接。保护电路203和第一恒流电路113，在VDD端子109与VSS端子100之间串联连接。保护电路203的输出，与输出晶体管106的栅极连接。

检测部212，输出端子与PMOS晶体管214的栅极连接。PMOS晶体管213，源极与VDD端子109连接，栅极和漏极与PMOS晶体管214的源极连接。PMOS晶体管214，漏极与误差放大器102的输出连接。

保护电路203的功能为例如过电流保护、或冲击电流限制、或过热保护等。在过电流保护的情况下，检测部212检测流过输出晶体管106的输出电流Iout。在冲击电流限制的情况下，检测部212检测VDD端子109的电源电压的上升。在过热保护的情况下，检测输出晶体管106中损耗所伴随的发热。

接着，对本实施方式的稳压器的动作进行叙述。

将基准电压电路101输出的基准电压Vref和用分压电阻107及108对输出端子110的输出电压进行分压后的反馈电压Vfb向误差放大器102输入。误差放大器102，以对输入的误差进行放大后的电压控制输出晶体管106的栅极，使输出电压Vout恒定。第一恒流电路113，使动作电流流过保护电路203。PMOS晶体管104，对流过输出晶体管106的输出电流Iout进行电流镜像而流过电流Isens。第二恒流电路105，流过电流Iref。PMOS晶体管104和第二恒流电路105，构成检测输出电流Iout的电流的输出电流检测电路。过电流检测电路，比较电流Isens和电流Iref，在输出电流Iout相对于既定的电流较大的情况下输出过电流检测信号。第一恒流电路113，在接收过电流检测信号时流过电流使保护电路203动作，若未接收过电流检测信号则停止电流使保护电路203停止。保护电路203在停止时，以输出晶体管106能动作的方式输出高阻抗。

在此，检测电流Iact是通过PMOS晶体管104和第二恒流电路105检测时的成为基准的电流，由下式表示。

Iact＝Iout/Isens×Iref

保护电路203，以维持过电流检测电路检测到过电流的状态的方式控制输出晶体管106。即，维持Iout＞Iact，并且，以尽可能使输出电流Iout减少到接近检测电流Iact的方式进行控制。而且，检测电流Iact设为充分小，以对保护电路203发挥保护功能不会成为问题。例如，在过电流保护或冲击电流限制的情况下，将检测电流Iact设为与原来要限制的电流相比充分小。另外，在过热保护的情况下，即便流过检测电流Iact的电流也将检测电流Iact设为较小，以将内部发热抑制到几℃的程度。

接着，对保护电路203控制输出晶体管106时，以使输出电流Iout不低于检测电流Iact的方式进行控制的方法进行叙述。

PMOS晶体管213和PMOS晶体管214，在VDD端子109与输出晶体管106的栅极之间串联连接。串联连接的顺序也可以与图1所示的示例相反。PMOS晶体管214成为如下形式，即与输出晶体管106的栅极连接而使该节点的电压上升，但输出晶体管106的栅极－源极间电压残留PMOS晶体管213的漏极－源极间电压的量。由此，流过输出晶体管106的输出电流能调整为不会成为检测电流Iact以下。

如以上说明的那样，依据本实施方式的稳压器，由于检测到重负载时流过输出晶体管106的输出电流能调整为不会成为检测电流Iact以下，所以使得控制保护电路203的动作/停止的电路不需要低通滤波器。因此，输出电流从轻负载变化到重负载时的检测响应变快。

图2是示出本实施方式的稳压器的其他示例的电路图。

图2的稳压器中，通过使输出电流Iout检测的阈值带有滞后，进一步降低输出电流从较大的状态变小时的阈值，从而保护电路203能够将流过PMOS晶体管104的输出电流抑制为较小。

图2的稳压器，追加了与PMOS晶体管104并联的PMOS晶体管209和在PMOS晶体管104的漏极与PMOS晶体管209的漏极之间的开关210。开关210，在输出电流Iout较小时截止，在检测到输出电流Iout变大时导通。而且，检测到输出电流Iout变小时截止。

将流过PMOS晶体管209的电流设为Isens2的情况下，开关210导通时和截止时的各个检测电流Iact1和Iact2由下式表示。

Iact1＝Iout/（Isens＋Isens2）×Iref

Iact2＝Iout/Isens×Iref

当输出电流Iout较小时，以检测电流Iact2检测输出电流Iout。若输出电流Iout大于检测电流Iact2，则开关210导通。因此，当输出电流Iout较大时，以检测电流Iact1检测。即，成为使输出电流Iout检测的阈值带有滞后、能将检测电流Iact1设定为较小的结构。通过这样设定，当通过保护电路203使流过输出晶体管106的电流减少至检测电流Iact时，只要不成为更轻负载，就不会停止保护电路203，因此能够更加防止上述的反复引起的误动作。

图3是示出本实施方式的稳压器的其他示例的电路图。

图3的稳压器，是使输出电流Iout检测的阈值带有滞后的其他结构例。即使这样构成，也能够得到与图2的稳压器同样的效果。

图4是示出本实施方式的稳压器的其他示例的电路图。

图4的稳压器，检测输出电流Iout从轻负载成为重负载的瞬间，暂时增大用于使保护电路203动作的恒流源113的电流，从而使检测后的保护电路203的动作高速化。

图4的稳压器，还具备升压电路400。升压电路400，具备：PMOS晶体管403；构成电流反射镜电路404的NMOS晶体管405、406；构成高通滤波器的电阻401、电容402。

电阻401，一端与VDD端子109连接，另一端与电容402的一端连接。电容402，另一端与误差放大器102的输出连接。PMOS晶体管403，源极与VDD端子109连接，栅极与高通滤波器的输出端子即电阻401和电容402的连接点连接。NMOS晶体管405，漏极及栅极与PMOS晶体管403的漏极连接，源极与VSS端子100连接。NMOS晶体管406，栅极与NMOS晶体管405的栅极及漏极连接，漏极与第一恒流电路113连接，源极与VSS端子100连接。

接着，对图4的稳压器的动作进行叙述。基本的动作与图1的稳压器相同。

在从Iout＜Iact的轻负载时急剧变化到成为Iout＞Iact的重负载的情况下，使保护电路203动作的第一恒流电路113从停止状态启动。然而，在到第一恒流电路113启动为止发生延迟时间。因此，利用升压电路400来使第一恒流电路113高速上升，从而缩短到保护电路203启动为止的延迟时间。

升压电路400，用高通滤波器通过误差放大器102的输出信号检测出急剧变化到重负载。而且，通过使电流暂时流过与第一恒流电路113并联连接的电流路径，使保护电路203的动作高速进行。即，可以缩短到保护电路203启动为止的延迟时间。

此外，虽然以通过误差放大器102的输出信号检测出急剧变化到重负载的结构说明了升压电路400，但只要能检测出急剧变化到重负载，就不限于该结构。

另外，在第一恒流电路113与VDD端子109连接的情况下，将PMOS晶体管403的漏极直接连接到第一恒流电路113即可，不再需要电流反射镜电路404。

如以上说明的那样，本发明的稳压器的保护电路203，设为在检测到应该保护的状态时，以使输出晶体管106不完全截止的方式进行控制的结构，因此保护电路203不会出现反复动作和停止的误动作，且能够缩短到保护电路203启动为止的时间。

此外，关于升压电路400，说明了对图1的电路附加的结构，但是对图2或图3的电路附加也能得到同样的效果。

标号说明

101基准电压电路；102误差放大器；103、203保护电路；105、113、211恒流电路；212检测部；400升压电路。

Claims (5)

1.一种稳压器，通过放大基准电压和反馈电压的误差来控制输出晶体管，输出既定的输出电压，其特征在于，具备：

保护电路，当检测到所述稳压器的异常时控制所述输出晶体管；

第一恒流电路，向所述保护电路供给动作电流；以及

检测电路，检测流过所述输出晶体管的输出电流，控制所述第一恒流电路，

所述检测电路，以既定的基准电流值检测所述输出电流，

所述保护电路，控制所述输出晶体管，以使所述输出电流不低于所述基准电流值。

2.如权利要求1所述的稳压器，其特征在于，

所述保护电路，具备：

检测部，检测所述稳压器的异常；以及

第一晶体管和第二晶体管，在所述输出晶体管的栅极－源极间串联连接，

在所述第二晶体管响应所述检测部的输出而导通时，所述输出晶体管的栅极－源极间电压残留所述第一晶体管的漏极－源极间电压的量。

3.如权利要求2所述的稳压器，其特征在于，

所述检测电路，具备：

第三晶体管及第二恒流电路，在所述输出晶体管的源极与VSS端子之间串联连接；以及

与所述第三晶体管并联的第四晶体管和开关，

所述既定的基准电流值，以从所述输出电流较大的状态变小时的第二基准电流值小于从所述输出电流较小的状态变大时的第一基准电流值的方式控制所述开关。

4.如权利要求2所述的稳压器，其特征在于，

所述检测电路，具备：

第三晶体管及第二恒流电路，在所述输出晶体管的源极与VSS端子之间串联连接；以及

与所述第二恒流电路并联的第三恒流电路及开关，

所述既定的基准电流值，以从所述输出电流较大的状态变小时的第二基准电流值小于从所述输出电流较小的状态变大时的第一基准电流值的方式控制所述开关。

5.如权利要求1至4中任一项所述的稳压器，其特征在于，

还具备升压电路，该升压电路检测出急剧变化到重负载，通过该检测使所述保护电路的动作电流增大。