CN105742350A - 半导体器件结构及其制备方法 - Google Patents

半导体器件结构及其制备方法 Download PDF

Info

Publication number
CN105742350A
CN105742350A CN201410747758.1A CN201410747758A CN105742350A CN 105742350 A CN105742350 A CN 105742350A CN 201410747758 A CN201410747758 A CN 201410747758A CN 105742350 A CN105742350 A CN 105742350A
Authority
CN
China
Prior art keywords
semiconductor device
dielectric layer
metal structure
device structure
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410747758.1A
Other languages
English (en)
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410747758.1A priority Critical patent/CN105742350A/zh
Publication of CN105742350A publication Critical patent/CN105742350A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件结构及其制备方法，可基于传统工艺的基础上制备设置有金属结构的半导体器件，于金属结构制备步骤完成后，先于该金属结构的上表面制备一材质为锰的化合物的保护薄膜，再于该金属结构上制备保护层，即通过在金属结构与保护层之间设置含锰的保护薄膜，能够有效的降低金属结构与介质层之间出现的小丘缺陷，进而提高金属结构的电子迁移性能及产品的良率。

Description

半导体器件结构及其制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件结构及其制备方法。
背景技术
目前，在半导体器件的后道工序(Back-EndOfLine，简称BEOL)中，在形成的金属结构上制备保护层(caplayer)时，金属结构与保护层之间的界面易形成小丘缺陷(hillockissue)，例如铜金属层上制备掺碳的氮化硅层(nitridedopedcarbon，简称NDC)时，铜金属层与NDC层的界面上产生的小丘状凸起，会导致该铜金属层电子迁移失效(electromigrationfailure)，进而影响器件性能及良率。
发明内容
针对上述技术问题，虽然也可通过在金属层表面依次形成两层介质层，即先利用低温的沉积工艺在金属层制备第一介质层后，再采用高温的沉积工艺在第一介质层之上形成第二介质层，进而来以减少介质层与金属层之间小丘缺陷，但其工艺复杂，且难以控制，进而使得工艺成本较高，故本申请提供了一种半导体器件结构，包括：
半导体衬底；
介质层，设置于所述半导体衬底之上；
金属结构，嵌入设置于所述介质层中，且所述金属结构的上表面与所述介质层的上表面齐平；
保护层，覆盖所述介质层的上表面；
保护薄膜，设置于所述金属结构与所述保护之间，以隔离所述金属结构和所述保护层；
其中，所述保护薄膜的材质为锰的化合物。
上述的半导体器件结构，其中，所述锰的化合物为十羰基二锰(Decacarbonyldimanganese)和/或甲基环戊二烯基三羰基锰(Methylcyclopentadienylmanganese)等。
上述的半导体器件结构，其中，所述保护薄膜的厚度为
上述的半导体器件结构，其中，采用自加热、等离子化学气相沉积、原子层沉积或化学方法制备所述保护薄膜。
上述的半导体器件结构，其中，所述金属结构的材质为铜。
上述的半导体器件结构，其中，还包括：
底部保护层，覆盖所述半导体衬底的上表面；
层间介质层，覆盖所述底部保护层的上表面，且所述介质层覆盖所述层间介质层的上表面。
本申请还记载了一种制备半导体器件结构的方法，所述方法包括：
提供一半导体衬底；
于所述半导体衬底之上制备一介质层后，刻蚀所述介质层至所述半导体衬底的表面，以形成凹槽；
制备金属层充满所述凹槽后，平坦化所述金属层至所述介质层的上表面，以形成上表面与所述介质层齐平的金属结构；
于所述金属结构的上表面形成一保护薄膜后，沉积保护层覆盖所述介质层和所述保护薄膜的上表面；
其中，所述保护薄膜的材质为锰的化合物。
上述的制备半导体器件结构的方法，其中，所述锰的化合物为十羰基二锰和/或甲基环戊二烯基三羰基锰。
上述的制备半导体器件结构的方法，其中，所述保护薄膜的厚度为
上述的制备半导体器件结构的方法，其中，采用自加热、等离子化学气相沉积、原子层沉积或化学方法制备所述保护薄膜。
上述的制备半导体器件结构的方法，其中，所述金属结构的材质为铜。
综上所述，由于采用了上述技术方案，本专利申请记载了一种半导体器件结构及其制备方法，可应用于制造半导体器件的后道工序中，基于传统工艺的基础上制备设置有金属结构的半导体器件，于金属结构制备步骤完成后，先于该金属结构的上表面制备一材质为锰的化合物的保护薄膜，再于该金属结构上制备保护层，即通过在金属结构与保护层之间设置含锰的保护薄膜，能够有效的降低金属结构与介质层之间出现的小丘缺陷，进而提高金属结构的电子迁移性能及产品的良率。
附图说明
图1～3是本申请实施例一中制备半导体器件结构的方法的流程结构示意图；
图4是本申请实施例二中半导体器件结构的结构示意图。
具体实施方式
本申请一种半导体器件结构及其制备方法，可应用于基于传统的BEOL工艺制备的包括有金属结构的半导体器件中，以有效的降低金属结构与介质层之间的界面出现小丘缺陷的风险，提高金属结构的电子迁移性能。
下面结合附图对本发明的具体实施方式作进一步的说明:
实施例一
图1～3是本申请实施例一中制备半导体器件结构的方法的流程结构示意图；如图1～3所示，本实施例可基于传统半导体器件制备的后道工艺，具体的：
如图1所示，提供一半导体衬底11，该半导体衬底11中可设置有多层结构，例如该半导体衬底11的顶部区域中可设置有底部金属层(图中未标示)；继续在该半导体衬底11的上表面按照从下至上顺序依次制备底部NDC层12、层间介质层13和介质层(如超低介电常数介质层(ultralow-k，简称ULK))14后，刻蚀介质层14至半导体衬底11的上表面(如可将上述底部金属层的表面予以暴露)，形成凹槽结构(如互连线凹槽、接触孔凹槽等用于形成金属结构的凹槽)，并于该凹槽中充满金属层(该金属层的材质可为铜等金属)后，继续对该金属层进行平坦化处理(如化学机械研磨等)至介质层14的上表面，进而形成依次贯穿介质层14、层间介质层13和NDC层12的金属结构15(上述的底部金属层可通过该金属结构15与外部结构连接)。
如图2所示，基于上述图1所示结构的基础上，可采用选择型沉积工艺(selectivelydepositing)于金属结构15的上表面沉积一层材质为锰的化合物的保护薄膜(caplayer)16；由于锰的化合物与金属结构15之间具有良好的结合能力，不会在其与金属结构15的交界面形成注入小丘状凸起之类的缺陷，使得金属结构15能够保持良好的电子迁移特性。
优选的，上述锰的化合物可为十羰基二锰和/或甲基环戊二烯基三羰基锰等包含锰的有机或无机化合物(Mninorganicororganiccompound)；保护薄膜16的厚度可为(如 或等)。
优选的，可通过采用自加热(thermalheat)、等离子化学气相沉积(PECVD)、原子层沉积(ALD)或化学方法(chemicalmethod)等工艺来选择性的于金属结构15上制备保护薄膜16。
如图3所示，基于上述图2所示结构的基础上，沉积材质为NDC的保护层17，以覆盖上述介质层14的上表面、保护薄膜16的上表面及其侧壁；由于保护薄膜16将金属结构15与保护层隔离，而锰的化合物与诸如铜等金属之间接触性能优良，进而有效的避免了传统的介质层14与金属结构15直接接触而产生的丘状凸起缺陷，进而有效的提高了金属结构15的电子迁移性能。
实施例二
图4是本申请实施例二中半导体器件结构的结构示意图；可采用上述实施例一中制备半导体器件结构的方法来制备本实施例中的半导体器件结构，具体的：
如图4所示，本实施例中的一种半导体器件结构，包括半导体衬底21，该半导体衬底21中可设置有多层结构，例如该半导体衬底21的顶部区域中可设置有底部金属层(图中未标示)；上述的半导体衬底21的上表面按照从下至上顺序设置有底部NDC层22、层间介质层23和介质层(如超低介电常数介质层(ultralow-k，简称ULK))24后，金属结构(如互连线凹槽、接触孔凹槽等)25从介质层24的上表面依次贯穿该介质层24、层间介质层13和NDC层12至金属结构15的上表面。
进一步的，保护层27覆盖上述介质层24的上表面，且在金属结构25与保护层27之间设置有保护薄膜26，该保护薄膜26将上述的金属结构25与保护层27隔离，以有效的避免金属结构25与保护层27接触而形成诸如丘状凸起等缺陷，进而提高金属结构25的电子迁移性能。
优选的，上述的保护薄膜26的材质为锰的化合物，如十羰基二锰和/或甲基环戊二烯基三羰基锰等包含锰的有机或无机化合物(Mninorganicororganiccompound)，且该保护薄膜26的厚度可为 (如或等)。
优选的，上述的金属结构25的材质可为铜、钨等金属，且可采用诸如自加热(thermalheat)、等离子化学气相沉积(PECVD)、原子层沉积(ALD)或化学方法(chemicalmethod)等工艺来选择性的于金属结构25上制备保护薄膜26。
综上，由于采用了上述技术方案，本申请公开的一种半导体器件结构及其制备方法，可应用于制造半导体器件的后道工序中，基于传统工艺的基础上制备设置有金属结构的半导体器件，于金属结构制备步骤完成后，先于该金属结构的上表面制备一材质为锰的化合物的保护薄膜，再于该金属结构上制备保护层，即通过在金属结构与保护层之间设置含锰的保护薄膜，能够有效的降低金属结构与介质层之间出现的小丘缺陷，进而提高金属结构的电子迁移性能及产品的良率。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各中变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (11)

1.一种半导体器件结构，其特征在于，包括：
半导体衬底；
介质层，设置于所述半导体衬底之上；
金属结构，嵌入设置于所述介质层中，且所述金属结构的上表面与所述介质层的上表面齐平；
保护层，覆盖所述介质层的上表面；
保护薄膜，设置于所述金属结构与所述保护之间，以隔离所述金属结构和所述保护层；
其中，所述保护薄膜的材质为锰的化合物。
2.根据权利要求1所述的半导体器件结构，其特征在于，所述锰的化合物为十羰基二锰和/或甲基环戊二烯基三羰基锰。
3.根据权利要求1所述的半导体器件结构，其特征在于，所述保护薄膜的厚度为
4.根据权利要求1所述的半导体器件结构，其特征在于，采用自加热、等离子化学气相沉积、原子层沉积或化学方法制备所述保护薄膜。
5.根据权利要求1所述的半导体器件结构，其特征在于，所述金属结构的材质为铜。
6.根据权利要求1所述的半导体器件结构，其特征在于，还包括：
底部保护层，覆盖所述半导体衬底的上表面；
层间介质层，覆盖所述底部保护层的上表面，且所述介质层覆盖所述层间介质层的上表面。
7.一种制备半导体器件结构的方法，其特征在于，所述方法包括：
提供一半导体衬底；
于所述半导体衬底之上制备一介质层后，刻蚀所述介质层至所述半导体衬底的表面，以形成凹槽；
制备金属层充满所述凹槽后，平坦化所述金属层至所述介质层的上表面，以形成上表面与所述介质层齐平的金属结构；
于所述金属结构的上表面形成一保护薄膜后，沉积保护层覆盖所述介质层和所述保护薄膜的上表面；
其中，所述保护薄膜的材质为锰的化合物。
8.根据权利要求7所述的制备半导体器件结构的方法，其特征在于，所述锰的化合物为十羰基二锰和/或甲基环戊二烯基三羰基锰。
9.根据权利要求7所述的制备半导体器件结构的方法，其特征在于，所述保护薄膜的厚度为
10.根据权利要求7所述的制备半导体器件结构的方法，其特征在于，采用自加热、等离子化学气相沉积、原子层沉积或化学方法制备所述保护薄膜。
11.根据权利要求7所述的制备半导体器件结构的方法，其特征在于，所述金属结构的材质为铜。
CN201410747758.1A 2014-12-08 2014-12-08 半导体器件结构及其制备方法 Pending CN105742350A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410747758.1A CN105742350A (zh) 2014-12-08 2014-12-08 半导体器件结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410747758.1A CN105742350A (zh) 2014-12-08 2014-12-08 半导体器件结构及其制备方法

Publications (1)

Publication Number Publication Date
CN105742350A true CN105742350A (zh) 2016-07-06

Family

ID=56238116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410747758.1A Pending CN105742350A (zh) 2014-12-08 2014-12-08 半导体器件结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105742350A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005417A (zh) * 2009-09-01 2011-04-06 台湾积体电路制造股份有限公司 用于铜柱结构的自对准保护层
US20110136339A1 (en) * 2007-10-16 2011-06-09 International Business Machines Corporation Conductor structure including manganese oxide capping layer
US20110285024A1 (en) * 2010-05-21 2011-11-24 Toshiba America Electronic Components, Inc. Semiconductor device and manufacturing method thereof
CN102543845A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110136339A1 (en) * 2007-10-16 2011-06-09 International Business Machines Corporation Conductor structure including manganese oxide capping layer
CN102005417A (zh) * 2009-09-01 2011-04-06 台湾积体电路制造股份有限公司 用于铜柱结构的自对准保护层
US20110285024A1 (en) * 2010-05-21 2011-11-24 Toshiba America Electronic Components, Inc. Semiconductor device and manufacturing method thereof
CN102543845A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
CN202930362U (zh) 一种半导体器件
US20070218677A1 (en) Method of Forming Self-Aligned Air-Gaps Using Self-Aligned Capping Layer over Interconnect Lines
CN103579092B (zh) 半导体器件及其制造方法
CN102881638B (zh) 一种带有空气间隙的大马士革工艺
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
JP2013530519A5 (zh)
US20150091172A1 (en) Pore sealing techniques for porous low-k dielectric interconnect
US9224691B2 (en) Semiconductor device contact structures
US9384996B2 (en) Method for manufacturing semiconductor device and device manufactured by the same
CN103066014B (zh) 一种铜/空气隙的制备方法
CN102446823A (zh) 一种大马士革制造工艺
CN102983098A (zh) 后栅工艺中电极和连线的制造方法
CN107591389A (zh) 内牺牲间隔件的互连
CN102412191B (zh) 可检测大马士革籽晶层和阻挡层的透射电镜样品制备方法
US8610275B2 (en) Semiconductor contact structure including a spacer formed within a via and method of manufacturing the same
CN105742350A (zh) 半导体器件结构及其制备方法
CN102543854A (zh) 一种消除铜互连结构中铜凸起缺陷的方法
CN102354684A (zh) 布线结构的形成方法
CN104851835A (zh) 金属互连结构及其形成方法
CN103151303A (zh) 形成大马士革铜金属层的方法
CN103247601B (zh) 铜互连结构及其制造方法
CN102420177A (zh) 一种超厚顶层金属的双大马士革工艺制作方法
CN103794545B (zh) 一种制作金属互连线的方法
CN105336676B (zh) 接触插塞的形成方法
CN103137543A (zh) 实现浅沟槽隔离的工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160706