CN105742154B - 外延硅晶片的制造方法 - Google Patents

外延硅晶片的制造方法 Download PDF

Info

Publication number
CN105742154B
CN105742154B CN201510982956.0A CN201510982956A CN105742154B CN 105742154 B CN105742154 B CN 105742154B CN 201510982956 A CN201510982956 A CN 201510982956A CN 105742154 B CN105742154 B CN 105742154B
Authority
CN
China
Prior art keywords
silicon wafer
epitaxial
epitaxial layer
film thickness
peripheral part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510982956.0A
Other languages
English (en)
Other versions
CN105742154A (zh
Inventor
广濑健
辻雅之
木村文彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN105742154A publication Critical patent/CN105742154A/zh
Application granted granted Critical
Publication of CN105742154B publication Critical patent/CN105742154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

利用具备基座(20)和加热环(30)的外延生长装置的外延硅晶片的制造方法，其特征在于，将硅晶片(W)的表面位置(b)设为比所述基座(20)的外周部的表面位置(c)高，并将所述硅晶片(W)的表面位置(b)设为比所述加热环(30)的表面位置(a)低，且调整所述硅晶片(W)的表面位置(b)与所述加热环(30)的表面位置(a)的差(b‑a)，来控制形成于所述硅晶片(W)的<110>取向的外周部的外延层的膜厚与形成于所述硅晶片(W)的<100>取向的外周部的外延层的膜厚的差。

Description

外延硅晶片的制造方法
技术领域
本发明涉及外延硅晶片的制造方法。
背景技术
近年来，在MPU、闪存等高性能器件和MOS FET、IGBT等高性能功率器件中使用外延硅晶片。另一方面，随着器件的高集成化，为了半导体基板的高品质化，同时为了微细化图案的制作，高平坦化特别受到重视。
要求高平坦度的硅晶片的外延生长中，通过单片处理来实现膜厚均匀性的提高。另外，通过用隔板等控制外延生长用的气体的流动，可以进一步实现膜厚的均匀化。
但是，在硅晶片的外周部，由于晶体取向的差异所导致的外延层的生长速度的差异，产生外延层的形成膜厚的变化，难以实现在硅晶片外周部的外延层的膜厚的均匀化。作为其解决方法，公开了如下技术：对应于在半导体晶片的外周部的晶体取向的随着基座的水平旋转的周期性变化，使基座相对于其载置面在垂直方向周期性地上下运动(参照文献1：日本特开2014-67955号公报)。
另外，公开了如下基座，其具备载置有晶片的晶片载置部，以围着其边缘的状态设置的外周部，和设置于外周部的、控制在所载置的晶片的外周部的气相生长的速度的气相生长控制部(参照文献2：国际公开第2007/091638号，文献3：日本特开2007-294942号公报)。
然而，在上述文献1中，例如在晶体取向为(100)取向的硅晶片的情况下，每旋转45度必须上下运动基座。由此，随着基座的上下运动，认为基座附近的原料气体流动混乱，或硅晶片轻微振动。由此，遍及硅晶片的整面所形成的外延层的膜厚可能变得不均匀。
另外，在上述文献2、3中，必须对应于晶片的外周部的晶体取向准备复杂形状的基座，有基座加工成本增大等问题。
发明内容
本发明的目的在于，提供使在硅晶片的外周部的外延层的膜厚用更简便的方法得以均匀化的外延硅晶片的制造方法。
用图1、图2，来说明在硅晶片的(100)面上使外延层生长时，外延层的生长速度在外周部依赖于硅晶片W的晶体取向的原因。
如图2中所示，以硅晶片W的<110>取向为基准晶体取向W1。图2的<110>取向在图1中对应于0度(360度)、90度、180度及270度，图2的<100>取向对应于图1中的45度、135度、225度及315度。另外，图1表示自外延硅晶片的外周端起分别朝向中心侧2mm的位置的圆周方向的外延层的膜厚分布(Profile)。
如图1中所示，在<100>取向的外周部，外延层的膜厚薄，与之相对，在<110>取向的外周部，外延层的膜厚厚，在外周部的外延层的膜厚在圆周方向上发生周期性的变化。据推测，这是由于在<100>取向的外周部，外延层的生长速度慢，与之相对，在<110>取向的外周部，外延层的生长速度快。这样，可以确认在外周部的外延层的生长速度依赖于作为基底的硅晶片的晶体取向。
这据推测原因如下：如图3A、图3B中所示，硅晶片W在最外周具有倒角部，因此，在硅晶片W的外周部的每个区域，优势生长的取向性生长面不同。
具体地，如图3B中所示，在形成于<100>取向的倒角部的外延层中，存在生长速度快的(110)面。在该部位的外延生长被促进，结果外周部的外延层的生长被抑制。另一方面，如图3A中所示，在形成于<110>取向的倒角部的外延层中，存在生长速度慢的(311)面及(111)面。因此，在这些部位的外延生长被抑制，结果外周部的外延层的生长被促进。结果，认为形成于外周部的外延层的膜厚在<100>取向变薄、在<110>取向变厚。
这样，根据晶体取向，外周部的外延层的膜厚在圆周方向发生周期性的变化。
本发明人发现，通过调整外延生长装置的炉内的部件的表面位置与硅晶片的表面位置的关系，而控制向硅晶片的外周部的原料气体供给量，可以减小外延生长中产生的、晶体取向性所导致的硅晶片的外周部的外延层的厚度差，从而完成了本发明。
本发明的外延硅晶片的制造方法，其为使用具备载置晶片的基座和在所述基座的外周留出间隔而配置的加热环(Heat ring)的外延生长装置，在面取向为(100)面的硅晶片的表面形成外延层的外延硅晶片的制造方法，其特征在于，将所述硅晶片的表面位置b设为比所述基座的外周部的表面位置c高，并将所述硅晶片的表面位置b设为比所述加热环的表面位置a低，且调整所述硅晶片的表面位置b与所述加热环的表面位置a的差(b-a)，从而控制形成于所述硅晶片的<110>取向的外周部的外延层的膜厚与形成于所述硅晶片的<100>取向的外周部的外延层的膜厚的差。
另外，本发明的外延硅晶片的制造方法中，优选所述硅晶片的表面位置b与所述加热环的表面位置a的差(b-a)为-0.6mm以上且-0.2mm以下。
另外，本发明的外延硅晶片的制造方法中，将形成于所述硅晶片的<110>取向的外周部的外延层的膜厚差分平均值设为D1、将形成于所述硅晶片的<100>取向的外周部的外延层的膜厚差分的平均值设为D2时，优选所述D2相对于所述D1的比为70%以上。
在此，所述外延层的膜厚差分，是以在自所述外延硅晶片的外周端起向中心侧11mm～9mm的范围所形成的所述外延层的膜厚为基准时的、自所述外延硅晶片的外周端起向中心侧2mm所形成的所述外延层的膜厚的差分。
根据本发明，通过调整加热环的表面位置a、硅晶片的表面位置b及在基座的外周部的表面位置c的位置关系，来控制向硅晶片的外周部的原料气体供给量。
具体地，将硅晶片的表面位置b设为比基座的外周部的表面位置c高(以下称为条件(1))，将硅晶片的表面位置b设为比加热环的表面位置a低(以下称为条件(2))，且调整硅晶片的表面位置b与加热环的表面位置a的差(b-a)(以下称为间距值(b-a)。)。如上所述地调整位置关系，来控制形成于所述硅晶片的<110>取向的外周部的外延层的膜厚与形成于所述硅晶片的<100>取向的外周部的外延层的膜厚的差。
尚需说明，不满足条件(1)时，向反应室内供给的原料气体难以到达硅晶片的外周部，因此，形成于外周部的外延层的膜厚整体性地变薄。另外，在外延层的外周部的圆周方向的膜厚分布的均匀性也变差，有D2相对于D1的比变小的倾向。
另外，不满足条件(2)时，向反应室内供给的原料气体到硅晶片的外周部的接触量增多，因此，形成于外周部的外延层的膜厚过度变厚。
如上所述，通过调整作为气体流动的基准的间距值(b-a)，可使外延生长中产生的、硅晶片的晶体取向性所导致的在外延层的外周部的圆周方向的膜厚之差最小化。
结果，可以得到在外周部的平坦度高的外延硅晶片。
附图说明
图1是表示在硅晶片的外周部的、从基准晶体取向起的角度与外延层的膜厚的关系的图。
图2是表示硅晶片W的晶体取向的俯视图。
图3A是表示在外延硅晶片的外周部的部分截面图、即沿<110>取向的部分截面图。
图3B是表示在外延硅晶片的外周部的部分截面图、即沿<100>取向的部分截面图。
图4是单片式的外延生长装置的示意图。
图5是表示图4的加热环、基座和硅晶片的表面位置的关系的图。
图6是表示间距值(b-a)与D1及D2的关系的图。
图7是表示间距值(b-a)与D2/D1的关系的图。
具体实施方式
以下参照附图对本发明的实施方式进行说明。
[外延生长装置的结构]
首先，就外延生长装置的结构进行说明。
如图4所示，单片式的外延生长装置10具备：具有凹面的圆形的上侧圆顶3和同样为圆形的下侧圆顶4。上侧圆顶3及下侧圆顶4由石英等透明的原材料形成。而且，将上侧圆顶3和下侧圆顶4上下对向地设置，它们的端缘部被分别固定于圆环状的圆顶安装体6的上下面。由此，形成了在俯视下大致圆形的密闭反应室2。在反应室2的上方及下方，分别在圆周方向上以大致均等间隔隔开地设置多个对反应室2内进行加热的卤素灯9。
在反应室2中，水平设置搭载有硅晶片W的基座20。基座20采用了在碳基材的表面涂布有SiC被膜的基座，以能够耐受反应室2内的高温。基座20为规定厚度的圆板状，在基座20的上表面20a形成了圆形凹状的镗孔20b。镗孔20b的半径比所搭载的硅晶片W的半径大。硅晶片W水平载置于镗孔20b。在此如图5所示，基座20中，在镗孔20b载置有硅晶片W时，硅晶片W的表面位置b形成得比基座20的上表面20a即外周部的表面位置c高。另外，在基座20的周围设置加热环30，距基座20的外周留出间隔，且呈基座20的同心圆状。
回到图4，在基座20的背面侧(下方)，设置了用以支撑其的基座支撑部件8。基座支撑部件8在下方固定有轴部7而设置。轴部7通过未图示的旋转机构设置为可自由旋转，其结果，基座支撑部件8及基座20也设置为在水平面内可以规定速度自由旋转。另外，轴部7通过未图示的上下运动机构设置为可上下运动，其结果，圆筒形状的基座支撑部件8及基座20也设置为可上下运动。
而且，在反应室2的圆顶安装体6的规定位置，设置了向反应室2中流入气体的气体供给口31。另外，在圆顶安装体6的相对位置(与气体供给口31呈180°地隔开的位置)，设置了将反应室2内的气体排出到其外部的气体排出口32。构成为原料气体等自气体供给管33经气体供给口31而供给到反应室2，通过反应室2内的硅晶片W的表面上，自气体排出口32经排出管34而排出。
[外延硅晶片的制造方法]
接着，对使用了图4的单片式的外延生长装置10的本实施方式的外延硅晶片的制造方法进行说明。
本实施方式的外延硅晶片的制造方法中，将硅晶片W载置于基座20的镗孔20b时，使用能够满足条件(1)的形状的基座20。
而且，将结晶面为(100)面的硅晶片W，通过反应室2内的未图示的移载机构，载置于基座20的镗孔20b。然后，将反应室2密闭。接着，对反应室2内的加热环30与硅晶片W的位置关系进行调整。位置关系的调整是用未图示的上下运动机构，通过使基座支撑部件8的轴部7在轴方向上下运动而进行的。
如图5所示，加热环30的表面位置a、硅晶片W的表面位置b及基座20的外周部的表面位置c的位置关系满足条件(1)及(2)，且通过调整间距值(b-a)，从而控制形成于硅晶片W的<110>取向的外周部的外延层的膜厚与形成于硅晶片W的<100>取向的外周部的外延层的膜厚的差来进行。具体地，优选将间距值(b-a)调整为-0.6mm以上且-0.2mm以下。
然后，回到图4，用未图示的旋转机构，使基座支撑部件8的轴部7以规定速度旋转，使搭载于基座20的硅晶片W旋转。
接着，为了将存在于硅晶片W的表面的天然氧化膜和粒子除去，进行预烘焙工序。该预烘焙处理是通过如下进行的：用未图示的气体供给源只将氢气自气体供给口31供给到反应室2内，同时维持用卤素灯9将硅晶片W加热到1100℃左右的状态70秒左右。
接着，进行用以形成外延层的外延层形成工序。首先，用未图示的气体供给源将混合了载气和原料源气体、掺杂剂气体等的反应气体自气体供给口31供给到反应室2内。在外延层形成工序之前，对反应室2内的加热环30、基座20和硅晶片W的位置关系，以使晶体取向所导致的生长速度的差最小的方式进行调整，因此，向硅晶片W外周部的原料气体供给量得到控制。
作为载气，可举出H2气体、N2气体、Ar气体等。作为原料源气体，可举出四氯化硅(SiCl4)、甲硅烷(SiH4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)等。作为掺杂剂气体，可举出乙硼烷(B2H6)、磷化氢(PH3)等。
而且，由设置于反应室2的上方及下方的卤素灯9辐射出热，将硅晶片W的温度加热到1100℃左右。由此，在硅晶片W的表面，原料源气体等可以反应，可以在硅晶片W的表面使外延层生长。
由以上方法，可以制造在外周部的平坦度高的外延硅晶片。
[其他实施方式]
尚需说明，本发明并非仅限定于上述实施方式，在未脱离本发明的主旨的范围内，各种改良和设计的变更等是可能的。
另外，关于本发明实施时的具体的顺序及结构等，在可以达成本发明的目的的范围，也可以采用其他的结构等。
实施例
接着，对本发明更详细地进行说明，不过本发明完全不受这些例子限定。
[试验编号No.1~No.10]
准备了直径300mm、厚775μm、结晶面(100)面的p型硅晶片。另外，使用了图4中所示的单片式的外延生长装置10。尚需说明，将硅晶片W载置于基座20的镗孔20b时，硅晶片W的表面位置b与基座20的外周部的表面位置c的差(b-c)为+15μm，使用了镗孔20b为浅形状的基座20。
首先，将硅晶片W载置于基座20的镗孔20b，将反应室2密闭。接着，对反应室2内的加热环30与硅晶片W的位置关系进行调整。接着，向反应室2内供给氢气，于1130℃的温度进行了30秒的氢烘焙。在氢烘焙后，和载气即氢气一起，将硅源气体(三氯硅烷)及掺杂剂气体(乙硼烷)供给至反应室2，于1130℃的温度进行外延生长。由此，得到在硅晶片W的表面形成有在硅晶片W的中心部的膜厚为3μm的外延层的外延硅晶片。
另外，除通过未图示的上下运动机构使基座20及硅晶片W上下运动，如下述表1中所示，对加热环30与硅晶片W的位置关系进行了调整以外，以和上述同样的条件，对硅晶片W进行外延生长，得到了多枚外延硅晶片。
将试验编号No.1~No.10的外延硅晶片的形成于<110>取向的外周部的外延层的膜厚差分的平均值D1和形成于<100>取向的外周部的外延层的膜厚差分的平均值D2示于以下的表1中。
在此，外延层的膜厚差分，具体而言，是以在自外延硅晶片的外周端起向中心侧11mm～9mm的范围所形成的外延层的膜厚为基准时的、在自外延硅晶片的外周端起向中心侧2mm所形成的外延层的膜厚的差分。另外，关于该平均值，在<110>取向是指在0度(360度)、90度、180度及270度的外延层的膜厚差分的平均值，在<100>取向是指在45度、135度、225度及315度的外延层的膜厚差分的平均值。外延硅晶片的外延层的膜厚是用平坦度测定器(KLA-Tencor公司制造Wafer Sight)测定的值。
尚需说明，图6表示表1中所示间距值(b-a)与D1和D2的关系。图7是表示表1中所示间距值(b-a)与D2/D1的关系。
[试验编号No.11~No.20]
对于基座20，除将硅晶片W的表面位置b和基座20的外周部的表面位置c的差(b-c)设为-30μm，将镗孔20b变更为深形状以外，与试验编号No.1~No.10同样地，进行外延生长，得到多枚外延硅晶片。其结果示于下述表1及图6、7中。尚需说明，为了方便起见，在试验编号No.11~No.20中，分别将间距值(b-a)记为间距值(b-a)'、D1记为D1'、D2记为D2'及D2/D1记为D2'/D1'。
[表1]
※1) 形成于<110>取向的外周部的外延层的膜厚差分的平均值
※2) 形成于<100>取向的外周部的外延层的膜厚差分的平均值
由表1及图6可知，在试验编号No.1~No.10中，存在间距值(b-a)越大，则D1及D2越大，在硅晶片W的外周部的外延层的生长速度越快的倾向。
由表1及图7，D2/D1的结果呈略微偏离正态分布的分布，在间距值(b-a)为-0.5前后时显示极大值。由该结果可知，将间距值(b-a)设定为负侧而实施外延生长时，可使<110>取向与<100>取向的膜厚的差小，可以更稳定地生产外延硅晶片。其中，特别优选D2/D1为70%以上，可使在外延层的外周部的圆周方向的膜厚的差最小化的间距值(b-a)为-0.6mm以上且-0.2mm以下的范围。
试验编号No.11~No.20是使用镗孔20b为深形状的基座20进行外延生长的、不满足条件(1)的例子。
对试验编号No.1~No.10和试验编号No.11~No.20进行比较，可见试验编号No.11~No.20中，D1'、D2'的值变小的倾向。由这些结果，证实了若不满足条件(1)，则形成于外周部的外延层的膜厚整体性地变薄。
另外，D2'/D1'的结果比试验编号No.1~No.10的D2/D1的结果还小，在外延层的外周部的圆周方向的膜厚分布的均匀性也变差。

Claims (3)

1.外延硅晶片的制造方法，其为使用具备载置晶片的基座和在所述基座的外周留出间隔而配置的加热环的外延生长装置，在面取向为(100)面的硅晶片的表面形成外延层的外延硅晶片的制造方法，
其特征在于，
所述加热环的内周面的整体位于比所述基座的外周面更靠外侧，且
将所述硅晶片的表面位置b设为比所述基座的外周部的表面位置c高，并将所述硅晶片的表面位置b设为比所述加热环的表面位置a低，且调整所述硅晶片的表面位置b与所述加热环的表面位置a的差(b-a)，来控制形成于所述硅晶片的<110>取向的外周部的外延层的膜厚与形成于所述硅晶片的<100>取向的外周部的外延层的膜厚的差。
2.权利要求1中所述的外延硅晶片的制造方法，其特征在于，所述硅晶片的表面位置b与所述加热环的表面位置a的差(b-a)为-0.6mm以上且-0.2mm以下。
3.权利要求1或权利要求2中所述的外延硅晶片的制造方法，其特征在于，将形成于所述硅晶片的<110>取向的外周部的外延层的膜厚差分的平均值设为D1、将形成于所述硅晶片的<100>取向的外周部的外延层的膜厚差分的平均值设为D2时，所述D2相对于所述D1的比为70%以上，
所述外延层的膜厚差分，是以在自所述外延硅晶片的外周端起向中心侧11mm～9mm的范围所形成的所述外延层的膜厚为基准时的、自所述外延硅晶片的外周端起向中心侧2mm所形成的所述外延层的膜厚的差分。
CN201510982956.0A 2014-12-25 2015-12-24 外延硅晶片的制造方法 Active CN105742154B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014262930A JP6341083B2 (ja) 2014-12-25 2014-12-25 エピタキシャルシリコンウェーハの製造方法
JP2014-262930 2014-12-25

Publications (2)

Publication Number Publication Date
CN105742154A CN105742154A (zh) 2016-07-06
CN105742154B true CN105742154B (zh) 2019-03-01

Family

ID=56163527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510982956.0A Active CN105742154B (zh) 2014-12-25 2015-12-24 外延硅晶片的制造方法

Country Status (3)

Country Link
US (1) US10513797B2 (zh)
JP (1) JP6341083B2 (zh)
CN (1) CN105742154B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299835B1 (ja) * 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
JP6330941B1 (ja) * 2017-03-07 2018-05-30 株式会社Sumco エピタキシャル成長装置およびプリヒートリングならびにそれらを用いたエピタキシャルウェーハの製造方法
CN109423626B (zh) * 2017-08-30 2021-07-09 胜高股份有限公司 成膜装置、成膜用托盘、成膜方法、成膜用托盘的制造方法
DE112017007978T5 (de) 2017-08-31 2020-06-04 Sumco Corporation Suszeptor, epitaxiewachstumsvorrichtung, verfahren zum produzieren eines siliziumepitaxialwafers und siliziumepitaxialwafer
JP7012518B2 (ja) * 2017-11-24 2022-01-28 昭和電工株式会社 ＳｉＣエピタキシャル成長装置
JP6881283B2 (ja) * 2017-12-27 2021-06-02 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP2022063778A (ja) * 2020-10-12 2022-04-22 エピクルー株式会社 気相成長装置及びエピタキシャルウェーハの製造方法
JP2022104056A (ja) * 2020-12-28 2022-07-08 東京エレクトロン株式会社 搬送装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751181A (zh) * 2011-04-18 2012-10-24 硅电子股份公司 用于在晶片基材上沉积来自于工艺气体的材料层的方法和装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3824675B2 (ja) * 1995-03-03 2006-09-20 有限会社デジタル・ウェーブ 結晶製造装置
JP4378699B2 (ja) * 2004-08-03 2009-12-09 株式会社Ｓｕｍｃｏ エピタキシャル成長装置
JP2007243167A (ja) * 2006-02-09 2007-09-20 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 サセプタおよびエピタキシャルウェハの製造装置
WO2007091638A1 (ja) 2006-02-09 2007-08-16 Sumco Techxiv Corporation サセプタおよびエピタキシャルウェハの製造装置
JP4868522B2 (ja) * 2006-03-30 2012-02-01 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及び製造装置
JP2011171637A (ja) * 2010-02-22 2011-09-01 Sumco Corp エピタキシャルウェーハ製造方法及びサセプタ
JP5791004B2 (ja) * 2012-09-27 2015-10-07 信越半導体株式会社 エピタキシャルウェーハの製造装置及び製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751181A (zh) * 2011-04-18 2012-10-24 硅电子股份公司 用于在晶片基材上沉积来自于工艺气体的材料层的方法和装置

Also Published As

Publication number Publication date
US20160186360A1 (en) 2016-06-30
US10513797B2 (en) 2019-12-24
JP6341083B2 (ja) 2018-06-13
JP2016122779A (ja) 2016-07-07
CN105742154A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN105742154B (zh) 外延硅晶片的制造方法
US9123759B2 (en) Susceptor, vapor phase growth apparatus, and method of manufacturing epitaxial wafer
KR101496572B1 (ko) 에피택셜 성장용 서셉터 및 에피택셜 성장방법
TWI613751B (zh) 在反應器裝置中用於支撐晶圓之基座組件
JP5446760B2 (ja) エピタキシャル成長方法
TWI611036B (zh) 磊晶矽晶圓之製造方法
JP4300523B2 (ja) エピタキシャル成長装置
KR101470396B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법 및, 이 제조 방법으로 제조된 에피택셜 실리콘 웨이퍼
JP5791004B2 (ja) エピタキシャルウェーハの製造装置及び製造方法
JP4868503B2 (ja) エピタキシャルウェーハの製造方法
TWI711114B (zh) 晶座、磊晶成長裝置、磊晶矽晶圓的製造方法以及磊晶矽晶圓
JP4378699B2 (ja) エピタキシャル成長装置
CN110004487A (zh) 外延生长装置和使用其的半导体外延晶片的制造方法
JP2010135598A (ja) エピタキシャルウェーハの製造方法
JP2010040574A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
KR20190009533A (ko) 에피택셜 웨이퍼 제조 방법 및 장치
JP2010034337A (ja) 気相成長装置用のサセプタ
JP6662571B2 (ja) エピタキシャル成長装置、およびエピタキシャル成長方法
KR101589599B1 (ko) 웨이퍼의 제조 방법
US10607837B2 (en) Gas flow control for EPI thickness uniformity improvement
JP2009071017A (ja) 気相成長装置及び気相成長方法
KR20160024165A (ko) 웨이퍼 제조 장치
CN116288696A (zh) 一种形成外延层的方法
JP2005259922A (ja) エピタキシャル成長装置
JP2010028034A (ja) 気相成長装置用のサセプタ、気相成長装置及びエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant